CN110265514A - 发光二极管外延片的生长方法及发光二极管外延片 - Google Patents

发光二极管外延片的生长方法及发光二极管外延片 Download PDF

Info

Publication number
CN110265514A
CN110265514A CN201910350596.0A CN201910350596A CN110265514A CN 110265514 A CN110265514 A CN 110265514A CN 201910350596 A CN201910350596 A CN 201910350596A CN 110265514 A CN110265514 A CN 110265514A
Authority
CN
China
Prior art keywords
layer
sublayer
growth
temperature
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910350596.0A
Other languages
English (en)
Other versions
CN110265514B (zh
Inventor
兰叶
顾小云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201910350596.0A priority Critical patent/CN110265514B/zh
Publication of CN110265514A publication Critical patent/CN110265514A/zh
Application granted granted Critical
Publication of CN110265514B publication Critical patent/CN110265514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片的生长方法及发光二极管外延片，属于半导体技术领域。所述生长方法包括：在衬底上生长缓冲层；在所述缓冲层上生长N型半导体层；在所述N型半导体层上生长应力释放层，所述应力释放层包括第一叠层结构，所述第一叠层结构由交替层叠的多个高温子层和多个低温子层组成，所述高温子层和所述低温子层均为N型掺杂的GaN层，每个所述高温子层的生长温度高于各个所述低温子层的生长温度，所述多个高温子层的生长温度保持不变，所述多个低温子层的生长温度沿所述发光二极管外延片的生长方向逐层降低；在所述应力释放层上生长有源层；在所述有源层上生长P型半导体层。本发明可以提高LED的发光效率。

Description

发光二极管外延片的生长方法及发光二极管外延片
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管外延片的生长方法及发光二极管外延片。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)作为高效和绿色环保的新一代固态照明光源，自20世纪90年代氮化镓(GaN)基LED由日本科学家开发成功以来，其工艺技术不断进步，发光亮度不断提高，应用领域越来越广。LED具有低电压、低功耗、体积小、重量轻、寿命长、高可靠性等优点，正在迅速而广泛地应用在显示屏等领域。特别是GaN基LED，由于GaN基材料是一种宽禁带(禁带宽度约3.4eV)的半导体材料，可以满足光子能量较高的蓝光产生条件，同时蓝光叠加荧光粉即可获得白光，因此GaN基LED获得了大量的应用。
外延片是LED制备过程中的初级成品。现有的GaN基LED外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层，缓冲层、N型半导体层、有源层和P型半导体层依次层叠在衬底上。其中，有源层包括交替层叠的多个InGaN量子阱层和多个GaN量子垒层。衬底用于为外延材料提供生长表面，缓冲层用于为外延生长提供成核中心，N型半导体层用于提供进行复合发光的电子，P型半导体层用于提供进行复合发光的空穴，GaN量子垒层用于将电子和空穴的辐射限制在InGaN量子阱层中复合发光。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
InN的晶格常数约为3.53埃，GaN的晶格常数约为3.18埃，InGaN量子阱层和GaN量子垒层之间存在比较大的晶格常数差异。由于InGaN量子阱层的厚度较薄，因此这种晶格常数差异会对InGaN量子阱层产生较大的纵向应力，导致极化电场的出现和晶体质量的下降，最终降低LED的发光效率。
发明内容
本发明实施例提供了一种发光二极管外延片的生长方法及发光二极管外延片，能够解决现有技术InGaN量子阱层和GaN量子垒层晶格失配，影响LED的发光效率的问题。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管外延片的生长方法，所述生长方法包括：
在衬底上生长缓冲层；
在所述缓冲层上生长N型半导体层；
在所述N型半导体层上生长应力释放层，所述应力释放层包括第一叠层结构，所述第一叠层结构由交替层叠的多个高温子层和多个低温子层组成，所述高温子层和所述低温子层均为N型掺杂的GaN层，每个所述高温子层的生长温度高于各个所述低温子层的生长温度，所述多个高温子层的生长温度保持不变，所述多个低温子层的生长温度沿所述发光二极管外延片的生长方向逐层降低；
在所述应力释放层上生长有源层；
在所述有源层上生长P型半导体层。
可选地，每个所述高温子层的生长温度比各个所述低温子层的生长温度高200℃～400℃。
进一步地，相邻两个所述低温子层的生长温度之差为100℃～200℃。
可选地，所述多个高温子层的厚度沿所述发光二极管外延片的生长方向逐层减小，所述多个低温子层的厚度沿所述发光二极管外延片的生长方向逐层增大。
可选地，所述应力释放层还包括第二叠层结构，所述第二叠层结构由交替层叠的多个高势垒子层和多个低势垒子层组成，所述高势垒子层为N型掺杂的AlGaN层，所述低势垒子层为N型掺杂的InGaN层，所述高势垒子层中Al组分的含量沿所述发光二极管外延片的生长方法逐层减小，所述低势垒子层中In组分的含量沿所述发光二极管外延片的生长方向逐层增大。
进一步地，相邻两个所述高势垒层中Al组分的含量之差小于相邻两个所述低势垒层中In组分的含量之差。
可选地，所述有源层由依次层叠的多个周期结构组成，每个所述周期结构由依次层叠的InGaN阱层、GaN盖层和GaN垒层组成，所述GaN盖层的生长温度与所述InGaN阱层的生长温度相同，所述GaN垒层的生长温度高于所述GaN盖层的生长温度，所述有源层中各个GaN盖层的厚度沿所述发光二极管外延片的生长方向逐层减少。
进一步地，所述有源层中各个InGaN阱层的厚度沿所述发光二极管外延片的生长方向逐层增大。
另一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、缓冲层、N型半导体层、应力释放层、有源层和P型半导体层，所述缓冲层、所述N型半导体层、所述应力释放层、所述有源层和所述P型半导体层依次层叠在所述衬底上；所述应力释放层包括第一叠层结构，所述第一叠层结构由交替层叠的多个高温子层和多个低温子层组成，所述高温子层和所述低温子层均为N型掺杂的GaN层，每个所述高温子层的生长温度高于各个所述低温子层的生长温度，所述多个高温子层的生长温度保持不变，所述多个低温子层的生长温度沿所述发光二极管外延片的生长方向逐层降低。
可选地，所述应力释放层还包括第二叠层结构，所述第二叠层结构由交替层叠的多个高势垒子层和多个低势垒子层组成，所述高势垒子层为N型掺杂的AlGaN层，所述低势垒子层为N型掺杂的InGaN层。
本发明实施例提供的技术方案带来的有益效果是：
通过在有源层生长之前生长应力释放层，应力释放层包括由交替层叠的多个高温子层和多个低温子层组成的第一叠层结构，高温子层和低温子层均为N型掺杂的GaN层，每个高温子层的生长温度高于各个低温子层的生长温度，既能与N型半导体层之间形成较好的晶格失配，又能利用低温生长的低温子层缓解外延片内的应力。而且多个高温子层的生长温度保持不变，多个低温子层的生长温度沿该发光二极管外延片的生长方向逐层降低，多个低温子层可以逐步加大对外延片内应力的缓解作用，缓解效果在最靠近有源层的区域达到最佳，可以有效释放有源层生长过程中产生的应力，避免出现极化电场和晶体质量下降，最终提高LED的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的生长方法的流程图；
图2是本发明实施例提供的一种发光二极管外延片的结构示意图；
图3是本发明实施例提供的第一叠层结构的结构示意图；
图4是本发明实施例提供的第二叠层结构的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片的生长方法。图1为本发明实施例提供的一种发光二极管外延片的生长方法的流程图。参见图1，该生长方法包括：
步骤101：在衬底上生长缓冲层。
在本实施例中，衬底的主要作用是提供外延材料生长的基板。衬底可以为蓝宝石(主要成分为Al2O3)衬底，优选图形化蓝宝石衬底(英文：Patterned Sapphire Substrate，简称：PSS)。进一步地，PSS中的图形可以为半球形，半球形的直径为2μm，半球形的高度为1.5μm，此时PSS释放应力和提高出光的整体效果较好。
缓冲层的主要作用为外延生长提供成核中心，另外还能缓解衬底材料和外延材料之间的晶格失配。进一步地，缓冲层可以包括依次层叠的氮化铝(AlN)缓冲层和氮化镓(GaN)缓冲层。氮化铝缓冲层的厚度可以为1800埃～2200埃，如2000埃；氮化镓缓冲层的厚度可以为30nm～50nm，如40nm，实现效果好。
可选地，该步骤101可以包括：
将衬底放入磁控溅射反应室内，控制磁控溅射反应室内的温度为450℃～550℃(如500℃)，压力为5mTorr～30mTorr(如15mTorr)，在衬底上沉积氮化铝缓冲层；
采用氢气对缓冲层进行3分钟～7分钟(如5分钟)的处理；
将衬底放入金属有机化合物化学气相沉淀(英文：Metal organic ChemicalVapor Deposition，简称：MOCVD)反应室内，控制MOCVD反应室内的温度为500℃～600℃(如550℃)，压力为400torr～600torr(如500torr)，在氮化铝缓冲层上生长氮化镓缓冲层。
先利用溅射工艺形成氮化铝缓冲层，形成温度较低，有利于缓解晶格失配产生的应力和缺陷。氮化铝缓冲层形成之后，通过氢气处理去除氮化铝缓冲层表面的污染物，有利于后续的外延生长。最后利用MOCVD技术生长氮化镓缓冲层，有利于外延片内部进行晶格匹配。
步骤102：在缓冲层上生长N型半导体层。
在本实施例中，N型半导体层的主要作用是提供复合发光的电子。进一步地，N型半导体层的材料可以采用N型掺杂的氮化镓；N型半导体层的厚度可以为3μm；N型半导体层中N型掺杂剂的掺杂浓度可以为1020/cm3。N型掺杂剂可以采用硅烷，利用其中的硅元素进行掺杂，硅元素替换氮化镓共价键中的镓元素之后，由于存在多余的电子而形成过剩电子，得到载流子为电子的半导体。
可选地，该步骤102可以包括：
控制MOCVD反应室内的温度为1100℃～1200℃(如1150℃)，在缓冲层上生长N型半导体层。
可选地，在步骤102之前，该生长方法还可以包括：
控制MOCVD反应室内的温度为950℃～1050℃(如1000℃)，在缓冲层上生长本征氮化镓层。
相应地，N型半导体层生长在本征氮化镓层。
通过生长本征氮化镓层，进一步缓解衬底和N型半导体层之间的晶格失配。
步骤103：在N型半导体层上生长应力释放层。
在本实施例中，应力释放层包括第一叠层结构，第一叠层结构包括交替层叠的多个高温子层和多个低温子层，高温子层和低温子层均为N型掺杂的GaN层，每个高温子层的生长温度高于各个低温子层的生长温度，多个高温子层的生长温度保持不变，多个低温子层的生长温度沿该发光二极管外延片的生长方向逐层降低。
本发明实施例通过在有源层生长之前生长应力释放层，应力释放层包括由交替层叠的多个高温子层和多个低温子层组成的第一叠层结构，高温子层和低温子层均为N型掺杂的GaN层，每个高温子层的生长温度高于各个低温子层的生长温度，既能与N型半导体层之间形成较好的晶格匹配，又能利用低温生长的低温子层缓解外延片内的应力。而且多个高温子层的生长温度保持不变，多个低温子层的生长温度沿该发光二极管外延片的生长方向逐层降低，多个低温子层可以逐步加大对外延片内应力的缓解作用，缓解效果在最靠近有源层的区域达到最佳，可以有效释放有源层生长过程中产生的应力，避免出现极化电场和晶体质量下降，最终提高LED的发光效率。
可选地，每个高温子层的生长温度可以比各个低温子层的生长温度高200℃～400℃。高温子层的生长温度和低温子层的生长温度相差较大，可以有效利用低温子层释放外延片内的应力，最终提高LED的发光效率。
进一步地，相邻两个低温子层的生长温度之差可以为100℃～200℃。相邻两个低温子层的生长温度之间具有一定的差值，可以逐步加强对应力的释放作用。
例如，第一叠层结构可以由高温子层A、低温子层B、高温子层C和低温子层D组成，高温子层A、低温子层B、高温子层C和低温子层D的生长温度依次为1200℃、1000℃、1200℃、800℃。实验证明，LED的发光效率较高。
可选地，多个高温子层的厚度可以沿该发光二极管外延片的生长方向逐层减小，多个低温子层的厚度可以沿该发光二极管外延片的生长方向逐层增大。第一叠层结构靠近有源层的区域低温子层所占的比例达到最高，应力释放效果最好，能够最大程度释放有源层生长过程中产生的应力，避免出现极化电场和晶体质量下降，最终提高LED的发光效率。
进一步地，每个高温子层的厚度可以小于或等于各个低温子层的厚度。低温子层所占的比例较大，有利于释放外延片内的应力。
更进一步地，相邻两个高温子层的厚度之差可以等于相邻两个低温子层的厚度之差。高温子层和低温子层采用相同的差值渐变，有利于整体结构的稳定。
例如，第一叠层结构可以由高温子层A、低温子层B、高温子层C和低温子层D组成，高温子层A、低温子层B、高温子层C和低温子层D的厚度依次为200埃、200埃、100埃、300埃。
可选地，应力释放层还可以包括第二叠层结构，第二叠层结构由交替层叠的多个高势垒子层和多个低势垒子层组成，高势垒子层为N型掺杂的AlGaN层，低势垒子层为N型掺杂的InGaN层，高势垒子层中Al组分的含量沿该发光二极管外延片的生长方法逐层减小，低势垒子层中In组分的含量沿该发光二极管外延片的生长方向逐层增大。
本发明实施例通过在应力释放层中的第一叠层结构上增设由交替层叠的多个高势垒子层和多个低势垒子层组成的第二叠层结构，高势垒子层为N型掺杂的AlGaN层，低势垒子层为N型掺杂的InGaN层，由于Al原子比较小，In原子比较大，因此高势垒层和低势垒层交替层叠可以产生应力交错的效果，有利于外延片内应力的释放。高势垒子层中Al组分的含量沿该发光二极管外延片的生长方法逐层减小，低势垒子层中In组分的含量沿该发光二极管外延片的生长方向逐层增大，第二叠层结构最靠近第一叠层结构的区域与有源层的差距达到最大，一方面这里没有电子和空穴的复合，不会影响到LED的发光效率，另一方面外延片内的应力聚集在这里，可以被第一叠层结构有效释放掉。而且第二叠层结构最靠近有源层的区域与有源层最为匹配，可以避免额外产生应力。因此，第二叠层结构既能与有源层之间形成较好的晶格匹配，又能与第一叠层结构配合，有效释放有源层生长过程中产生的应力，避免出现极化电场和晶体质量下降，最终提高LED的发光效率，特别适用于对绿光LED这样In组分含量较高的产品。
进一步地，相邻两个高势垒层中Al组分的含量之差可以小于相邻两个低势垒层中In组分的含量之差。AlN的晶格常数比InN的晶格常数接近GaN的晶格常数，In组分含量的变化较大，第二叠层结构与两侧的晶格匹配较好，外延片整体的生长质量较好。
例如，第二叠层结构可以由高势垒子层E、低势垒子层F、高势垒子层G、低势垒子层H、高势垒子层I、低势垒子层J组成，高势垒子层E中Al组分的含量、低势垒子层F中In组分的含量、高势垒子层G中Al组分的含量、低势垒子层H中In组分的含量、高势垒子层I中Al组分的含量、低势垒子层J中In组分的含量依次为17％、5％、15％、10％、13％、15％。
示例性地，高势垒子层的生长温度可以为1100℃～1200℃，如1150℃；低势垒子层的生长温度可以为900℃～1000℃，如950℃。
在实际应用中，应力释放层中N型掺杂剂的掺杂浓度可以与N型半导体层中N型掺杂剂的掺杂浓度相同。
步骤104：在应力释放层上生长有源层。
在本实施例中，有源层可以由依次层叠的多个周期结构组成，每个周期结构由依次层叠的InGaN阱层、GaN盖层和GaN垒层组成，GaN盖层的生长温度与InGaN阱层的生长温度相同，GaN垒层的生长温度高于GaN盖层的生长温度，有源层中各个GaN盖层的厚度沿该发光二极管外延片的生长方向逐层减少。
本发明实施例通过在低温生长的InGaN阱层和高温生长的GaN垒层之间插入生长温度与InGaN阱层相同的GaN盖层，可以有效避免GaN垒层的高温生长对InGaN阱层造成破坏，同时GaN盖层和GaN垒层采用相同的材料，晶格匹配度较好。有源层中各个GaN盖层的厚度沿该发光二极管外延片的生长方向逐层减少，因此靠近N型半导体层的GaN盖层的厚度较大，靠近P型半导体层的GaN盖层的厚度较小；一方面靠近N型半导体层的InGaN阱层先于靠近P型半导体层的InGaN阱层生长，经历的外延生长时间更长，受到高温破坏的可能性较大，靠近N型半导体层的GaN盖层的厚度大于靠近P型半导体层的GaN盖层的厚度，对靠近N型半导体层的InGaN阱层的保护作用较强，整体的保护效果较好；另一方面N型半导体层注入有源层的电子的迁移率和迁移速率均优于N型半导体层注入有源层的空穴，靠近N型半导体层的GaN盖层的厚度大于靠近P型半导体层的GaN盖层的厚度，GaN盖层对电子的阻挡作用会强于空穴，有利于InGaN阱层内电子和空穴数量的平衡，最终提高LED的发光效率。
可选地，有源层中各个InGaN阱层的厚度可以沿发光二极管外延片的生长方向逐层增大。一方面尽可能避免高温生长对InGaN阱层的破坏，另一方面配合空穴的注入，最大程度有利于空穴和电子进行复合发光。
进一步地，周期结构的数量可以为6个以上，如8个，实现效果好。
例如，有源层由依次层叠的8个周期结构组成，8个周期结构中各个InGaN阱层的厚度依次为2.5nm、2.6nm、2.7nm、2.8nm、2.9nm、3.0nm、3.1nm、3.2nm。
示例性地，GaN盖层的厚度可以为8nm～15nm，GaN垒层的厚度可以为8nm～15nm。InGaN阱层的生长温度可以为700℃～800℃，GaN盖层的生长温度可以为700℃～800℃，GaN垒层的生长温度可以为800℃～900℃。
步骤105：在有源层上生长P型半导体层。
在本实施例中，P型半导体层的主要作用是提供复合发光的空穴。进一步地，P型半导体层的材料可以采用P型掺杂(如镁)的氮化镓；P型半导体层的厚度可以为200nm。
在具体实现时，P型半导体层的生长温度可以为900℃～1000℃，如950℃。
进一步地，在P型半导体层生长之后，该生长方法还可以包括：
对P型半导体层进行退火处理，以激活P型半导体层中的镁。
可选地，在步骤105之前，该生长方法还可以包括：
在有源层上生长电子阻挡层，电子阻挡层的材料采用P型掺杂的氮化铝镓。
通过设置电子阻挡层，避免电子跃迁到P型半导体层中与空穴进行非辐射复合，降低载流子的辐射复合效率。
具体地，电子阻挡层的厚度可以为30nm～50nm。
优选地，电子阻挡层中铝组分的含量可以在10％以下，如7％，实现效果好。
在具体实现时，电子阻挡层的生长温度可以为950℃。
可选地，在步骤105之后，该生长方法还可以包括：
在P型半导体层上生长接触层，接触层的材料采用P型掺杂的氮化铟镓。
通过设置接触层，以便外延片与芯片工艺中的透明导电薄膜之间形成欧姆接触。
示例性地，接触层中铟组分的含量可以为3％，接触层的厚度可以为5nm，避免吸收光线而影响LED的出光效率。
在具体实现时，接触层的生长温度可以为1000℃。
需要说明的是，在本实施例中，除氮化铝缓冲层之外，其它各层(包括氮化镓缓冲层、本征氮化镓层、N型半导体层、有源层、电子阻挡层、P型半导体层和接触层)均可以采用Veeco K465i or C4金属有机化合物化学气相沉淀(英文：Metal Organic Chemical VaporDeposition，简称：MOCVD)设备实现生长。生长过程中，采用高纯氢气(H2)或高纯氮气(N2)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为氮源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂。反应室压力控制在100torr～600torr。
将本实施例提供的生长方法生长的发光二极管外延片与传统方法生长的发光二极管外延片同时制成芯片进行测试对比，本实施例提供的生长方法生长的发光二极管外延片制作的芯片亮度提高2.6％，波长集中度提高1.3％。
本发明实施例提供了一种发光二极管外延片，适用于采用图1所示的发光二极管外延片的生长方法形成。图2为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图2，该发光二极管外延片包括衬底10、缓冲层20、N型半导体层30、应力释放层100、有源层40和P型半导体层50，缓冲层20、N型半导体层30、应力释放层100、有源层40和P型半导体层50依次层叠在衬底10上。应力释放层100包括第一叠层结构，图3为本发明实施例提供的第一叠层结构的结构示意图，参见图3，第一叠层结构110由交替层叠的多个高温子层111和多个低温子层112组成，高温子层111和低温子层112均为N型掺杂的GaN层，每个高温子层111的生长温度高于各个低温子层112的生长温度，多个高温子层111的生长温度保持不变，多个低温子层112的生长温度沿该发光二极管外延片的生长方向逐层降低。
可选地，应力释放层100还可以包括第二叠层结构，图4为本发明实施例提供的第二叠层结构的结构示意图，参见图4，第二叠层结构120由交替层叠的多个高势垒子层121和多个低势垒子层122组成，高势垒子层121为N型掺杂的AlGaN层，低势垒子层122为N型掺杂的InGaN层，高势垒子层121中Al组分的含量沿该发光二极管外延片的生长方法逐层减小，低势垒子层122中In组分的含量沿该发光二极管外延片的生长方向逐层增大。
可选地，如图2所示，该发光二极管外延片还可以包括未掺杂氮化镓层60，未掺杂氮化镓层60设置在缓冲层20和N型半导体层30之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。
在具体实现时，缓冲层20为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层60。
可选地，该发光二极管外延片还可以包括电子阻挡层70，电子阻挡层70设置在有源层40和P型半导体层50之间，以阻挡电子跃迁到P型半导体层中与空穴进行非辐射复合。
可选地，如图2所示，该发光二极管外延片还可以包括低温P型层80，低温P型层80设置在有源层40和电子阻挡层70之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。
在本实施例中，低温P型层80的材料可以为P型掺杂的氮化镓。
进一步地，低温P型层80的厚度可以为10nm～50nm，优选为30nm；低温P型层80中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。
可选地，如图2所示，该发光二极管外延片还可以包括接触层90，接触层90设置在P型半导体层50上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片的生长方法，其特征在于，所述生长方法包括：
在衬底上生长缓冲层；
在所述缓冲层上生长N型半导体层；
在所述N型半导体层上生长应力释放层，所述应力释放层包括第一叠层结构，所述第一叠层结构由交替层叠的多个高温子层和多个低温子层组成，所述高温子层和所述低温子层均为N型掺杂的GaN层，每个所述高温子层的生长温度高于各个所述低温子层的生长温度，所述多个高温子层的生长温度保持不变，所述多个低温子层的生长温度沿所述发光二极管外延片的生长方向逐层降低；
在所述应力释放层上生长有源层；
在所述有源层上生长P型半导体层。
2.根据权利要求1所述的生长方法，其特征在于，每个所述高温子层的生长温度比各个所述低温子层的生长温度高200℃～400℃。
3.根据权利要求2所述的生长方法，其特征在于，相邻两个所述低温子层的生长温度之差为100℃～200℃。
4.根据权利要求1～3任一项所述的生长方法，其特征在于，所述多个高温子层的厚度沿所述发光二极管外延片的生长方向逐层减小，所述多个低温子层的厚度沿所述发光二极管外延片的生长方向逐层增大。
5.根据权利要求1～3任一项所述的生长方法，其特征在于，所述应力释放层还包括第二叠层结构，所述第二叠层结构由交替层叠的多个高势垒子层和多个低势垒子层组成，所述高势垒子层为N型掺杂的AlGaN层，所述低势垒子层为N型掺杂的InGaN层，所述高势垒子层中Al组分的含量沿所述发光二极管外延片的生长方法逐层减小，所述低势垒子层中In组分的含量沿所述发光二极管外延片的生长方向逐层增大。
6.根据权利要求5所述的生长方法，其特征在于，相邻两个所述高势垒层中Al组分的含量之差小于相邻两个所述低势垒层中In组分的含量之差。
7.根据权利要求1～3任一项所述的生长方法，其特征在于，所述有源层由依次层叠的多个周期结构组成，每个所述周期结构由依次层叠的InGaN阱层、GaN盖层和GaN垒层组成，所述GaN盖层的生长温度与所述InGaN阱层的生长温度相同，所述GaN垒层的生长温度高于所述GaN盖层的生长温度，所述有源层中各个GaN盖层的厚度沿所述发光二极管外延片的生长方向逐层减少。
8.根据权利要求7所述的生长方法，其特征在于，所述有源层中各个InGaN阱层的厚度沿所述发光二极管外延片的生长方向逐层增大。
9.一种发光二极管外延片，其特征在于，所述发光二极管外延片包括衬底(10)、缓冲层(20)、N型半导体层(30)、应力释放层(100)、有源层(40)和P型半导体层(50)，所述缓冲层(20)、所述N型半导体层(30)、所述应力释放层(100)、所述有源层(40)和所述P型半导体层(50)依次层叠在所述衬底(10)上；所述应力释放层(100)包括第一叠层结构(110)，所述第一叠层结构(110)由交替层叠的多个高温子层(111)和多个低温子层(112)组成，所述高温子层(111)和所述低温子层(112)均为N型掺杂的GaN层，每个所述高温子层(111)的生长温度高于各个所述低温子层(112)的生长温度，所述多个高温子层(111)的生长温度保持不变，所述多个低温子层(112)的生长温度沿所述发光二极管外延片的生长方向逐层降低。
10.根据权利要求9所述的发光二极管外延片，其特征在于，所述应力释放层(100)还包括第二叠层结构(120)，所述第二叠层结构(120)由交替层叠的多个高势垒子层(121)和多个低势垒子层(122)组成，所述高势垒子层(121)为N型掺杂的AlGaN层，所述低势垒子层(122)为N型掺杂的InGaN层。
CN201910350596.0A 2019-04-28 2019-04-28 发光二极管外延片的生长方法及发光二极管外延片 Active CN110265514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910350596.0A CN110265514B (zh) 2019-04-28 2019-04-28 发光二极管外延片的生长方法及发光二极管外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910350596.0A CN110265514B (zh) 2019-04-28 2019-04-28 发光二极管外延片的生长方法及发光二极管外延片

Publications (2)

Publication Number Publication Date
CN110265514A true CN110265514A (zh) 2019-09-20
CN110265514B CN110265514B (zh) 2020-09-29

Family

ID=67914013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910350596.0A Active CN110265514B (zh) 2019-04-28 2019-04-28 发光二极管外延片的生长方法及发光二极管外延片

Country Status (1)

Country Link
CN (1) CN110265514B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477542A (zh) * 2020-05-25 2020-07-31 芜湖启迪半导体有限公司 一种含超级结的3C-SiC外延结构及其制备方法
CN114122208A (zh) * 2021-11-10 2022-03-01 聚灿光电科技（宿迁）有限公司 一种led外延结构、led芯片及led外延结构制备方法
CN114784159A (zh) * 2022-06-24 2022-07-22 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
WO2023115302A1 (zh) * 2021-12-21 2023-06-29 重庆康佳光电技术研究院有限公司 红光外延层及其生长方法、红光 led 芯片及显示面板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300060A (zh) * 2014-10-11 2015-01-21 北京工业大学 一种具有组分渐变缓冲层的绿光led结构
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法
CN106684222A (zh) * 2016-11-08 2017-05-17 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN107331745A (zh) * 2017-05-31 2017-11-07 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN108198920A (zh) * 2017-11-15 2018-06-22 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN108336203A (zh) * 2017-12-29 2018-07-27 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN109256444A (zh) * 2018-07-25 2019-01-22 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN109326697A (zh) * 2018-09-27 2019-02-12 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN109411575A (zh) * 2018-08-31 2019-03-01 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN109545918A (zh) * 2018-09-27 2019-03-29 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制备方法
CN109638114A (zh) * 2018-10-16 2019-04-16 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN109638121A (zh) * 2018-12-19 2019-04-16 湘能华磊光电股份有限公司 4英寸led外延生长方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300060A (zh) * 2014-10-11 2015-01-21 北京工业大学 一种具有组分渐变缓冲层的绿光led结构
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法
CN106684222A (zh) * 2016-11-08 2017-05-17 华灿光电（浙江）有限公司 一种发光二极管外延片的制造方法
CN107331745A (zh) * 2017-05-31 2017-11-07 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN108198920A (zh) * 2017-11-15 2018-06-22 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN108336203A (zh) * 2017-12-29 2018-07-27 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN109256444A (zh) * 2018-07-25 2019-01-22 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN109411575A (zh) * 2018-08-31 2019-03-01 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN109326697A (zh) * 2018-09-27 2019-02-12 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN109545918A (zh) * 2018-09-27 2019-03-29 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制备方法
CN109638114A (zh) * 2018-10-16 2019-04-16 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN109638121A (zh) * 2018-12-19 2019-04-16 湘能华磊光电股份有限公司 4英寸led外延生长方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477542A (zh) * 2020-05-25 2020-07-31 芜湖启迪半导体有限公司 一种含超级结的3C-SiC外延结构及其制备方法
CN114122208A (zh) * 2021-11-10 2022-03-01 聚灿光电科技（宿迁）有限公司 一种led外延结构、led芯片及led外延结构制备方法
WO2023115302A1 (zh) * 2021-12-21 2023-06-29 重庆康佳光电技术研究院有限公司 红光外延层及其生长方法、红光 led 芯片及显示面板
CN114784159A (zh) * 2022-06-24 2022-07-22 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN110265514B (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
CN108091736B (zh) 一种发光二极管外延片及其制造方法
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN110265514A (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN109950372B (zh) 发光二极管外延片及其制造方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN112366258A (zh) 紫外发光二极管外延片及其制造方法
CN217641376U (zh) 一种led外延片及led芯片
CN114944443B (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
WO2024002094A1 (zh) 一种发光二极管及其外延结构
CN111293198A (zh) 氮化铝系发光二极管结构及其制作方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
KR20130102210A (ko) 질화물 반도체 발광소자 및 그 제조방법
CN107068824A (zh) 一种发光二极管的外延片及其制造方法
CN108075019B (zh) 一种发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN113161453A (zh) 发光二极管外延片及其制造方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant