CN109786529B - 一种氮化镓基发光二极管外延片及其制作方法 - Google Patents

Abstract

本发明公开了一种氮化镓基发光二极管外延片及其制作方法，属于半导体技术领域。所述氮化镓基发光二极管外延片包括衬底、N型半导体层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上，所述电子阻挡层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用B_xGa_1‑xN，0＜x≤1，所述第二子层的材料采用GaN，所述第三子层的材料采用B_yGa_1‑yN，0＜y≤1。本发明通过在BGaN层或者BN层中插入GaN层，可以有效减少电子泄漏和增加空穴注入，最终提高LED的发光效率。

Description

一种氮化镓基发光二极管外延片及其制作方法

技术领域

本发明涉及半导体技术领域，特别涉及一种氮化镓基发光二极管外延片及其制作方法。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。由于目前氮化镓(GaN)基半导体材料的质量提升和器件制造的改进，GaN基LED有望取代传统的白炽灯和荧光灯。

外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、N型半导体层、有源层和P型半导体层，N型半导体层、有源层和P型半导体层依次层叠在衬底上。衬底用于为外延材料提供生长表面，N型半导体层用于提供进行复合发光的电子，P型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。

N型半导体提供的电子数量远大于P型半导体层的空穴数量，加上电子的体积远小于空穴的体积，导致注入有源层中的电子数量远大于空穴数量。为了避免N型半导体层提供的电子迁移到P型半导体层中与空穴进行非辐射复合，通常会在有源层和P型半导体层之间设置电子阻挡层，对电子的跃迁起到阻挡作用，抑制电子溢流。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

电子阻挡层的材料采用高铝组分的氮化铝镓，这样的电子阻挡层和有源层之间存在较大的极化场，使得电子阻挡层不但不能有效地将电子限制在有源层内，而且还会阻挡P型半导体层提供的空穴注入有源层，导致LED的发光效率下降。尤其是随着注入电流的增大，会导致较多的电子泄露和较低的空穴注入效率，使得LED的发光效率快速下降。

发明内容

本发明实施例提供了一种氮化镓基发光二极管外延片及其制作方法，能够解决现有技术电子阻挡层不但不能有效地将电子限制在有源层内，而且还会阻挡P型半导体层提供的空穴注入有源层，导致LED的发光效率下降的问题。所述技术方案如下：

一方面，本发明实施例提供了一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、N型半导体层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上，所述电子阻挡层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用B_xGa_{1- x}N，0＜x≤1，所述第二子层的材料采用GaN，所述第三子层的材料采用B_yGa_1-yN，0＜y≤1。

可选地，所述第一子层和所述第三子层的厚度之和小于所述第二子层的厚度。

优选地，所述第二子层的厚度为所述电子阻挡层的厚度的75％～85％。

可选地，所述第一子层的厚度大于所述第三子层的厚度。

优选地，所述第一子层的厚度为所述第三子层的厚度的2倍～3倍。

可选地，所述第一子层中B组分的含量大于所述第三子层中B组分的含量。

优选地，所述第一子层中B组分的含量为所述第三子层中B组分的含量的2倍～3倍。

更优选地，0.5≤x≤0.6，0.2≤y≤0.3。

可选地，所述电子阻挡层的厚度为15nm～80nm。

另一方面，本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，所述制作方法包括：

提供一衬底；

在所述衬底上依次生长N型半导体层、有源层、电子阻挡层和P型半导体层；

其中，所述电子阻挡层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用B_xGa_1-xN，0＜x≤1，所述第二子层的材料采用GaN，所述第三子层的材料采用B_yGa_1-yN，0＜y≤1。

本发明实施例提供的技术方案带来的有益效果是：

通过在BGaN层或者BN层中插入GaN层，改变电子阻挡层和有源层之间的极化场，增加电子阻挡层内的静电场，使得电子阻挡层对电子的有效势垒高度增加，对空穴的有效势垒高度降低，从而增强对电子的限制，提高空穴的注入效率。而且BGaN层或者BN层比AlGaN层的带隙宽，可以有效减少电子泄漏和增加空穴注入，最终提高LED的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图；

图2是本发明实施例提供的电子阻挡层的结构示意图；

图3是本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种氮化镓基发光二极管外延片。图1为本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图。参见图1，该氮化镓基发光二极管外延片包括衬底10、N型半导体层20、有源层30、电子阻挡层40和P型半导体层50，N型半导体层20、有源层30、电子阻挡层40和P型半导体层50依次层叠在衬底10上。

图2为本发明实施例提供的电子阻挡层的结构示意图。参见图2，在本实施例中，电子阻挡层40包括依次层叠的第一子层41、第二子层42和第三子层43，第一子层41的材料采用B_xGa_1-xN，0＜x≤1，第二子层42的材料采用GaN，第三子层43的材料采用B_yGa_1-yN，0＜y≤1。

具体地，当0＜x＜1时，第一子层41的材料采用BGaN；当x＝1时，第一子层41的材料采用BN。当0＜y＜1时，第二子层42的材料采用BGaN；当y＝1时，第二子层42的材料采用BN。

本发明实施例通过在BGaN层或者BN层中插入GaN层，改变电子阻挡层和有源层之间的极化场，增加电子阻挡层内的静电场，使得电子阻挡层对电子的有效势垒高度增加，对空穴的有效势垒高度降低，从而增强对电子的限制，提高空穴的注入效率。而且BGaN层或者BN层比AlGaN层的带隙宽，可以有效减少电子泄漏和增加空穴注入，最终提高LED的发光效率。

可选地，第一子层41和第三子层43的厚度之和可以小于第二子层42的厚度。位于电子阻挡层中间的GaN层较厚，能够储存更多的空穴，有利于空穴注入有源层，可以进一步提升空穴的注入效率，最终提高LED的发光效率。

优选地，第二子层42的厚度可以为电子阻挡层40的厚度的75％～85％，如80％，有利于电子阻挡层中间的GaN层储存空穴，提升空穴的注入效率。

可选地，第一子层41的厚度可以大于第三子层43的厚度。靠近有源层的BGaN层或者BN层较厚，有利于阻挡电子跃迁到P型半导体层中，减少电子溢流；同时靠近P型半导体层的BGaN层或者BN层较薄，有利于P型半导体层中的空穴遂穿到中间的GaN层中储存，进而注入到有源层中，提升空穴的注入效率。

优选地，第一子层41的厚度可以为第三子层43的厚度的2倍～3倍，如2.5倍。通过控制第一子层和第三子层之间厚度的比例关系，一方面通过两者之间的偏差有利于减少电子溢流和提升空穴注入，另一方面避免由于两者之间偏差较大而无法有效改善电子阻挡层和有源层之间的极化场。

可选地，第一子层41中B组分的含量可以大于第三子层43中B组分的含量。靠近有源层的BGaN层或者BN层中B组分的含量较高，使得电子阻挡层与有源层之间的能带上升，可以增强对电子的限制；同时靠近P型半导体层的BGaN层或者BN层中B组分的含量较低，有利于空穴迁移，提高有源层中空穴的浓度，最终提高LED的发光效率。

优选地，第一子层41中B组分的含量可以为第三子层43中B组分的含量的2倍～3倍，如2.5倍。通过控制第一子层和第三子层之间B组分含量的比例关系，一方面通过两者之间的偏差有利于减少电子溢流和提升空穴注入，另一方面避免由于两者之间偏差较大而无法有效改善电子阻挡层和有源层之间的极化场。

更优选地，0.5≤x≤0.6，0.2≤y≤0.3，搭配效果好。

可选地，电子阻挡层40的厚度为15nm～80nm，如45nm。比现有的电子阻挡层薄，有利于降低外延片的串联电阻。

进一步地，第一子层41的厚度可以为1nm～4nm，第二子层42的厚度可以为12nm～64nm，第三子层43的厚度可以为2nm～12nm，搭配效果好。

在实际应用中，电子阻挡层40中可以掺杂P型掺杂剂，以进一步增加空穴浓度，提高LED的发光效率。

具体地，衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)，如晶向为[0001]的蓝宝石。N型半导体层20的材料可以采用N型掺杂(如硅或者锗)的氮化镓。有源层30可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(InGaN)，如In_zGa_1-zN，0＜z＜1，量子垒的材料可以采用氮化镓。P型半导体层50的材料可以采用P型掺杂(如镁)的氮化镓。

进一步地，N型半导体层20的厚度可以为1μm～3μm，优选为2μm；N型半导体层20中N型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。量子阱的厚度可以为3nm～4nm，优选为3.5nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为6个～12个，优选为9个。P型半导体层50的厚度可以为100nm～300nm，优选为200nm；P型半导体层50中P型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括缓冲层61，缓冲层61设置在衬底10和N型半导体层20之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，并为氮化镓材料外延生长提供成核中心。

具体地，缓冲层61的材料可以采用氮化镓。

进一步地，缓冲层61的厚度可以为20nm～50nm，优选为35nm。

优选地，如图1所示，该氮化镓基发光二极管外延片还可以包括未掺杂氮化镓层62，未掺杂氮化镓层62设置在缓冲层61和N型半导体层20之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。

进一步地，三维成核层的厚度可以为400nm～600nm，优选为500nm；二维恢复层的厚度可以为500nm～800nm，优选为650nm；本征氮化镓层的厚度可以为1μm～2μm，优选为1.5μm。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括应力释放层70，应力释放层70设置在N型半导体层20和有源层30之间，以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高LED的内量子效率，进而提高LED的发光效率。

具体地，应力释放层70可以包括多个前阱层和多个前垒层，多个前阱层和多个前垒层交替层叠设置；前阱层的材料可以采用氮化铟镓，前垒层的材料可以采用氮化镓。其中，前阱层中铟组分的含量小于量子阱中铟组分的含量。

进一步地，前阱层的厚度可以为0.5nm～1.5nm，优选为1nm；前垒层的厚度可以为8nm～12nm，优选为10nm；前阱层的数量与前垒层的数量相同，前垒层的数量可以为5个～10个，优选为8个。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括低温P型层80，低温P型层80设置在有源层30和电子阻挡层40之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

具体地，低温P型层80的材料可以为与P型半导体层50的材料相同。在本实施例中，低温P型层80的材料可以为P型掺杂的氮化镓。

进一步地，低温P型层80的厚度可以为10nm～50nm，优选为30nm；低温P型层80中P型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括接触层90，接触层90设置在P型半导体层50上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

具体地，接触层90的材料可以采用P型掺杂的氮化铟镓或者氮化镓。

进一步地，接触层90的厚度可以为5nm～100nm，优选为50nm；接触层90中P型掺杂剂的掺杂浓度可以为10²¹/cm³～10²²/cm³，优选为5*10²¹/cm³。

本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，适用于制作图1所示的氮化镓基发光二极管外延片。图3为本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图。参见图3，该制作方法包括：

步骤201：提供一衬底。

可选地，该步骤201可以包括：

在氢气气氛中对衬底进行1分钟～10分钟(优选为6分钟)退火处理；

控制温度为1000℃～1200℃(优选为1100℃)，对衬底进行氮化处理。

通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

步骤202：在衬底上依次生长N型半导体层、有源层、电子阻挡层和P型半导体层。

在本实施例中，电子阻挡层包括依次层叠的第一子层、第二子层和第三子层，第一子层的材料采用B_xGa_1-xN，0＜x≤1，第二子层的材料采用GaN，第三子层的材料采用B_yGa_1-yN，0＜y≤1。

可选地，第一子层、第二子层和第三子层的生长条件可以相同，生长条件包括生长温度和生长压力。通过采用相同的生长条件，方便实现。

优选地，电子阻挡层的生长温度可以为900℃～1000℃，电子阻挡层的生长压力可以为50torr～200torr，电子阻挡层的生长质量较好。

具体地，该步骤202可以包括：

第一步，控制温度为1050℃～1200℃(优选为1125℃)，压力为100torr～500torr(优选为300torr)，在衬底上生长N型半导体层；

第二步，在N型半导体层上生长有源层；量子阱的生长温度为750℃～830℃(优选为790℃)，量子阱的生长压力为100torr～500torr(优选为300torr)；量子垒的生长温度为850℃～900℃(优选为875℃)，量子垒的生长压力为100torr～500torr(优选为300torr)；

第三步，控制温度为900℃～1000℃(优选为950℃)，压力为50torr～200torr(优选为125torr)，在有源层上生长电子阻挡层；

第四步，控制温度为850℃～950℃(优选为900℃)，压力为100torr～300torr(优选为200torr)，在电子阻挡层上生长P型半导体层。

可选地，在第一步之前，该制作方法还可以包括：

在衬底上生长缓冲层。

相应地，N型半导体层生长在缓冲层上。

具体地，在衬底上生长缓冲层，可以包括：

控制温度为400℃～600℃(优选为500℃)，压力为100torr～300torr(优选为200torr)，在衬底上生长缓冲层；

控制温度为1000℃～1200℃(优选为1100℃)，压力为400torr～600torr(优选为500torr)，对缓冲层进行5分钟～10分钟(优选为8分钟)的原位退火处理。

优选地，在衬底上生长缓冲层之后，该制作方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

相应地，N型半导体层生长在未掺杂氮化镓层上。

具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：

控制温度为1000℃～1080℃(优选为1040℃)，压力为250torr～550torr(优选为400torr)，时间为10分钟～30分钟(优选为20分钟)，在缓冲层上生长三维成核层；

控制温度为1050℃～1150℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，时间为20分钟～40分钟(优选为30分钟)，在三维成核层上生长二维恢复层；

控制温度为1050℃～1200℃(优选为1125℃)，压力为100torr～500torr(优选为300torr)，在二维恢复层上生长本征氮化镓层。

可选地，在第二步之前，该制作方法还可以包括：

在N型半导体层上生长应力释放层。

相应地，有源层生长在应力释放层上。

具体地，在N型半导体层上生长应力释放层，可以包括：

控制温度为760℃～840℃(优选为800℃)，压力为100torr～300torr(优选为200torr)，生长第一子层；

控制温度为820℃～920℃(优选为870℃)，压力为100torr～300torr(优选为200torr)，生长第二子层。

可选地，在第三步之前，该制作方法还可以包括：

在有源层上生长低温P型层。

相应地，电子阻挡层生长在低温P型层上。

具体地，在有源层上生长低温P型层，可以包括：

控制温度为600℃～850℃(优选为750℃)，压力为100torr～600torr(优选为300torr)，在有源层上生长低温P型层。

可选地，在第四步之后，该制作方法还可以包括：

在P型半导体层上生长接触层。

具体地，在P型半导体层上生长接触层，可以包括：

控制温度为850℃～1000℃(优选为925℃)，压力为100torr～300torr(优选为200torr)，在P型半导体层上生长接触层。

需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：Metal-organic Chemical Vapor Deposition，简称：MOCVD)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，硅烷作为硅源，四甲基锗作为锗源，二茂镁作为镁源。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、N型半导体层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上，其特征在于，所述电子阻挡层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用B_xGa_1-xN，0＜x≤1，所述第二子层的材料采用GaN，所述第三子层的材料采用B_yGa_1-yN，0＜y≤1；

所述第一子层和所述第三子层的厚度之和小于所述第二子层的厚度。

2.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述第二子层的厚度为所述电子阻挡层的厚度的75％～85％。

3.根据权利要求1或2所述的氮化镓基发光二极管外延片，其特征在于，所述第一子层的厚度大于所述第三子层的厚度。

4.根据权利要求3所述的氮化镓基发光二极管外延片，其特征在于，所述第一子层的厚度为所述第三子层的厚度的2倍～3倍。

5.根据权利要求1或2所述的氮化镓基发光二极管外延片，其特征在于，所述第一子层中B组分的含量大于所述第三子层中B组分的含量。

6.根据权利要求5所述的氮化镓基发光二极管外延片，其特征在于，所述第一子层中B组分的含量为所述第三子层中B组分的含量的2倍～3倍。

7.根据权利要求6所述的氮化镓基发光二极管外延片，其特征在于，0.5≤x≤0.6，0.2≤y≤0.3。

8.根据权利要求1或2所述的氮化镓基发光二极管外延片，其特征在于，所述电子阻挡层的厚度为15nm～80nm。

9.一种氮化镓基发光二极管外延片的制作方法，其特征在于，所述制作方法包括：

提供一衬底；

在所述衬底上依次生长N型半导体层、有源层、电子阻挡层和P型半导体层；

其中，所述电子阻挡层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层的材料采用B_xGa_1-xN，0＜x≤1，所述第二子层的材料采用GaN，所述第三子层的材料采用B_yGa_1-yN，0＜y≤1；

所述第一子层和所述第三子层的厚度之和小于所述第二子层的厚度。

Images