CN111293198B - 氮化铝系发光二极管结构及其制作方法 - Google Patents

氮化铝系发光二极管结构及其制作方法 Download PDF

Info

Publication number
CN111293198B
CN111293198B CN202010278728.6A CN202010278728A CN111293198B CN 111293198 B CN111293198 B CN 111293198B CN 202010278728 A CN202010278728 A CN 202010278728A CN 111293198 B CN111293198 B CN 111293198B
Authority
CN
China
Prior art keywords
layer
type
electron blocking
quantum well
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010278728.6A
Other languages
English (en)
Other versions
CN111293198A (zh
Inventor
蓝文新
刘锐森
刘召忠
林辉
杨小利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Litkang Optical Co ltd
Original Assignee
Jiangxi Xinzhengyao Optical Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Xinzhengyao Optical Research Institute Co ltd filed Critical Jiangxi Xinzhengyao Optical Research Institute Co ltd
Priority to CN202010278728.6A priority Critical patent/CN111293198B/zh
Publication of CN111293198A publication Critical patent/CN111293198A/zh
Application granted granted Critical
Publication of CN111293198B publication Critical patent/CN111293198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种氮化铝系发光二极管结构及其制作方法，涉及发光二极管生产技术领域，包括：衬底；第一AlN层；第二AlN层；N型AlaGa1‑aN欧姆接触层；多量子阱有源层；电子阻挡层，电子阻挡层与第一AlyGa1‑yN量子垒层的晶格常数失配小于0.2％；P型AldGa1‑dN过渡层；P型GaN欧姆接触层。本申请设置电子阻挡层与第一AlyGa1‑yN量子垒层之间的晶格常数失配小于0.2％，使得电子阻挡层对电子起到较好的阻挡作用，抑制电子溢流，提高电子和空穴在多量子阱有源区复合发光的机率，提高发光效率，还使电子阻挡层的厚度、组分及P型掺杂浓度的可调整范围较宽，对于提高结晶质量及产品整体良率有其优点。

Description

氮化铝系发光二极管结构及其制作方法
技术领域
本申请涉及发光二极管生产技术领域，具体地说，涉及一种氮化铝系发光二极管结构及其制作方法。
背景技术
紫外线根据波长可划分为320-400nm的长波紫外线(简称UVA)，280-320nm的中波紫外线(简称UVB)以及200-280nm的短波紫外线(简称UVC)。随着发光二极管技术的不断进步，近年来，紫外光波段的发光二极管也被高度关注。
UVB LED和UVC LED的主体材料为AlGaN系化合物半导体，存在晶格和热失配以及Al原子迁移率低的问题，导致AlGaN材料结晶质量差，外部量子效率低于5％。此外，随着波长变短，P型掺杂层AlGaN中Al组分相应增加，掺杂Mg的激活能增加，使得Mg激活效率变差，从而导致空穴浓度不足，但N型掺杂层掺杂物主要为Si，电子浓度可达1018cm-3以上，高于空穴浓度1～2个级数，因此注入的电子与空穴浓度失配，电子溢流现象严重，导致UVB LED和UVC LED的发光效率无法有效提高，而且会增加电子与空穴于p型掺杂层发生复合发光的机率，造成发光频谱中存在杂波的问题。因此，如何有效阻挡电子避免溢流现象以增加电子与空穴于多量子阱有源区复合发光的机率，是一个亟需解决的问题。
发明内容
有鉴于此，本申请提供了一种氮化铝系发光二极管结构及其制作方法，设置电子阻挡层与第一AlyGa1-yN量子垒层之间的晶格常数失配小于0.2％，除了使得电子阻挡层对电子起到较好的阻挡作用，抑制电子溢流，提高电子和空穴在多量子阱有源区复合发光的机率，从而提高发光效率，还能使该电子阻挡层的厚度、组分及P型掺杂浓度的可调整范围较宽，对于提高结晶质量及产品的整体良率有其优点。
为了解决上述技术问题，本申请有如下技术方案：
一方面，本申请提供一种氮化铝系发光二极管结构，包括：
衬底；
第一AlN层，所述第一AlN层位于所述衬底的一侧表面；
第二AlN层，所述第二AlN层位于所述第一AlN层远离所述衬底的一侧；
N型AlaGa1-aN欧姆接触层，所述N型AlaGa1-aN欧姆接触层位于所述第二AlN层远离所述第一AlN层的一侧；
AlxGa1-xN/AlyGa1-yN多量子阱有源层，所述AlxGa1-xN/AlyGa1-yN多量子阱有源层位于所述N型AlaGa1-aN欧姆接触层远离所述第二AlN层的一侧；所述AlxGa1-xN/AlyGa1-yN多量子阱有源层包括多层第一AlxGa1-xN量子阱层和多层第一AlyGa1-yN量子垒层；
电子阻挡层，所述电子阻挡层位于所述AlxGa1-xN/AlyGa1-yN多量子阱有源层远离所述N型AlaGa1-aN欧姆接触层的一侧；且所述电子阻挡层与所述第一AlyGa1-yN量子垒层相邻；所述电子阻挡层与所述第一AlyGa1-yN量子垒层的晶格常数失配小于0.2％；
P型AldGa1-dN过渡层，所述P型AldGa1-dN过渡层位于所述电子阻挡层远离所述AlxGa1-xN/AlyGa1-yN多量子阱有源层的一侧；
P型GaN欧姆接触层，所述P型GaN欧姆接触层位于所述P型AldGa1-dN过渡层远离所述电子阻挡层的一侧。
可选地，其中：
所述电子阻挡层为P型BsAltGa1-s-tN电子阻挡层，所述P型BsAltGa1-s-tN电子阻挡层中B的组分范围为1％-3％，Al的组分范围为15％-35％。
可选地，其中：
还包括第二AlxGa1-xN量子阱层和第一BpAlqGa1-p-qN量子垒层，所述第一BpAlqGa1-p- qN量子垒层中B的组分范围为1％-3％，Al的组分范围为15％-35％；
所述第二AlxGa1-xN量子阱层位于所述AlxGa1-xN/AlyGa1-yN多量子阱有源层和所述P型BsAltGa1-s-tN电子阻挡层之间；
所述第一BpAlqGa1-p-qN量子垒层位于所述P型BsAltGa1-s-tN电子阻挡层与所述第二AlxGa1-xN量子阱层之间；所述第一BpAlqGa1-p-qN量子垒层与所述P型BsAltGa1-s-tN电子阻挡层的晶格常数失配小于0.2％。
可选地，其中：
还包括第三AlxGa1-xN量子阱层和第二BpAlqGa1-p-qN量子垒层，所述第二BpAlqGa1-p- qN量子垒层中B的组分范围为9％-9.4％，Al的组分范围为20％-25％；
所述电子阻挡层为P型AlN电子阻挡层，所述第三AlxGa1-xN量子阱层位于所述AlxGa1-xN/AlyGa1-yN多量子阱有源层和所述第二BpAlqGa1-p-qN量子垒层之间；所述第二BpAlqGa1-p-qN量子垒层位于所述P型AlN电子阻挡层与所述第三AlxGa1-xN量子阱层之间；所述第二BpAlqGa1-p-qN量子垒层与所述P型AlN电子阻挡层的晶格常数失配小于0.2％。
可选地，其中：
所述P型AldGa1-dN过渡层与所述电子阻挡层的晶格常数失配小于0.2％；
沿所述电子阻挡层指向所述P型AldGa1-dN过渡层的方向上，所述P型AldGa1-dN过渡层中的Al组分逐渐减少；其中，0<d<1。
可选地，其中：
所述第一AlxGa1-xN量子阱层中Al的组分小于所述第一AlyGa1-yN量子垒层中Al的组分。
另一方面，本申请还提供一种氮化铝系发光二极管制作方法，利用有机金属化学气相沉积法形成，包括：
提供衬底；
通入TMAl和NH3，在衬底上形成第一AlN层；
通入TMAl和NH3，在所述第一AlN层远离所述衬底的一侧形成第二AlN层；
通入TMAl、TMGa、SiH4和NH3，在所述第二AlN层远离所述第一AlN层的一侧形成N型AlaGa1-aN欧姆接触层；其中，Si的掺杂浓度为1.5E+19cm-3；
通入TMAl、TMGa、SiH4和NH3，形成第一AlyGa1-yN量子垒层；通入TMAl、TMGa和NH3，形成第一AlxGa1-xN量子阱层；交替堆叠所述第一AlyGa1-yN量子垒层和所述第一AlxGa1-xN量子阱层，交替周期为1-20个；在所述N型AlaGa1-aN欧姆接触层远离所述第二AlN层的一侧形成AlxGa1-xN/AlyGa1-yN多量子阱有源层；
在所述AlxGa1-xN/AlyGa1-yN多量子阱有源层远离所述N型AlaGa1-aN欧姆接触层的一侧形成电子阻挡层；并使所述电子阻挡层与所述第一AlyGa1-yN量子垒层相邻；所述电子阻挡层与所述第一AlyGa1-yN量子垒层的晶格常数失配小于0.2％；
通入Cp2Mg、TMAl、TMGa和NH3，在所述电子阻挡层远离所述AlxGa1-xN/AlyGa1-yN多量子阱有源层的一侧形成P型AldGa1-dN过渡层；
通入Cp2Mg、TMGa和NH3，在所述P型AldGa1-dN过渡层远离所述电子阻挡层的一侧形成P型GaN欧姆接触层。
可选地，其中：
在所述AlxGa1-xN/AlyGa1-yN多量子阱有源层远离所述N型AlaGa1-aN欧姆接触层的一侧形成电子阻挡层，具体为：
通入TMAl、TMGa、TEB、Cp2Mg和NH3，在所述AlxGa1-xN/AlyGa1-yN多量子阱有源层远离所述N型AlaGa1-aN欧姆接触层的一侧形成P型BsAltGa1-s-tN电子阻挡层；所述P型BpAlqGa1-p-qN电子阻挡层中B的组分范围为1％-3％，Al的组分范围为15％-35％。
可选地，其中：
在形成P型BsAltGa1-s-tN电子阻挡层之前，还包括：
通入TMAl、TMGa和NH3，在所述所述AlxGa1-xN/AlyGa1-yN多量子阱有源层和所述P型BsAltGa1-s-tN电子阻挡层之间形成第二AlxGa1-xN量子阱层；接着通入TEB，在所述P型BsAltGa1-s-tN电子阻挡层与所述第二AlxGa1-xN量子阱层之间形成不掺Si的第一BpAlqGa1-p-qN量子垒层；所述第一BpAlqGa1-p-qN量子垒层中B的组分范围为1％-3％，Al的组分范围为15％-35％；所述第一BpAlqGa1-p-qN量子垒层与所述P型BsAltGa1-s-tN电子阻挡层的晶格常数失配小于0.2％。
可选地，其中：
在所述AlxGa1-xN/AlyGa1-yN多量子阱有源层远离所述N型AlaGa1-aN欧姆接触层的一侧形成电子阻挡层，具体为：通入TMAl、Cp2Mg和NH3，在所述AlxGa1-xN/AlyGa1-yN多量子阱有源层远离所述N型AlaGa1-aN欧姆接触层的一侧形成P型AlN电子阻挡层；
在形成P型AlN电子阻挡层之前，还包括：
通入TMAl、TMGa和NH3，在所述AlxGa1-xN/AlyGa1-yN多量子阱有源层和所述P型AlN电子阻挡层之间形成第三AlxGa1-xN量子阱层；接着通入TEB，在所述P型AlN电子阻挡层与所述第三AlxGa1-xN量子阱层之间形成不掺Si的第二BpAlqGa1-p-qN量子垒层；所述第二BpAlqGa1-p- qN量子垒层中B的组分范围为9％-9.4％，Al的组分范围为20％-25％；所述第二BpAlqGa1-p-qN量子垒层与所述P型AlN电子阻挡层的晶格常数失配小于0.2％。
与现有技术相比，本申请所述的氮化铝系发光二极管结构及其制作方法，达到了如下效果：
(1)本申请所提供的氮化铝系发光二极管结构及其制作方法，在多量子阱有源层的最后一个第一AlyGa1-yN量子垒层与P型AldGa1-dN过渡层之间插入电子阻挡层，并设置该电子阻挡层与第一AlyGa1-yN量子垒层以及P型AldGa1-dN过渡层之间的晶格常数失配均小于0.2％，使得结晶质量较高的电子阻挡层对电子起到较好的阻挡作用，抑制电子溢流，不仅能够降低电子和空穴在多量子阱有源区之外发生复合的机率，从而降低发光频谱中的杂波，而且能够提高电子和空穴在多量子阱有源区复合发光的机率，从而提高发光效率。
(2)本申请所提供的氮化铝系发光二极管结构及其制作方法，通过控制电子阻挡层与第一AlyGa1-yN量子垒层之间的晶格常数失配小于0.2％，还有利于降低对电子阻挡层的厚度条件的要求，使得电子阻挡层的厚度、组分及P型掺杂浓度的可调整范围较宽，对于提高结晶质量及产品的整体良率有其优点。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1所示为现有技术中所提供的氮化铝系发光二极管的一种结构示意图；
图2所示为现有技术中所提供的氮化铝系发光二极管的另一种结构示意图；
图3所示为本申请实施例所提供的氮化铝系发光二极管结构的一种结构示意图；
图4所示为本申请实施例所提供的氮化铝系发光二极管结构的另一种结构示意图；
图5所示为本申请实施例所提供的氮化铝系发光二极管结构的又一种结构示意图；
图6所示为本申请实施例所提供的氮化铝系发光二极管制作方法的一种流程图；
图7所示为本申请实施例所提供的氮化铝系发光二极管制作方法的另一种流程图；
图8所示为本申请实施例所提供的氮化铝系发光二极管制作方法的又一种流程图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
现有技术中，为了有效阻挡电子避免溢流现象以增加电子与空穴于多量子阱有源区复合发光的机率，通常在多量子阱有源区的最后一个量子垒与p型过渡层之间插入一电子阻挡层，如图1和图2所示。图1所示为现有技术中所提供的氮化铝系发光二极管的一种结构示意图，图1所示的发光二极管结构包括依次设置的衬底01、低温AlN层02、高温AlN层03、N型AlGaN欧姆接触层04、AlGaN/AlGaN多量子阱有源层05、P型AlGaN电子阻挡层06、P型AlGaN过渡层07和P型GaN欧姆接触层08。图2所示为现有技术中所提供的氮化铝系发光二极管的另一种结构示意图，图2所示的发光二极管结构包括依次设置的衬底01、低温AlN层02、高温AlN层03、N型AlGaN欧姆接触层04、AlGaN/AlGaN多量子阱有源层05、P型或非掺的AlN电子阻挡层09、P型AlGaN过渡层07和P型GaN欧姆接触层08。需要说明的是，图2所示发光二极管与图1所示发光二极管的不同之处仅在于电子阻挡层不同，图1中电子阻挡层为P型AlGaN电子阻挡层06，而图2中电子阻挡层为P型或非掺的AlN电子阻挡层09。因此，在图1和图2中除电子阻挡层之外的其他膜层均采用相同的填充和标号，以清楚示出图1和图2的不同之处。
无论是P型AlGaN电子阻挡层，还是P型或非掺的AlN电子阻挡层，为了使电子阻挡层的有较好的电子阻挡能力，Al组分高达95％以上，如此，虽然可以有效增加电子的阻挡能力，但由于UVB LED及UVC LED的多量子阱有源区中Al的组分介于60％到80％之间，插入的电子阻挡层与最后的量子垒的晶格常数(lattice constant)仍然有失配(mismatch)，因此需要将电子阻挡层的厚度控制在一定的范围内，当其厚度过薄时，对电子的阻挡能力低，而厚度过厚时，其结晶质量变差，也即电子阻挡层的厚度范围对LED的整体发光效率影响较大，尤其是使用有机金属化学气相沉积(Metal-Organic Chemical Vapor Deposition，MOCVD)制作此氮化铝系UVB及UVC外延结构时，难以精确地控制该电子阻挡层的厚度、组分及P型掺杂浓度以有效地提高结晶质量，产品的整体良率不容易控制。
有鉴于此，本申请提供了一种氮化铝系发光二极管结构及其制作方法，设置电子阻挡层与第一AlyGa1-yN量子垒层之间的晶格常数失配小于0.2％，除了使得电子阻挡层对电子起到较好的阻挡作用，抑制电子溢流，提高电子和空穴在多量子阱有源区复合发光的机率，从而提高发光效率，还能使该电子阻挡层的厚度、组分及P型掺杂浓度的可调整范围较宽，对于提高结晶质量及产品的整体良率有其优点。
以下结合附图和具体实施例进行详细说明。
图3所示为本申请实施例所提供的氮化铝系发光二极管结构100的一种结构示意图，请参考图3，本申请实施例所提供的氮化铝系发光二极管结构100，包括：
衬底110；
第一AlN层120，第一AlN层120位于衬底110的一侧表面；
第二AlN层130，第二AlN层130位于第一AlN层120远离衬底110的一侧；
N型AlaGa1-aN欧姆接触层140，N型AlaGa1-aN欧姆接触层140位于第二AlN层130远离第一AlN层120的一侧；
AlxGa1-xN/AlyGa1-yN多量子阱有源层150，AlxGa1-xN/AlyGa1-yN多量子阱有源层150位于N型AlaGa1-aN欧姆接触层140远离第二AlN层130的一侧；AlxGa1-xN/AlyGa1-yN多量子阱有源层150包括多层第一AlxGa1-xN量子阱层152和第一AlyGa1-yN量子垒层151；
电子阻挡层160，电子阻挡层160位于AlxGa1-xN/AlyGa1-yN多量子阱有源层150远离N型AlaGa1-aN欧姆接触层140的一侧；且电子阻挡层160与第一AlyGa1-yN量子垒层151相邻；电子阻挡层160与第一AlyGa1-yN量子垒层151的晶格常数失配(Lattice constant mismatch)小于0.2％；
P型AldGa1-dN过渡层170，P型AldGa1-dN过渡层170位于电子阻挡层160远离AlxGa1- xN/AlyGa1-yN多量子阱有源层150的一侧；
P型GaN欧姆接触层180，P型GaN欧姆接触层180位于P型AldGa1-dN过渡层170远离电子阻挡层160的一侧。
具体的，请参考图3，本申请实施例所提供的氮化铝系发光二极管结构100包括衬底110以及在衬底110上依次设置的第一AlN层120、第二AlN层130、N型AlaGa1-aN欧姆接触层140、AlxGa1-xN/AlyGa1-yN多量子阱有源层150、电子阻挡层160、P型AldGa1-dN过渡层170、P型GaN欧姆接触层180。示例性地，第一AlN层120是在温度为800℃、反应腔压力为50Torr的条件下生成，因此，第一AlN层120也可称为低温AlN层，第一AlN层120的厚度为25nm。第二AlN层130是在温度为1270℃、反应腔压力为50Torr的条件下生成，因此，第二AlN层130也可称为高温AlN层，第二AlN层130的厚度为3um。N型AlaGa1-aN欧姆接触层140的厚度为2um，其中掺杂有Si，且Si的浓度为1.5E+19cm-3。
AlxGa1-xN/AlyGa1-yN多量子阱有源层150中包括多层交替层叠的第一AlxGa1-xN量子阱层152和掺Si的第一AlyGa1-yN量子垒层151，其厚度范围可以为3nm-40nm。其中，第一AlyGa1-yN量子垒层151的厚度大约为13nm，且第一AlyGa1-yN量子垒层151中Al的组分范围为38％-48％；第一AlxGa1-xN量子阱层152的厚度大约为2.5nm，且第一AlxGa1-xN量子阱层152中Al的组分范围为22％-32％。本实施例中设置电子阻挡层160的厚度范围为1-30nm，P型AldGa1-dN过渡层170的厚度大约为40nm，P型GaN欧姆接触层180的厚度大约为100nm，且P型GaN欧姆接触层180中Mg浓度大约为4E+19cm-3。
需要说明的是，图3中AlxGa1-xN/AlyGa1-yN多量子阱有源层150仅仅是一种示意性说明，并不代表AlxGa1-xN/AlyGa1-yN多量子阱有源层150的实际结构，在其他实施例中，AlxGa1- xN/AlyGa1-yN多量子阱有源层150中量子阱层和量子垒层的交替周期可以为5个周期、8个周期等等，本申请对此不作限定，但无论是几个交替周期，AlxGa1-xN/AlyGa1-yN多量子阱有源层150的最后一层，也即与电子阻挡层160相邻的层，必须为无掺Si的第一AlyGa1-yN量子垒层151，使得电子阻挡层160与第一AlyGa1-yN量子垒层151接触，如此，通过控制电子阻挡层160与第一AlyGa1-yN量子垒层151以及P型AldGa1-dN过渡层170的晶格常数失配均小于0.2％，即可有效提高发光效率。
晶格常数失配是指相邻两层外延层的晶格常数不同而产生的失配现象，例如，当在第一AlyGa1-yN量子垒层151上生长电子阻挡层160时，由于两种物质的晶格常数不同，会在生长界面附近产生应力及原子错排，进而产生晶体缺陷。因此，本申请中通过控制电子阻挡层160和与其相邻的外延层之间的晶格常数足够小，从而使得生长界面产生的应力很小及原子错排很少，进而有利于提升电子阻挡层160的晶体质量，使得电子阻挡层160对电子起到较好的阻挡作用，使更多的载流子在多量子阱有源区复合发光，提高发光效率。而且还能使电子阻挡层160的厚度、组分以及P型掺杂浓度具有较宽的变化范围，降低电子阻挡层160的条件变化对LED的整体发光效率的影响，从而提高产品良率。
此外，本申请对衬底110的材料没有具体限定，衬底110的材料例如可以为蓝宝石、氮化铝、硅或碳化硅等。上述实施例中对温度、反应腔压力和厚度的取值，仅仅是在本实施例中的一种实施方式，并不作为对本申请的限制，实际上，温度、厚度等均可以是某一范围内的值。而且图3中各个膜层的厚度也仅是示意性说明，并不代表各个膜层的实际厚度。
本申请实施例所提供的氮化铝系发光二极管结构100，在多量子阱有源层150的最后一个第一AlyGa1-yN量子垒层151与P型AldGa1-dN过渡层170之间插入电子阻挡层160，并设置该电子阻挡层160与第一AlyGa1-yN量子垒层151之间的晶格常数失配小于0.2％，使得电子阻挡层160除了对电子起到较好的阻挡作用，抑制电子溢流，又能够降低电子和空穴在多量子阱有源区之外发生复合的机率，从而降低发光频谱中的杂波，而且能够提高电子和空穴在多量子阱有源区复合发光的机率，从而提高发光效率。此外，通过控制电子阻挡层160与第一AlyGa1-yN量子垒层151之间的晶格常数失配小于0.2％，还能使该电子阻挡层的厚度、组分及P型掺杂浓度的可调整范围较宽，对于提高结晶质量及产品的整体良率有其优点。
可选地，请参考图3，电子阻挡层160为P型BsAltGa1-s-tN电子阻挡层161，P型BsAltGa1-s-tN电子阻挡层161中B的组分范围为1％-3％，Al的组分范围为15％-35％。具体地，请参考图3，本实施例中设置电子阻挡层160为P型BsAltGa1-s-tN电子阻挡层161，且该P型BsAltGa1-s-tN电子阻挡层161的厚度大约为25nm，其中，B的组分范围为1％-3％，Al的组分范围为15％-35％。当电子阻挡层160为P型BsAltGa1-s-tN电子阻挡层161时，通过调整B的组分，也即s的取值，例如，本实施例中s的取值范围可以为0<s<0.1，即可使得电子阻挡层160与多量子阱有源层150中的最后一层第一AlyGa1-yN量子垒层151之间的晶格常数失配小于0.2％，从而使结晶质量较高的电子阻挡层160对电子起到较好的阻挡作用，使更多的载流子在多量子阱有源区复合发光，提高发光效率。
可选地，图4所示为本申请实施例所提供的氮化铝系发光二极管结构100的另一种结构示意图，请参考图4，本实施例所提供的氮化铝系发光二极管结构100还包括第二AlxGa1-xN量子阱层153和第一BpAlqGa1-p-qN量子垒层154，第一BpAlqGa1-p-qN量子垒层154中B的组分范围为1％-3％，Al的组分范围为15％-35％；第二AlxGa1-xN量子阱层153位于AlxGa1- xN/AlyGa1-yN多量子阱有源层150和P型BsAltGa1-s-tN电子阻挡层161之间；第一BpAlqGa1-p-qN量子垒层154位于P型BsAltGa1-s-tN电子阻挡层161与第二AlxGa1-xN量子阱层153之间；第一BpAlqGa1-p-qN量子垒层154与P型BsAltGa1-s-tN电子阻挡层161的晶格常数失配小于0.2％。
具体地，请参考图4，本实施例中在P型BsAltGa1-s-tN电子阻挡层161与多量子阱有源层150之间插入一第一BpAlqGa1-p-qN量子垒层154，并在第一BpAlqGa1-p-qN量子垒层154之前先插入一层量子阱层。也即，本实施例中先在AlxGa1-xN/AlyGa1-yN多量子阱有源层150和P型BsAltGa1-s-tN电子阻挡层161之间插入一厚度大约为2.5nm的第二AlxGa1-xN量子阱层153，且Al的组分大约为27％；然后在P型BsAltGa1-s-tN电子阻挡层161与第二AlxGa1-xN量子阱层153之间插入一厚度大约为13nm的第一BpAlqGa1-p-qN量子垒层154，其中，P型BsAltGa1-s-tN电子阻挡层161与第一BpAlqGa1-p-qN量子垒层154中B的组分范围均为1％-3％，Al的组分范围为15％-35％，如此，通过调整P型BsAltGa1-s-tN电子阻挡层161或第一BpAlqGa1-p-qN量子垒层154中B的组分，即可使得P型BsAltGa1-s-tN电子阻挡层161与第一BpAlqGa1-p-qN量子垒层154之间的晶格常数失配小于0.2％，从而使结晶质量较高的电子阻挡层160对电子起到较好的阻挡作用，使更多的载流子在多量子阱有源区复合发光，提高发光效率。
可选地，图5所示为本申请实施例所提供的氮化铝系发光二极管结构100的又一种结构示意图，请参考图5，本实施例所提供的氮化铝系发光二极管结构100还包括第三AlxGa1-xN量子阱层155和第二BpAlqGa1-p-qN量子垒层156，第二BpAlqGa1-p-qN量子垒层156中B的组分范围为9％-9.4％，Al的组分范围为20％-25％；电子阻挡层160为P型AlN电子阻挡层162，第三AlxGa1-xN量子阱层155位于AlxGa1-xN/AlyGa1-yN多量子阱有源层150和第二BpAlqGa1-p-qN量子垒层156之间；第二BpAlqGa1-p-qN量子垒层156位于P型AlN电子阻挡层162与第三AlxGa1-xN量子阱层155之间；第二BpAlqGa1-p-qN量子垒层156与P型AlN电子阻挡层162的晶格常数失配小于0.2％。
具体地，请参考图5，本实施例中设置电子阻挡层160为P型AlN电子阻挡层162，其厚度大于等于5nm，该P型AlN电子阻挡层162中包含掺杂物Mg，Mg掺杂的浓度大于5E+16cm-3。当电子阻挡层160为P型AlN电子阻挡层162时，为了进一步提高电子阻挡层160对电子的阻挡能力，在P型AlN电子阻挡层162与多量子阱有源层150之间插入第二BpAlqGa1-p-qN量子垒层156，并在第二BpAlqGa1-p-qN量子垒层156之前先插入一层量子阱层。
本实施例中在AlxGa1-xN/AlyGa1-yN多量子阱有源层150和P型AlN电子阻挡层162之间插入一厚度大约为2.5nm的第三AlxGa1-xN量子阱层155及一厚度大约为13nm的第二BpAlqGa1-p-qN量子垒层156；由于P型AlN电子阻挡层162与第二BpAlqGa1-p-qN量子垒层156的能带差异不同，为了实现相邻层之间的晶格常数失配小于0.2％，本实施例中设置第二BpAlqGa1-p-qN量子垒层156中B的组分范围为9％-9.4％，Al的组分范围为20％-25％，如此，通过调整第二BpAlqGa1-p-qN量子垒层156中B的组分，即可使得P型AlN电子阻挡层162与第二BpAlqGa1-p-qN量子垒层156之间的晶格常数失配小于0.2％，从而使电子阻挡层160对电子起到较好的阻挡作用，使更多的电子及空穴在多量子阱有源区复合发光，提高发光效率。
可选地，请参考图3，P型AldGa1-dN过渡层170与电子阻挡层160的晶格常数失配小于0.2％；沿电子阻挡层160指向P型AldGa1-dN过渡层170的方向上，P型AldGa1-dN过渡层170中的Al组分逐渐减少；其中，0<d<1。具体地，请参考图3，本实施例中通过控制电子阻挡层160与P型AldGa1-dN过渡层170之间的晶格常数足够小，从而使得生长界面产生的应力很小及原子错排很少，进而有利于提升结晶质量。在P型AldGa1-dN过渡层170中，d的取值范围为0<d<1，也就是说，该过度层既不是单纯的AlN或者GaN，而是AlGaN化合物。此外，本实施例中设置P型AldGa1-dN过渡层170中的Al组分沿电子阻挡层160指向P型AldGa1-dN过渡层170的方向上逐渐减少，例如，在靠近电子阻挡层160的一侧，P型AldGa1-dN过渡层170中Al的组分为45％，而在靠近P型GaN欧姆接触层180的一侧，P型AldGa1-dN过渡层170中Al的组分接近为0。由于P型AldGa1-dN过渡层170的阻抗与Al的组分成正比，Al组分越低，该P型AldGa1-dN过渡层170的阻抗越低，因此，整体发光二极管的串联电阻相对也下降，定电流工作条件下，工作电压也相对下降，降低了输入的功耗。
需要说明的是，上述Al的组分范围从45％降到接近于0，仅是本实施例中的一种实施方式，并不作为对本申请的限定，在其他实施例中，Al的组分范围也可以为其它值。
可选地，请参考图3，第一AlxGa1-xN量子阱层152中Al的组分小于第一AlyGa1-yN量子垒层151中Al的组分。具体地，请参考图3，第一AlxGa1-xN量子阱层152为主要的电子与空穴复合发光区，本实施例中设置主要的电子与空穴复合发光区第一AlxGa1-xN量子阱层152中Al的组分小于第一AlyGa1-yN量子垒层151中Al的组分，为了调整发光二极管的射出波长在280nm～320nm之间，例如，第一AlyGa1-yN量子垒层151中Al的组分范围可以为38％-48％，第一AlxGa1-xN量子阱层152中Al的组分范围可以为22％-32％，如此，由于第一AlyGa1-yN量子垒层151中Al的组分大于第一AlxGa1-xN量子阱层152中Al的组分，因此，该第一AlyGa1-yN量子垒层151的能隙比较大，能够抑制量子阱发光区中的电子及空穴泄露，使更多的电子和空穴在多量子阱有源区复合发光，从而能够提高发光效率。
基于同一发明构思，本申请还提供一种氮化铝系发光二极管制作方法，图6所示为本申请实施例所提供的氮化铝系发光二极管制作方法的一种流程图，请参考图3和图6，本申请实施例所提供的氮化铝系发光二极管制作方法，利用有机金属化学气相沉积法形成氮化铝系发光二极管，包括：
步骤10：提供衬底110；
步骤20：通入TMAl和NH3，在衬底110上形成第一AlN层120；
步骤30：通入TMAl和NH3，在第一AlN层120远离衬底110的一侧形成第二AlN层130；
步骤40：通入TMAl、TMGa、SiH4和NH3，在第二AlN层130远离第一AlN层120的一侧形成N型AlaGa1-aN欧姆接触层140；其中，Si的掺杂浓度为1.5E+19cm-3；
步骤50：通入TMAl、TMGa、SiH4和NH3，形成第一AlyGa1-yN量子垒层151；通入TMAl、TMGa和NH3，形成第一AlxGa1-xN量子阱层152；交替堆叠第一AlyGa1-yN量子垒层151和第一AlxGa1-xN量子阱层152，交替周期为1-20个；在N型AlaGa1-aN欧姆接触层140远离第二AlN层130的一侧形成AlxGa1-xN/AlyGa1-yN多量子阱有源层150；
步骤60：在AlxGa1-xN/AlyGa1-yN多量子阱有源层150远离N型AlaGa1-aN欧姆接触层140的一侧形成电子阻挡层160；并使电子阻挡层160与第一AlyGa1-yN量子垒层151相邻；电子阻挡层160与第一AlyGa1-yN量子垒层151的晶格常数失配小于0.2％；
步骤70：通入Cp2Mg、TMAl、TMGa和NH3，在电子阻挡层160远离AlxGa1-xN/AlyGa1-yN多量子阱有源层150的一侧形成P型AldGa1-dN过渡层170；
步骤80：通入Cp2Mg、TMGa和NH3，在P型AldGa1-dN过渡层170远离电子阻挡层160的一侧形成P型GaN欧姆接触层180。
具体地，请参考图3和图6，本申请实施例所提供的氮化铝系发光二极管制作方法，通过步骤10提供衬底110，在步骤20中设置MOCVD反应腔的温度大约为800℃、反应腔压力大约为50Torr，并通入TMAl、NH3和H2，在衬底110上形成厚度约为25nm的第一AlN层120；形成第一AlN层120之后，在步骤30中将MOCVD反应腔的温度上升至大约1270℃，并在反应腔压力为50Torr的条件下通入TMAl、NH3和H2，在第一AlN远离衬底110的一侧形成厚度约为3um的第二AlN层130；在步骤40中，将MOCVD反应腔的温度降至大约1070℃，保持反应腔压力为50Torr，向MOCVD反应腔内通入TMAl、TMGa、SiH4、NH3和H2，在第二AlN层130远离第一AlN层120的一侧形成厚度约为2um的N型AlaGa1-aN欧姆接触层140；需要说明的是，步骤40中通入的SiH4为N型掺杂的反应前驱物，其中Si浓度为1.5E+19cm-3。
请继续参考图3和图6，生成N型AlaGa1-aN欧姆接触层140后，利用步骤50在N型AlaGa1-aN欧姆接触层140远离第二AlN层130的一侧生成AlxGa1-xN/AlyGa1-yN多量子阱有源层150，生成多量子阱有源层150时，首先将MOCVD反应腔的温度降至1000℃，保持反应腔压力为50Torr，向MOCVD反应腔内通入TMAl、TMGa、SiH4、NH3和H2，形成掺Si的第一AlyGa1-yN量子垒层151；然后在相同的温度及反应腔压力条件下通入TMAl、TMGa、NH3和H2，形成第一AlGaN量子阱层；多次交替生长形成交替堆叠的多层第一AlyGa1-yN量子垒层151和第一AlxGa1-xN量子阱层152，其中交替周期可以为1-20个，当然，设置交替周期为1-20个仅是在本实施例中的一种实施方式，在其他实施例中还可以为更多个周期，具体可以根据实际需要进行设置，本申请对此不进行限制。
通常情况下，量子垒层中Al的组分高于量子阱层中Al的组分，量子垒的能隙较大，量子垒层能够将电子和空穴局限于量子阱层进行复合发光，因此，本申请中设置AlxGa1-xN/AlyGa1-yN多量子阱有源层150的最后一层为第一AlyGa1-yN量子垒层151，使得步骤60中生成的电子阻挡层160与第一AlyGa1-yN量子垒层151接触，如此，通过控制电子阻挡层160与第一AlyGa1-yN量子垒层151的晶格常数失配小于0.2％，从而使得电子阻挡层160生长界面产生的应力很小及原子错排很少，进而有利于提升电子阻挡层160的晶体质量，即可使电子阻挡层160对电子起到较好的阻挡作用，使更多的载流子在多量子阱有源区复合发光，提高发光效率。而且还能使电子阻挡层160的厚度、组分以及P型掺杂浓度具有较宽的变化范围，降低电子阻挡层160的条件变化对LED的整体发光效率的影响，从而提高产品良率。
在步骤60之后，利用步骤70在电子阻挡层160远离AlxGa1-xN/AlyGa1-yN多量子阱有源层150的一侧形成P型AldGa1-dN过渡层170，首先将MOCVD反应腔的温度降至约960℃，保持反应腔压力为50Torr，向MOCVD反应腔内通入Cp2Mg、TMAl、TMGa、NH3和H2，其厚度大约为40nm。然后在步骤80中，设置MOCVD反应腔的温度约为960℃，在反应腔压力约100Torr的条件下向MOCVD反应腔内通入Cp2Mg、TMGa、NH3和H2，在P型AldGa1-dN过渡层170远离电子阻挡层160的一侧形成P型GaN欧姆接触层180，并使其厚度大约为100nm，且Mg的掺杂浓度大约为4E+19cm-3。
本申请实施例所提供的氮化铝系发光二极管制作方法，在多量子阱有源层150的最后一个第一AlyGa1-yN量子垒层151与P型AldGa1-dN过渡层170之间插入电子阻挡层160，并设置该电子阻挡层160与第一AlyGa1-yN量子垒层151之间的晶格常数失配均小于0.2％，使得电子阻挡层160除了对电子起到较好的阻挡作用，抑制电子溢流，又能够降低电子和空穴在多量子阱有源区之外发生复合的机率，从而降低发光频谱中的杂波，而且能够提高电子和空穴在多量子阱有源区复合发光的机率，从而提高发光效率。此外，通过控制电子阻挡层160与最后一个第一AlyGa1-yN量子垒层151之间的晶格常数失配小于0.2％，还能使该电子阻挡层的厚度、组分及P型掺杂浓度的可调整范围较宽，对于提高结晶质量及产品的整体良率有其优点。
可选地，请参考图3和图6，步骤60中，在AlxGa1-xN/AlyGa1-yN多量子阱有源层150远离N型AlaGa1-aN欧姆接触层140的一侧形成电子阻挡层160，具体为：向有机金属化学气相沉积反应腔通入TMAl、TMGa、TEB、Cp2Mg、和NH3，在AlxGa1-xN/AlyGa1-yN多量子阱有源层150远离N型AlaGa1-aN欧姆接触层140的一侧形成P型BsAltGa1-s-tN电子阻挡层161；P型BpAlqGa1-p-qN电子阻挡层160中B的组分范围为1％-3％，Al的组分范围为15％-35％。
具体地，请参考图3和图6，本实施例中设置电子阻挡层160为P型BsAltGa1-s-tN电子阻挡层161，生成该P型BsAltGa1-s-tN电子阻挡层161时，首先设置MOCVD反应腔的温度约为990℃，在反应腔压力为50Torr的条件下向MOCVD反应腔内通入TMAl、TMGa、TEB、Cp2Mg、NH3和H2，形成厚度大约为25nm的P型BsAltGa1-s-tN电子阻挡层161，且该P型BsAltGa1-s-tN电子阻挡层161中B的组分范围为1％-3％，Al的组分范围为15％-35％。如此，通过调整B的组分，也即s的取值，例如，本实施例中s的取值范围可以为0<s<0.1，即可使得电子阻挡层160与多量子阱有源层150中的最后一层第一AlyGa1-yN量子垒层151之间的晶格常数失配小于0.2％，从而使结晶质量较高的电子阻挡层160对电子起到较好的阻挡作用，使更多的载流子在多量子阱有源区复合发光，提高发光效率。
可选地，图7所示为本申请实施例所提供的氮化铝系发光二极管制作方法的另一种流程图，请参考图4和图7，在形成P型BsAltGa1-s-tN电子阻挡层161之前，还包括：步骤51：向有机金属化学气相沉积反应腔通入TMAl、TMGa和NH3，在AlxGa1-xN/AlyGa1-yN多量子阱有源层150和P型BsAltGa1-s-tN电子阻挡层161之间形成第二AlxGa1-xN量子阱层153；步骤52：接着通入TEB，在P型BsAltGa1-s-tN电子阻挡层161与第二AlxGa1-xN量子阱层153之间形成不掺Si的第一BpAlqGa1-p-qN量子垒层154；第一BpAlqGa1-p-qN量子垒层154中B的组分范围为1％-3％，Al的组分范围为15％-35％；第一BpAlqGa1-p-qN量子垒层154与P型BsAltGa1-s-tN电子阻挡层161的晶格常数失配小于0.2％。
具体地，请参考图4和图7，本实施例在P型BsAltGa1-s-tN电子阻挡层161与多量子阱有源层150之间插入一第一BpAlqGa1-p-qN量子垒层154之前，先通过步骤51在与步骤50相同的条件下向MOCVD反应腔内通入TMAl、TMGa、NH3和H2，在多量子阱有源层150上形成第二AlxGa1-xN量子阱层153，并使其厚度大约为2.5nm，且Al的组分大约为27％。
生成第二AlxGa1-xN量子阱层153之后，通过步骤52在与步骤51相同的条件下继续通入TMAl、TMGa、NH3、H2以及TEB，在第二AlxGa1-xN量子阱层153上形成第一BpAlqGa1-p-qN量子垒层154，其厚度大约为13nm，且P型BsAltGa1-s-tN电子阻挡层161与第一BpAlqGa1-p-qN量子垒层154中B的组分范围均为1％-3％，Al的组分范围为15％-35％，如此，通过调整P型BsAltGa1-s-tN电子阻挡层161或第一BpAlqGa1-p-qN量子垒层154中B的组分，即可使得P型BsAltGa1-s-tN电子阻挡层161与第一BpAlqGa1-p-qN量子垒层154之间的晶格常数失配小于0.2％，从而使结晶质量较高的电子阻挡层160对电子起到较好的阻挡作用，使更多的载流子在多量子阱有源区复合发光，提高发光效率。
可选地，图8所示为本申请实施例所提供的氮化铝系发光二极管制作方法的又一种流程图，请参考图5和图8，步骤60中，在AlxGa1-xN/AlyGa1-yN多量子阱有源层150远离N型AlaGa1-aN欧姆接触层140的一侧形成电子阻挡层160，具体为：向有机金属化学气相沉积反应腔通入TMAl、Cp2Mg和NH3，在AlxGa1-xN/AlyGa1-yN多量子阱有源层150远离N型AlaGa1-aN欧姆接触层140的一侧形成P型AlN电子阻挡层162；
请参考图8，在形成P型AlN电子阻挡层162之前，还包括：
步骤511：向有机金属化学气相沉积反应腔通入TMAl、TMGa和NH3，在AlxGa1-xN/AlyGa1-yN多量子阱有源层150和P型AlN电子阻挡层162之间形成第三AlxGa1-xN量子阱层155；步骤512：接着通入TEB，在P型AlN电子阻挡层162与第三AlxGa1-xN量子阱层155之间形成不掺Si的第二BpAlqGa1-p-qN量子垒层156；第二BpAlqGa1-p-qN量子垒层156中B的组分范围为9％-9.4％，Al的组分范围为20％-25％；第二BpAlqGa1-p-qN量子垒层156与P型AlN电子阻挡层162的晶格常数失配小于0.2％。
具体地，请参考图5和图8，本实施例中设置电子阻挡层160为P型AlN电子阻挡层162，生成该P型AlN电子阻挡层162时，首先设置MOCVD反应腔的温度约为1000℃，在反应腔压力为50Torr的条件下向MOCVD反应腔内通入TMAl、Cp2Mg、NH3和H2，形成厚度大于5nm的P型AlN电子阻挡层162，该P型AlN电子阻挡层162中包含Mg，Mg的掺杂浓度大于5E+16cm-3。当电子阻挡层160为P型AlN电子阻挡层162时，为了提高电子阻挡层160对电子的阻挡能力，在P型AlN电子阻挡层162与多量子阱有源层150之间插入第二BpAlqGa1-p-qN量子垒层156及第三AlxGa1-xN量子阱层155。
本实施例中先通过步骤511在与步骤50相同的条件下向MOCVD反应腔内通入TMAl、TMGa、NH3和H2，在多量子阱有源层150上形成第三AlxGa1-xN量子阱层155，并使其厚度大约为2.5nm，且Al的组分大约为27％。然后通过步骤522在与步骤511相同的条件下继续通入TMAl、NH3、H2以及Cp2Mg，在第三AlxGa1-xN量子阱层155上形成厚度约为13nm的第二BpAlqGa1-p-qN量子垒层156，由于P型AlN电子阻挡层162与P型BsAltGa1-s-tN电子阻挡层161的能带差异不同，为了实现P型AlN电子阻挡层162和与其相邻的量子垒层之间的晶格常数失配小于0.2％，本实施例中设置第二BpAlqGa1-p-qN量子垒层156中B的组分范围为9％-9.4％，Al的组分范围为20％-25％，如此，通过调整第二BpAlqGa1-p-qN量子垒层156中B的组分，即可使得P型AlN电子阻挡层162与第二BpAlqGa1-p-qN量子垒层156之间的晶格常数失配小于0.2％，从而使结晶质量较高的电子阻挡层160对电子起到较好的阻挡作用，使更多的载流子在多量子阱有源区复合发光，提高发光效率。
通过以上各实施例可知，本申请存在的有益效果是：
(1)本申请所提供的氮化铝系发光二极管结构及其制作方法，在多量子阱有源层的最后一个第一AlyGa1-yN量子垒层与P型AldGa1-dN过渡层之间插入电子阻挡层，并设置该电子阻挡层与第一AlyGa1-yN量子垒层以及P型AldGa1-dN过渡层之间的晶格常数失配均小于0.2％，使得结晶质量较高的电子阻挡层对电子起到较好的阻挡作用，抑制电子溢流，不仅能够降低电子和空穴在多量子阱有源区之外发生复合的机率，从而降低发光频谱中的杂波，而且能够提高电子和空穴在多量子阱有源区复合发光的机率，从而提高发光效率。
(2)本申请所提供的氮化铝系发光二极管结构及其制作方法，通过控制电子阻挡层与第一AlyGa1-yN量子垒层之间的晶格常数失配小于0.2％，还有利于降低对电子阻挡层的厚度条件的要求，使得电子阻挡层的厚度、组分及P型掺杂浓度的可调整范围较宽，对于提高结晶质量及产品的整体良率有其优点。
本领域内的技术人员应明白，本申请的实施例可提供为方法、装置、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (4)

1.一种氮化铝系发光二极管结构，其特征在于，包括：
衬底；
第一AlN层，所述第一AlN层位于所述衬底的一侧表面；
第二AlN层，所述第二AlN层位于所述第一AlN层远离所述衬底的一侧；
N型AlaGa1-aN欧姆接触层，所述N型AlaGa1-aN欧姆接触层位于所述第二AlN层远离所述第一AlN层的一侧；
AlxGa1-xN/ AlyGa1-yN多量子阱有源层，所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层位于所述N型AlaGa1-aN欧姆接触层远离所述第二AlN层的一侧；所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层包括多层第一AlxGa1-xN量子阱层和多层第一AlyGa1-yN量子垒层；
电子阻挡层，所述电子阻挡层位于所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层远离所述N型AlaGa1-aN欧姆接触层的一侧；
P型AldGa1-dN过渡层，所述P型AldGa1-dN过渡层位于所述电子阻挡层远离所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层的一侧；
P型GaN欧姆接触层，所述P型GaN欧姆接触层位于所述P型AldGa1-dN过渡层远离所述电子阻挡层的一侧；
所述电子阻挡层为P型BsAltGa1-s-tN电子阻挡层；还包括第二AlxGa1-xN量子阱层和第一BpAlqGa1-p-qN量子垒层；所述第二AlxGa1-xN量子阱层位于所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层和所述P型BsAltGa1-s-tN电子阻挡层之间；所述第一BpAlqGa1-p-qN量子垒层位于所述P型BsAltGa1-s-tN电子阻挡层与所述第二AlxGa1-xN量子阱层之间；所述P型BsAltGa1-s-tN电子阻挡层与所述第一BpAlqGa1-p-qN量子垒层相邻；所述第一BpAlqGa1-p-qN量子垒层与所述P型BsAltGa1-s-tN电子阻挡层的晶格常数失配小于0.2%；
或还包括第三AlxGa1-xN量子阱层和第二BpAlqGa1-p-qN量子垒层；所述电子阻挡层为P型AlN电子阻挡层，所述第三AlxGa1-xN量子阱层位于所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层和所述第二BpAlqGa1-p-qN量子垒层之间；所述第二BpAlqGa1-p-qN量子垒层位于所述P型AlN电子阻挡层与所述第三AlxGa1-xN量子阱层之间；所述P型AlN电子阻挡层与所述第二BpAlqGa1-p-qN量子垒层相邻；所述第二BpAlqGa1-p-qN量子垒层与所述P型AlN电子阻挡层的晶格常数失配小于0.2%；
所述P型BsAltGa1-s-tN电子阻挡层中B的组分范围为1%-3%，Al的组分范围为15%-35%；
所述第一BpAlqGa1-p-qN量子垒层中B的组分范围为1%-3%，Al的组分范围为15%-35%；
所述第二BpAlqGa1-p-qN量子垒层中B的组分范围为9%-9.4%，Al的组分范围为20%-25%。
2.根据权利要求1所述的氮化铝系发光二极管结构，其特征在于，
所述P型AldGa1-dN过渡层与所述电子阻挡层的晶格常数失配小于0.2%；
沿所述电子阻挡层指向所述P型AldGa1-dN过渡层的方向上，所述P型AldGa1-dN过渡层中的Al组分逐渐减少；其中，0<d<1。
3.根据权利要求1所述的氮化铝系发光二极管结构，其特征在于，
所述第一AlxGa1-xN量子阱层中Al的组分小于所述第一AlyGa1-yN量子垒层中Al的组分。
4.一种制作权利要求1-3中任一项所述的氮化铝系发光二极管结构的制作方法，其特征在于，利用有机金属化学气相沉积法形成，包括：
提供衬底；
通入TMAl和NH3，在衬底上形成第一AlN层；
通入TMAl和NH3，在所述第一AlN层远离所述衬底的一侧形成第二AlN层；
通入TMAl、TMGa、SiH4和NH3，在所述第二AlN层远离所述第一AlN层的一侧形成N型AlaGa1-aN欧姆接触层；其中，Si的掺杂浓度为1.5E+19 cm-3；
通入TMAl、TMGa、SiH4和NH3，形成第一AlyGa1-yN量子垒层；通入TMAl、TMGa和NH3，形成第一AlxGa1-xN量子阱层；交替堆叠所述第一AlyGa1-yN量子垒层和所述第一AlxGa1-xN量子阱层，交替周期为1-20个；在所述N型AlaGa1-aN欧姆接触层远离所述第二AlN层的一侧形成AlxGa1-xN/ AlyGa1-yN多量子阱有源层；
通入TMAl、TMGa和NH3，在所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层远离所述N型AlaGa1-aN欧姆接触层的一侧形成第二AlxGa1-xN量子阱层；接着通入TEB，在所述第二AlxGa1-xN量子阱层远离所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层的一侧形成不掺Si的第一BpAlqGa1-p-qN量子垒层；所述第一BpAlqGa1-p-qN量子垒层中B的组分范围为1%-3%，Al的组分范围为15%-35%；通入TMAl、TMGa、TEB、Cp2Mg和NH3，在所述第一BpAlqGa1-p-qN量子垒层远离所述N型AlaGa1-aN欧姆接触层的一侧形成P型BsAltGa1-s-tN电子阻挡层；所述P型BsAltGa1-s-tN电子阻挡层中B的组分范围为1%-3%，Al的组分范围为15%-35%；所述P型BsAltGa1-s-tN电子阻挡层与所述第一BpAlqGa1-p-qN量子垒层相邻； 所述第一BpAlqGa1-p-qN量子垒层与所述P型BsAltGa1-s-tN电子阻挡层的晶格常数失配小于0.2%；
或者通入TMAl、TMGa和NH3，在所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层远离所述N型AlaGa1-aN欧姆接触层的一侧形成第三AlxGa1-xN量子阱层；接着通入TEB，在所述第三AlxGa1-xN量子阱层远离所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层的一侧形成不掺Si的第二BpAlqGa1-p-qN量子垒层；所述第二BpAlqGa1-p-qN量子垒层中B的组分范围为9%-9.4%，Al的组分范围为20%-25%；通入TMAl、Cp2Mg和NH3，在所述第二BpAlqGa1-p-qN量子垒层远离所述N型AlaGa1-aN欧姆接触层的一侧形成P型AlN电子阻挡层；所述P型AlN电子阻挡层与所述第二BpAlqGa1-p-qN量子垒层相邻；所述第二BpAlqGa1-p-qN量子垒层与所述P型AlN电子阻挡层的晶格常数失配小于0.2%；
通入Cp2Mg、TMAl、TMGa和NH3，在所述电子阻挡层远离所述AlxGa1-xN/ AlyGa1-yN多量子阱有源层的一侧形成P型AldGa1-dN过渡层；
通入Cp2Mg、TMGa和NH3，在所述P型AldGa1-dN过渡层远离所述电子阻挡层的一侧形成P型GaN欧姆接触层。
CN202010278728.6A 2020-04-10 2020-04-10 氮化铝系发光二极管结构及其制作方法 Active CN111293198B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010278728.6A CN111293198B (zh) 2020-04-10 2020-04-10 氮化铝系发光二极管结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010278728.6A CN111293198B (zh) 2020-04-10 2020-04-10 氮化铝系发光二极管结构及其制作方法

Publications (2)

Publication Number Publication Date
CN111293198A CN111293198A (zh) 2020-06-16
CN111293198B true CN111293198B (zh) 2021-06-18

Family

ID=71028774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010278728.6A Active CN111293198B (zh) 2020-04-10 2020-04-10 氮化铝系发光二极管结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111293198B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366258B (zh) * 2020-09-29 2022-04-15 华灿光电（浙江）有限公司 紫外发光二极管外延片及其制造方法
CN112242464B (zh) * 2020-09-29 2022-01-28 苏州紫灿科技有限公司 一种具有空穴蓄积结构的深紫外led及其制备方法
CN113380934A (zh) * 2021-06-04 2021-09-10 江西新正耀光学研究院有限公司 发光二极管结构及其制作方法
CN118039760A (zh) * 2024-04-09 2024-05-14 江西兆驰半导体有限公司 一种深紫外led外延片及其制备方法、led芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216490A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd 半導体レ―ザ
CN103915534A (zh) * 2012-12-31 2014-07-09 比亚迪股份有限公司 一种led外延片及其形成方法
CN105070805A (zh) * 2015-08-17 2015-11-18 晶能光电（常州）有限公司 一种硅基氮化物紫外led外延结构及其实现方法
CN109786529A (zh) * 2018-12-28 2019-05-21 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN109920896A (zh) * 2019-01-23 2019-06-21 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN209045598U (zh) * 2018-11-21 2019-06-28 江西兆驰半导体有限公司 一种氮化镓基发光二极管外延结构
CN209515722U (zh) * 2018-11-21 2019-10-18 江西兆驰半导体有限公司 一种高亮度的紫外发光二极管外延结构
CN110611019A (zh) * 2019-08-26 2019-12-24 华南师范大学 一种基于非极性面AlN自支撑衬底的无应变AlInGaN深紫外LED外延结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216490A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd 半導体レ―ザ
CN103915534A (zh) * 2012-12-31 2014-07-09 比亚迪股份有限公司 一种led外延片及其形成方法
CN105070805A (zh) * 2015-08-17 2015-11-18 晶能光电（常州）有限公司 一种硅基氮化物紫外led外延结构及其实现方法
CN209045598U (zh) * 2018-11-21 2019-06-28 江西兆驰半导体有限公司 一种氮化镓基发光二极管外延结构
CN209515722U (zh) * 2018-11-21 2019-10-18 江西兆驰半导体有限公司 一种高亮度的紫外发光二极管外延结构
CN109786529A (zh) * 2018-12-28 2019-05-21 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN109920896A (zh) * 2019-01-23 2019-06-21 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN110611019A (zh) * 2019-08-26 2019-12-24 华南师范大学 一种基于非极性面AlN自支撑衬底的无应变AlInGaN深紫外LED外延结构

Also Published As

Publication number Publication date
CN111293198A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
CN111293198B (zh) 氮化铝系发光二极管结构及其制作方法
JP4966865B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5634368B2 (ja) 半導体装置
US8816322B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP5533744B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR101399250B1 (ko) 질소 화합물 반도체 발광 소자 및 그 제조 방법
US9755107B2 (en) Group III nitride semiconductor light-emitting device
US7456034B2 (en) Nitride semiconductor device and method for fabricating the same
CN110718612B (zh) 发光二极管外延片及其制造方法
TW201011952A (en) Group iii nitride based semiconductor light emitting element and epitaxial wafer
JP7295782B2 (ja) 紫外線ｌｅｄ及びその製造方法
JP2007134507A (ja) 半導体発光素子、および半導体発光素子を作製する方法
US10580936B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
CN111063772A (zh) 高光效紫外led外延结构
JPH11220169A (ja) 窒化ガリウム系化合物半導体素子及びその製造方法
CN111403568A (zh) 紫外led外延结构及其制备方法
KR101903361B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN110473940B (zh) 紫外led的外延结构
CN217641376U (zh) 一种led外延片及led芯片
CN111564538B (zh) 紫外发光二极管外延结构及其制备方法
JP2011187862A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN111129243B (zh) GaN基紫外LED外延结构
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法
KR100906972B1 (ko) 질화물계 발광소자
JP2015156408A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220824

Address after: Shiren Area, Economic and Technological Development Zone, Longnan County, Longnan City, Ganzhou City, Jiangxi Province 341700 (intersection of Dongsheng Road and Jinfeng North Road)

Patentee after: Jiangxi litkang Optical Co.,Ltd.

Address before: 341700 C-6, Shiren District, Longnan economic and Technological Development Zone, Ganzhou City, Jiangxi Province

Patentee before: JIANGXI XINZHENGYAO OPTICAL RESEARCH INSTITUTE Co.,Ltd.