CN116364819B - 发光二极管外延片及其制备方法、led - Google Patents

发光二极管外延片及其制备方法、led Download PDF

Info

Publication number
CN116364819B
CN116364819B CN202310627316.2A CN202310627316A CN116364819B CN 116364819 B CN116364819 B CN 116364819B CN 202310627316 A CN202310627316 A CN 202310627316A CN 116364819 B CN116364819 B CN 116364819B
Authority
CN
China
Prior art keywords
layer
gan
epitaxial wafer
emitting diode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310627316.2A
Other languages
English (en)
Other versions
CN116364819A (zh
Inventor
郑文杰
程龙
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310627316.2A priority Critical patent/CN116364819B/zh
Publication of CN116364819A publication Critical patent/CN116364819A/zh
Application granted granted Critical
Publication of CN116364819B publication Critical patent/CN116364819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种发光二极管外延片及其制备方法、LED,所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、多量子阱层、调控层、P型GaN层;所述调控层包括依次层叠在所述多量子阱层上的AlN层、AlaInbGa1‑a‑bN层、Y1‑cAlcN层、GaN/BN超晶格层。本发明提供的发光二极管外延片既能够调控势垒高度、晶格常数和空穴注入效率,有效提升发光二极管的光效。

Description

发光二极管外延片及其制备方法、LED
技术领域
本发明涉及光电技术领域,尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
近年来,以GaN为代表的III族氮化物半导体材料,以其优越的光电特性,成为全世界研究的热点。GaN基高亮度LED中N型GaN的生长、量子阱结构的设计、P型GaN载流子浓度的高低对其光电性能有着重要影响。外延生长的P型GaN通常表现出高阻特性,其中的载流子浓度较低,不利于金属与P型GaN之间形成欧姆接触,因此限制了GaN的应用。
由于GaN基材料固有的极化效应,产生的斯塔克效应会导致多量子阱中能带弯曲,减少了波函数的重合,从而减少了空穴与电子的有效复合效率,同时随着Al组分增加势垒高度增加带来晶格失配增大和晶格缺陷增加,而且由于电子阻挡层在一方面阻挡了量子阱中电子溢流,但另一方面也减少了来自P型GaN层中空穴的注入效率,进一步的减少了发光效率。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片,其调控层能够调控势垒高度、晶格常数和空穴注入效率,有效提升发光二极管的光效。
本发明所要解决的技术问题还在于,提供一种发光二极管外延片的制备方法,其工艺简单,能够稳定制得发光效率良好的发光二极管外延片。
为了解决上述技术问题,本发明提供了一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、多量子阱层、调控层、P型GaN层;
所述调控层包括依次层叠在所述多量子阱层上的AlN层、AlaInbGa1-a-bN层、Y1-cAlcN层、GaN/BN超晶格层,其中,0<c<a<1,0<b<1。
在一种实施方式中,所述AlN层、AlaInbGa1-a-bN层与Y1-cAlcN层中Al组分含量依次逐渐递减,所述AlN层的Al组分含量>所述AlaInbGa1-a-bN层的Al组分含量>所述Y1-cAlcN层的Al组分含量。
优选地,所述AlN层、AlaInbGa1-a-bN层与Y1-cAlcN层中Al组分含量依次递减的幅度为0.01~0.1。
在一种实施方式中,所述AlaInbGa1-a-bN层中,Al组分含量沿生长方向依次递减;
所述Y1-cAlcN层中,Al组分含量沿生长方向依次递增。
优选地,所述AlaInbGa1-a-bN层中,Al组分含量沿生长方向依次递减的幅度为0.001~0.004;
所述Y1-cAlcN层中,Al组分含量沿生长方向依次递增的幅度为0.001~0.004。
在一种实施方式中,所述AlN层的厚度为4nm~10nm;
所述AlaInbGa1-a-bN层的厚度为3nm~10nm;
所述Y1-cAlcN层的厚度为10nm~20nm。
在一种实施方式中,所述GaN/BN超晶格层包括交替层叠的Ga极性GaN层和BN层,交替层叠的周期数为3~6。
优选地,所述GaN/BN超晶格层的厚度为10nm~100nm
所述Ga极性GaN层与所述BN层的厚度比为(1~2):(1~2)。
为解决上述问题,本发明还提供了一种发光二极管外延片的制备方法,包括以下步骤:
S1、准备衬底;
S2、在所述衬底上依次沉积缓冲层、N型GaN层、多量子阱层、调控层、P型GaN层;
所述调控层包括依次层叠在所述多量子阱层上的AlN层、AlaInbGa1-a-bN层、Y1-cAlcN层、GaN/BN超晶格层,其中,0<c<a<1,0<b<1。
相应地,本发明还提供了一种LED,所述LED包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明提供的发光二极管外延片,其在多量子阱层和P型GaN层之间插入了具有特定结构的调控层,所述调控层包括AlN层、AlaInbGa1-a-bN层、Y1-cAlcN层、GaN/BN超晶格层。
其中,AlN层能够形成一个较高的势垒能级,阻挡电子的迁移和保证势垒调配层较优晶体质量,保证晶格间的适配应力所产生的应力场较小,从而提高空穴的有效注入;同时避免了在与多量子阱层的相邻界面引入的氧杂质及其在同质外延界面形成漏电通道,从而增加了器件的击穿电压。
所述AlaInbGa1-a-bN层能够降低漏电通道,减少droop效应,同时减少空穴注入所需要的能量,增加空穴注入,减少工作电压。
所述Y1-cAlcN层能够制造电子陷阱,阻挡电子溢流,通过改变Y组分来调控晶格常数、禁带宽度等,为异质结材料结构设计增加灵活度,同时Y1-cAlcN层具有强的极化效应,可以产生二维空穴气,提高空穴注入效率。
所述GaN/BN超晶格层能够避免在所述Y1-cAlcN层表面引入表面态,有助于提高载流子浓度,提高了晶格质量,并通过多层循环的结构,不断扭曲界面的应力,减少了缺陷,从而提高外延片的光电性能。
在上述四个子层的共同作用下,实现了调控势垒高度、晶格常数和空穴注入效率,有效提升发光二极管的光效。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图;
图2为本发明提供的发光二极管外延片的制备方法的流程图;
图3为本发明提供的发光二极管外延片的制备方法的步骤S2的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处,本文中使用的术语或短语具有以下含义:
本发明中,“优选”仅为描述效果更好的实施方式或实施例,应当理解,并不构成对本发明保护范围的限制。
本发明中,以开放式描述的技术特征中,包括所列举特征组成的封闭式技术方案,也包括包含所列举特征的开放式技术方案。
本发明中,涉及到数值区间,如无特别说明,则包括数值区间的两个端点。
为解决上述问题,本发明提供了一种发光二极管外延片,如图1所示,包括衬底1及依次层叠于所述衬底1上的缓冲层2、N型GaN层3、多量子阱层4、调控层5、P型GaN层6;
所述调控层5包括依次层叠在所述多量子阱层4上的AlN层51、AlaInbGa1-a-bN层52、Y1-cAlcN层53、GaN/BN超晶格层54,其中,0<c<a<1,0<b<1。
在一种实施方式中,所述AlN层51、AlaInbGa1-a-bN层52与Y1-cAlcN层53中Al组分含量依次逐渐递减,所述AlN层51的Al组分含量>所述AlaInbGa1-a-bN层52的Al组分含量>所述Y1-cAlcN层53的Al组分含量。优选地,所述AlN层51、AlaInbGa1-a-bN层52与Y1-cAlcN层53中Al组分含量依次递减的幅度为0.01~0.1。这里的递减的幅度是指所述AlN层51中的Al组分含量较所述AlaInbGa1-a-bN层52中的Al组分含量高0.01~0.1,所述AlaInbGa1-a-bN层52中的Al组分含量较所述Y1-cAlcN层53中的Al组分含量高0.01~0.1。更佳地,所述AlN层51、AlaInbGa1-a-bN层52与Y1-cAlcN层53中Al组分含量依次递减的幅度为0.02~0.07。最佳地,所述AlN层51、AlaInbGa1-a-bN层52与Y1-cAlcN层53中Al组分含量依次递减的幅度为0.05。所述AlN层51、AlaInbGa1-a-bN层52与Y1-cAlcN层53中Al组分含量依次逐渐递减,能够使得沿生长方向势垒高度逐渐降低,减少对空穴注入的阻挡,提高注入效率。
进一步地,在一种实施方式中,所述AlaInbGa1-a-bN层52中,Al组分含量沿生长方向依次递减;所述Y1-cAlcN层53中,Al组分含量沿生长方向依次递增。优选地,所述AlaInbGa1-a- bN层52中,Al组分含量沿生长方向依次递减的幅度为0.001~0.004;所述Y1-cAlcN层53中,Al组分含量沿生长方向依次递增的幅度为0.001~0.004。更佳地,所述AlaInbGa1-a-bN层52中,Al组分含量沿生长方向依次递减的幅度为0.002~0.003;所述Y1-cAlcN层53中,Al组分含量沿生长方向依次递增的幅度为0.002~0.003。需要说明的是,Al组分在所述AlaInbGa1-a-bN层52中沿生长方向依次递减,这样能够使得势垒高度也在梯度性递减,从而减少电子溢流,降低了漏电通道,减少了droop效应,同时减少了空穴注入所需要的能量,增加了空穴注入,减少了工作电压。所述Y1-cAlcN层53的Al组分梯度递增,势垒高度逐级递高,制造电子陷阱,阻挡电子溢流,并且会引起所述Y1-cAlcN层53中的Y组分含量变化,并以此调控晶格常数、禁带宽度等,为异质结材料结构设计增加灵活度。
在一种实施方式中,所述AlN层51的厚度为4nm~10nm;所述AlN层51的示例性厚度为5nm、6nm、7nm、8nm、9nm,但不限于此;所述AlaInbGa1-a-bN层52的厚度为3nm~10nm;所述AlaInbGa1-a-bN层52的示例性厚度为4nm、5nm、6nm、7nm、8nm、9nm,但不限于此;所述Y1-cAlcN层53的厚度为10nm~20nm;所述Y1-cAlcN层53的示例性厚度为11nm、12nm、13nm、14nm、15nm、16nm、17nm、18nm、19nm,但不限于此。
在一种实施方式中,所述GaN/BN超晶格层54包括交替层叠的Ga极性GaN层和BN层,交替层叠的周期数为3~6,示例性的周期数为4、5,但不限于此;所述GaN/BN超晶格层54的厚度为10nm~100nm,示例性的所述GaN/BN超晶格层54的厚度为20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm,但不限于此;所述Ga极性GaN层与所述BN层的厚度比为(1~2):(1~2);优选地,所述Ga极性GaN层与所述BN层的厚度比为1:1。
本发明提出的所述发光二极管外延片,其在多量子阱层和P型GaN层之间插入了具有特定结构的调控层。所述调控层的四个子层的具体结构如上所述,其中,所述AlN层能够形成一个较高的势垒能级,阻挡电子的迁移和保证势垒调配层较优晶体质量,也同时保证晶格间的适配应力所产生的应力场较小,从而提高空穴的有效注入;同时避免了在与多量子阱层相邻界面,即厚膜氮化镓表面,引入氧杂质及其在同质外延界面形成漏电通道,从而增加了器件的击穿电压。所述AlaInbGa1-a-bN层能够降低漏电通道,减少droop效应,同时减少空穴注入所需要的能量,增加空穴注入,减少工作电压。所述Y1-cAlcN层具有强的极化效应,可以产生二维空穴气,提高空穴注入效率。所述GaN/BN超晶格层能够避免在所述Y1- cAlcN层表面引入表面态,有助于提高载流子浓度,提高了晶格质量,并通过多层循环的结构,不断扭曲界面的应力,减少了缺陷,从而提高外延片的光电性能。在上述四个子层的共同作用下,实现了调控势垒高度、晶格常数和空穴注入效率,有效提升发光二极管的光效。
相应地,本发明提供了一种发光二极管外延片的制备方法,如图2所示,包括以下步骤:
S1、准备衬底1;
在一种实施方式中,所述衬底底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种;优选地,选用蓝宝石衬底。蓝宝石是目前最常用的衬底材料,蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理,高温下有很好的稳定性。
S2、在所述衬底1上依次沉积缓冲层2、N型GaN层3、多量子阱层4、调控层5、P型GaN层6;
如图3所示,步骤S2包括以下步骤:
S21、在衬底1上沉积缓冲层2。
在一种实施方式中,将所述衬底在PVD系统中,通入NH3作为N源,TMAl作为Al源,在衬底上生长AlN缓冲层。采用AlN缓冲层提供了与衬底取向相同的成核中心,释放了GaN和衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,进一步的生长提供了平整的成核表面。
S22、在缓冲层2上沉积N型GaN层3。
在一种实施方式中,N型GaN层的生长温度为1000℃~1150℃,生长压力为100torr~600torr,厚度为2μm~3μm,Si掺杂浓度为1×1018atoms/cm3~1×1019atoms/cm3
S23、在N型GaN层3上沉积多量子阱层4。
在一种实施方式中,所述多量子阱层包括多个交替层叠的InGaN量子阱层和GaN量子垒层。首先,生长InGaN量子阱层,控制反应室温度为780℃~825℃,生长压力为50torr~300torr,通N源、In源、Ga源,生长获得InGaN层;随后关闭In源,控制温度至780℃~820℃,生长压力为50torr~300torr,继续生长获得GaN量子垒层。InGaN量子阱层和GaN量子垒层交替生长获得多量子阱层。
S24、在多量子阱层4上沉积调控层5。
在一种实施方式中,所述AlN层、AlaInbGa1-a-bN层、Y1-cAlcN层和GaN/BN超晶格层的生长温度为750℃~1100℃,反应腔压力为100torr~600torr,生长气氛为H2
优选地,控制生长温度为750℃~1100℃,反应腔压力为100torr~600torr,生长气氛为H2,通入Al源和N源,完成AlN层沉积。
优选地,控制生长温度为750℃~1100℃,反应腔压力为100torr~600torr,生长气氛为H2,通入Al源、In源、Ga和N源,完成AlaInbGa1-a-bN层沉积。
优选地,控制生长温度为750℃~1100℃,反应腔压力为100torr~600torr,生长气氛为H2,通入Al源、Y源和N源,完成Y1-cAlcN层沉积。更佳地,Y源为三(环戊二烯)化钇。
优选地,控制生长温度为950℃~1080℃,反应腔压力为100torr~600torr,生长气氛为H2,通入Ga源和N源,完成Ga极性GaN层沉积,再通入B源和N源,完成BN层沉积,交替沉积Ga极性GaN层和BN层,完成GaN/BN超晶格层沉积。
S25、在调控层5上沉积P型GaN层6。
在一种实施方式中,控制反应腔温度在900℃~1000℃,压力为200torr~300torr,通入N源、Ga源和Mg源,生长P型GaN层;P型GaN层的厚度为15nm~30nm。
在一种实施方式中,步骤S2还包括在P型GaN层上沉积P型接触层。优选地,P型接触层为重掺Mg的GaN层,厚度为1nm~6nm,生长温度为800℃~950℃。
相应地,本发明还提供了一种LED,所述LED包括上述的发光二极管外延片。所述LED的光电效率得到有效提升,且其他项电学性能良好。
下面以具体实施例进一步说明本发明:
实施例1
本实施例提供一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、多量子阱层、调控层、P型GaN层;
所述调控层包括依次层叠在所述多量子阱层上的AlN层、AlaInbGa1-a-bN层、Y1-cAlcN层、GaN/BN超晶格层,其中,0<c<a<1,b为0.5。
所述AlN层、AlaInbGa1-a-bN层与Y1-cAlcN层中Al组分含量依次逐渐递减,递减的幅度为0.02。
所述AlaInbGa1-a-bN层中,Al组分含量沿生长方向依次递减,递减幅度为0.002;
所述Y1-cAlcN层中,Al组分含量沿生长方向依次递增,递增幅度为0.002。
所述AlN层的厚度为5nm;所述AlaInbGa1-a-bN层的厚度为6nm;所述Y1-cAlcN层的厚度为10nm;所述GaN/BN超晶格层的厚度为50nm。
实施例2
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述Y1-cAlcN层的厚度为15nm。其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述GaN/BN超晶格层的厚度为60nm。其余均与实施例1相同。
实施例4
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述Y1-cAlcN层的厚度为15nm,所述GaN/BN超晶格层的厚度为60nm。其余均与实施例1相同。
实施例5
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述GaN/BN超晶格层的厚度为70nm。其余均与实施例1相同。
实施例6
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述Y1-cAlcN层的厚度为15nm,所述GaN/BN超晶格层的厚度为70nm。其余均与实施例1相同。
对比例1
本对比例与实施例1不同之处在于:不设有调控层,而是设有厚度为150nm的电子阻挡层,所述电子阻挡层为P型Al0.15Ga0.85N。其余皆与实施例1相同。
对比例2
本对比例与实施例1不同之处在于:所述调控层中的所述AlN层、AlaInbGa1-a-bN层和Y1-cAlcN层中的Al组分含量保持不变,各处相同。其余均与实施例1相同。
对比例3
本对比例与实施例1不同之处在于:所述调控层包括依次层叠在所述多量子阱层上的AlaInbGa1-a-bN层、Y1-cAlcN层、GaN/BN超晶格层,不包括AlN层。其余皆与实施例1相同。
对比例4
本对比例与实施例1不同之处在于:所述调控层包括依次层叠在所述多量子阱层上的AlN层、Y1-cAlcN层、GaN/BN超晶格层,不包括AlaInbGa1-a-bN层。其余皆与实施例1相同。
对比例5
本对比例与实施例1不同之处在于:所述调控层包括依次层叠在所述多量子阱层上的AlN层、AlaInbGa1-a-bN层、GaN/BN超晶格层,不包括Y1-cAlcN层。其余皆与实施例1相同。
对比例6
本对比例与实施例1不同之处在于:所述调控层包括依次层叠在所述多量子阱层上的AlN层、AlaInbGa1-a-bN层、Y1-cAlcN层,不包括GaN/BN超晶格层。其余皆与实施例1相同。
以实施例1~实施例6和对比例1~对比例6制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试芯片的光电性能,并以对比例1为基准,计算各实施例和对比例相较于对比例1的光效提升率。具体测试结果如表1所示。
表1实施例1~实施例6和对比例1~对比例6制得LED的性能测试结果
由上述结果可知,本发明提供的发光二极管外延片,其在多量子阱层和P型GaN层之间插入了具有特定结构的调控层,所述调控层包括AlN层、AlaInbGa1-a-bN层、Y1-cAlcN层、GaN/BN超晶格层。
其中,AlN层能够形成一个较高的势垒能级,阻挡电子的迁移和保证势垒调配层较优晶体质量,保证晶格间的适配应力所产生的应力场较小,从而提高空穴的有效注入;同时避免了在与多量子阱层的相邻界面引入的氧杂质及其在同质外延界面形成漏电通道,从而增加了器件的击穿电压。
所述AlaInbGa1-a-bN层能够降低漏电通道,减少droop效应,同时减少空穴注入所需要的能量,增加空穴注入,减少工作电压。
所述Y1-cAlcN层能够制造电子陷阱,阻挡电子溢流,通过改变Y组分来调控晶格常数、禁带宽度等,为异质结材料结构设计增加灵活度,同时Y1-cAlcN层具有强的极化效应,可以产生二维空穴气,提高空穴注入效率。
所述GaN/BN超晶格层能够避免在所述Y1-cAlcN层表面引入表面态,有助于提高载流子浓度,提高了晶格质量,并通过多层循环的结构,不断扭曲界面的应力,减少了缺陷,从而提高外延片的光电性能。
在上述四个子层的共同作用下,实现了调控势垒高度、晶格常数和空穴注入效率,有效提升发光二极管的光效。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (6)

1.一种发光二极管外延片,其特征在于,包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、多量子阱层、调控层、P型GaN层;
所述调控层包括依次层叠在所述多量子阱层上的AlN层、AlaInbGa1-a-bN层、Y1-cAlcN层、GaN/BN超晶格层,其中,0<c<a<1,0<b<1;
所述AlN层、AlaInbGa1-a-bN层与Y1-cAlcN层中Al组分含量依次逐渐递减,所述AlN层的Al组分含量>所述AlaInbGa1-a-bN层的Al组分含量>所述Y1-cAlcN层的Al组分含量;
所述AlaInbGa1-a-bN层中,Al组分含量沿生长方向依次递减;
所述Y1-cAlcN层中,Al组分含量沿生长方向依次递增;
所述GaN/BN超晶格层包括交替层叠的Ga极性GaN层和BN层,交替层叠的周期数为3~6。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述AlN层、AlaInbGa1-a-bN层与Y1-cAlcN层中Al组分含量依次递减的幅度为0.01~0.1。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述AlN层的厚度为4nm~10nm;
所述AlaInbGa1-a-bN层的厚度为3nm~10nm;
所述Y1-cAlcN层的厚度为10nm~20nm。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述GaN/BN超晶格层的厚度为10nm~100nm;
所述Ga极性GaN层与所述BN层的厚度比为(1~2):(1~2)。
5.一种如权利要求1~4任一项所述的发光二极管外延片的制备方法,其特征在于,包括以下步骤:
S1、准备衬底;
S2、在所述衬底上依次沉积缓冲层、N型GaN层、多量子阱层、调控层、P型GaN层;
所述调控层包括依次层叠在所述多量子阱层上的AlN层、AlaInbGa1-a-bN层、Y1-cAlcN层、GaN/BN超晶格层,其中,0<c<a<1,0<b<1。
6.一种LED,其特征在于,所述LED包括如权利要求1~4任一项所述的发光二极管外延片。
CN202310627316.2A 2023-05-31 2023-05-31 发光二极管外延片及其制备方法、led Active CN116364819B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310627316.2A CN116364819B (zh) 2023-05-31 2023-05-31 发光二极管外延片及其制备方法、led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310627316.2A CN116364819B (zh) 2023-05-31 2023-05-31 发光二极管外延片及其制备方法、led

Publications (2)

Publication Number Publication Date
CN116364819A CN116364819A (zh) 2023-06-30
CN116364819B true CN116364819B (zh) 2023-12-15

Family

ID=86923587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310627316.2A Active CN116364819B (zh) 2023-05-31 2023-05-31 发光二极管外延片及其制备方法、led

Country Status (1)

Country Link
CN (1) CN116364819B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581217B (zh) * 2023-07-13 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201627544A (zh) * 2013-12-18 2016-08-01 Ngk Insulators Ltd 獨立式氮化鎵基板、發光元件及此等之製造方法
CN107180896A (zh) * 2017-04-27 2017-09-19 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN108550675A (zh) * 2018-05-23 2018-09-18 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
CN108847435A (zh) * 2018-04-27 2018-11-20 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN109411576A (zh) * 2018-11-27 2019-03-01 西安电子科技大学 基于h-BN/p-AlGaN超晶格的高效深紫外发光二极管
CN109786527A (zh) * 2018-12-28 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109786529A (zh) * 2018-12-28 2019-05-21 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN110364598A (zh) * 2019-06-20 2019-10-22 华灿光电(苏州)有限公司 发光二极管外延片及其制作方法
CN110600591A (zh) * 2019-08-21 2019-12-20 苏州紫灿科技有限公司 具有啁啾超晶格最终势垒结构的深紫外led及制备方法
CN112366261A (zh) * 2020-09-25 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN115036310A (zh) * 2022-06-22 2022-09-09 西安电子科技大学 基于GaN/YAlN/GaN异质结的CMOS器件及其制造方法
CN115064620A (zh) * 2022-06-22 2022-09-16 西安电子科技大学 阶梯组分YAlN/AlGaN超晶格p型层的高效深紫外发光二极管及制备方法
CN115360277A (zh) * 2022-10-21 2022-11-18 江西兆驰半导体有限公司 一种深紫外发光二极管外延片、制备方法及led
CN218069879U (zh) * 2022-05-17 2022-12-16 江西兆驰半导体有限公司 一种发光二极管外延片及发光二极管
CN115863501A (zh) * 2023-02-27 2023-03-28 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116031277A (zh) * 2022-02-15 2023-04-28 北京大学 一种氮化物全彩微型发光二极管显示芯片及其制备方法
CN116130567A (zh) * 2023-04-13 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116154059A (zh) * 2023-04-04 2023-05-23 江西兆驰半导体有限公司 氮化镓发光二极管外延结构、led及其制备方法
CN116190519A (zh) * 2023-04-27 2023-05-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227772B1 (ko) * 2014-08-19 2021-03-16 삼성전자주식회사 반도체 발광소자

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201627544A (zh) * 2013-12-18 2016-08-01 Ngk Insulators Ltd 獨立式氮化鎵基板、發光元件及此等之製造方法
CN107180896A (zh) * 2017-04-27 2017-09-19 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN108847435A (zh) * 2018-04-27 2018-11-20 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN108550675A (zh) * 2018-05-23 2018-09-18 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
CN109411576A (zh) * 2018-11-27 2019-03-01 西安电子科技大学 基于h-BN/p-AlGaN超晶格的高效深紫外发光二极管
CN109786527A (zh) * 2018-12-28 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109786529A (zh) * 2018-12-28 2019-05-21 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN110364598A (zh) * 2019-06-20 2019-10-22 华灿光电(苏州)有限公司 发光二极管外延片及其制作方法
CN110600591A (zh) * 2019-08-21 2019-12-20 苏州紫灿科技有限公司 具有啁啾超晶格最终势垒结构的深紫外led及制备方法
CN112366261A (zh) * 2020-09-25 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN116031277A (zh) * 2022-02-15 2023-04-28 北京大学 一种氮化物全彩微型发光二极管显示芯片及其制备方法
CN218069879U (zh) * 2022-05-17 2022-12-16 江西兆驰半导体有限公司 一种发光二极管外延片及发光二极管
CN115036310A (zh) * 2022-06-22 2022-09-09 西安电子科技大学 基于GaN/YAlN/GaN异质结的CMOS器件及其制造方法
CN115064620A (zh) * 2022-06-22 2022-09-16 西安电子科技大学 阶梯组分YAlN/AlGaN超晶格p型层的高效深紫外发光二极管及制备方法
CN115360277A (zh) * 2022-10-21 2022-11-18 江西兆驰半导体有限公司 一种深紫外发光二极管外延片、制备方法及led
CN115863501A (zh) * 2023-02-27 2023-03-28 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116154059A (zh) * 2023-04-04 2023-05-23 江西兆驰半导体有限公司 氮化镓发光二极管外延结构、led及其制备方法
CN116130567A (zh) * 2023-04-13 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116190519A (zh) * 2023-04-27 2023-05-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Also Published As

Publication number Publication date
CN116364819A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
CN115050870B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN115224171B (zh) 高光效发光二极管外延片及其制备方法、发光二极管
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN116364819B (zh) 发光二极管外延片及其制备方法、led
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117133841B (zh) InGaN基绿光发光二极管外延片及其制备方法、LED
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN117153964A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN116864587A (zh) 氮化镓发光二极管外延结构、led及其制备方法
CN116845164A (zh) 发光二极管外延片及其制备方法、led
CN116779736A (zh) 发光二极管外延片及其制备方法、led
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116885066B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116978991B (zh) 发光二极管外延片及其制备方法、led
CN116344691B (zh) 发光二极管外延片及其制备方法、led
CN117832348B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117423787B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant