CN107180896A - 一种发光二极管的外延片及其制备方法 - Google Patents

一种发光二极管的外延片及其制备方法 Download PDF

Info

Publication number
CN107180896A
CN107180896A CN201710289157.4A CN201710289157A CN107180896A CN 107180896 A CN107180896 A CN 107180896A CN 201710289157 A CN201710289157 A CN 201710289157A CN 107180896 A CN107180896 A CN 107180896A
Authority
CN
China
Prior art keywords
type
layers
layer
epitaxial wafer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710289157.4A
Other languages
English (en)
Other versions
CN107180896B (zh
Inventor
张宇
马欢
肖云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201710289157.4A priority Critical patent/CN107180896B/zh
Publication of CN107180896A publication Critical patent/CN107180896A/zh
Application granted granted Critical
Publication of CN107180896B publication Critical patent/CN107180896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管的外延片及其制备方法,属于光电子技术领域。该外延片包括衬底、缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层,电子阻挡层包括交替层叠设置的p型SiaInbGa1‑a‑bN层和p型SixAlyGa1‑x‑yN层,p型SixAlyGa1‑x‑yN层中的Al可以使p型SixAlyGa1‑x‑yN层具有较高的势垒,起到阻挡电子的作用,p型SiaInbGa1‑a‑bN层和p型SixAlyGa1‑x‑yN层中的Si和In可以降低Mg的激活能,提高Mg的激活效率,降低电子阻挡层对空穴的阻挡能力,提高空穴的迁移率,增加进入发光层中的空穴数量,从而提高发光效率。

Description

一种发光二极管的外延片及其制备方法
技术领域
本发明涉及光电子技术领域,特别涉及一种发光二极管的外延片及其制备方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)作为光电子产业中极具影响力的新产品,具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点,广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。LED的核心结构是外延片,外延片的制作对LED的光电特性有着较大的影响。
外延片通常包括依次层叠设置在衬底上的缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层。电子阻挡层可以起到阻挡电子的作用,避免电子在发光层之外与空穴复合。
现有的电子阻挡层通常是p型AlGaN层,p型AlGaN层中掺杂有Mg,在p型AlGaN层中Al的组分比较高,而p型AlGaN层中Mg的激活能较大,且还会随着Al组分的增加而增大,这会导致Mg的激活效率很低,而且p型AlGaN层的价带低,对空穴具有较强的阻挡作用,会降低p型AlGaN层中的空穴迁移率,从而降低了进入到发光层中的空穴数量,导致发光效率的降低。
发明内容
为了解决由于电子阻挡层中空穴迁移率低导致的发光效率降低的问题,本发明实施例提供了一种发光二极管的外延片及其制备方法。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管的外延片,所述外延片包括衬底和依次层叠设置在所述衬底上的缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层,所述电子阻挡层包括交替层叠设置的p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层,所述p型SiaInbGa1-a-bN层的层数N1和所述p型SixAlyGa1-x-yN层的层数N2相同,且N1≥1,N2≥1,其中,a>0,b>0,a+b<1,x>0,y>0,x+y<1。
优选地,5≤N1=N2≤10。
进一步地,所述p型SiaInbGa1-a-bN层的厚度为5~10nm。
优选地,所述p型SixAlyGa1-x-yN层的厚度为5~10nm。
优选地,所述电子阻挡层的厚度为50~100nm。
另一方面,本发明实施例还提供了一种发光二极管的外延片的制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上生长依次生长缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层,所述电子阻挡层包括交替层叠设置的p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层,所述p型SiaInbGa1-a-bN层的层数N1和所述p型SixAlyGa1-x-yN层的层数N2相同,且N1≥1,N2≥1。
进一步地,所述p型SiaInbGa1-a-bN层的生长温度为900℃~950℃。
优选地,所述p型SixAlyGa1-x-yN层的生长温度为900℃~950℃。
可选地,所述p型SiaInbGa1-a-bN层的生长压力为200~400mbar。
可选地,所述p型SixAlyGa1-x-yN层的生长压力为200~400mbar。
本发明实施例提供的技术方案带来的有益效果是:通过将外延片设置为包括缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层的形式,其中电子阻挡层包括交替层叠设置的p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层,p型SixAlyGa1-x-yN层中的Al可以使p型SixAlyGa1-x-yN层具有较高的势垒,起到阻挡电子的作用,p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层中的Si和In可以降低材料的禁带宽度,从而可以降低Mg的激活能,提高Mg的激活效率,从而降低了电子阻挡层对空穴的阻挡能力,提高了空穴的迁移率,增加了进入发光层中的空穴数量,从而提高了发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图;
图2是本发明实施例提供的一种电子阻挡层的结构示意图;
图3是本发明实施例提供的一种发光二极管的外延片的制备方法的流程图;
图4是本发明实施例提供的另一种发光二极管的外延片的制备方法的流程图;
图5~图10是本发明实施例提供的发光二极管的外延片制作过程中的结构示意图;
图11是一种现有的LED的结构示意图;
图12是一种采用本发明实施例中的外延片制备的LED的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图。如图1所示,外延片包括衬底10和依次层叠在衬底10上的缓冲层20、u型GaN层30、n型GaN层40、发光层50、电子阻挡层70和p型GaN层80。
图2是本发明实施例提供的一种电子阻挡层的结构示意图。如图2所示,电子阻挡层70包括交替层叠设置的多层p型SiaInbGa1-a-bN层71和多层p型SixAlyGa1-x-yN层72,且p型SiaInbGa1-a-bN层71的层数N1和p型SixAlyGa1-x-yN层72的层数N2相同。其中,a>0,b>0,a+b<1,x>0,y>0,x+y<1。
在本实施例中,多层p型SiaInbGa1-a-bN层71和多层p型SixAlyGa1-x-yN层72交替层叠设置以构成,SiaInbGa1-a-bN/SixAlyGa1-x-yN超晶格结构,在其他实施例中,也可以只设置有一层p型SiaInbGa1-a-bN层71和一层p型SixAlyGa1-x-yN层72,具体地,N1≥1,N2≥1。
本发明实施例通过将外延片设置为包括缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层的形式,其中电子阻挡层包括交替层叠设置的p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层,p型SixAlyGa1-x-yN层中的Al可以使p型SixAlyGa1-x-yN层具有较高的势垒,起到阻挡电子的作用,p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层中的Si和In可以降低材料的禁带宽度,从而可以降低Mg的激活能,提高Mg的激活效率,从而降低了电子阻挡层对空穴的阻挡能力,提高了空穴的迁移率,增加了进入发光层中的空穴数量,从而提高了发光效率。
实现时,衬底10可以为蓝宝石衬底。
优选地,5≤N1=N2≤10,即p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72交替层叠的周期数为5~10,若周期数太多,会使制作过程过于复杂,增大制作难度,导致生产成本增加,若周期数太少,则电子阻挡层70阻挡电子的能力和空穴迁移率都会降低。
需要说明的是,图2中仅示出了电子阻挡层70中的2个周期的结构,并不用以限制p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72交替层叠的周期数。
可选地,p型SiaInbGa1-a-bN层71的厚度可以为5~10nm。优选为8nm。若p型SiaInbGa1-a-bN层71的厚度过大,会增厚外延片的总厚度,同时也会增加p型SiaInbGa1-a-bN层71对光线的吸收量,若p型SiaInbGa1-a-bN层71的厚度过小,则会降低空穴的迁移率。
可选地,p型SixAlyGa1-x-yN层72的厚度可以为5~10nm。优选为8nm。若p型SixAlyGa1-x-yN层72的厚度过大,会增厚外延片的总厚度,同时也会增加p型SixAlyGa1-x-yN层72对光线的吸收量,若p型SixAlyGa1-x-yN层72的厚度过小,则会降低对电子的阻挡能力。
优选地,电子阻挡层70的厚度可以为50~100nm。优选为80nm。若电子阻挡层70的厚度过大,会增厚外延片的总厚度,同时也会增加电子阻挡层70对光线的吸收量,若电子阻挡层70的厚度过小,则会降低对电子的阻挡能力,同时也会降低空穴的迁移率。
在本发明的一种实现方式中,缓冲层20可以是GaN缓冲层。
可选地,发光层50包括交替层叠设置的InmGa(1-m)N层和GaN层,其中0.2<m<0.25。
图3是本发明实施例提供的一种发光二极管的外延片的制备方法的流程图,如图3所示,该制备方法包括:
S11:提供一衬底。
S12:在衬底上生长依次生长缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层。
其中,电子阻挡层包括交替层叠设置的p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层,p型SiaInbGa1-a-bN层的层数N1和p型SixAlyGa1-x-yN层的层数N2相同,且N1≥1,N2≥1,其中,a>0,b>0,a+b<1,x>0,y>0,x+y<1。。
本发明实施例通过将外延片设置为包括缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层的形式,其中电子阻挡层包括交替层叠设置的p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层,p型SixAlyGa1-x-yN层中的Al可以使p型SixAlyGa1-x-yN层具有较高的势垒,起到阻挡电子的作用,p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层中的Si和In可以降低材料的禁带宽度,从而可以降低Mg的激活能,提高Mg的激活效率,从而降低了电子阻挡层对空穴的阻挡能力,提高了空穴的迁移率,增加了进入发光层中的空穴数量,从而提高了发光效率。
图4是本发明实施例提供的另一种发光二极管的外延片的制备方法的流程图,下面结合附图5~10对图4提供的制备方法进行详细说明:
S21:提供一衬底。
实现时,该衬底可以是蓝宝石衬底,蓝宝石衬底是一种常见的衬底,制备工艺较为成熟。
在步骤S21中,可以对蓝宝石衬底进行预处理,将蓝宝石衬底置于反应腔中,对蓝宝石衬底进行退火处理8~10分钟。
具体地,退火温度可以为1000~1100℃,退火压力可以为100~300mbar,进行退火处理时,向反应腔内以100L/min~130L/min的速度通入H2,以在氢气气氛下进行退火处理。
S22:在衬底上外延生长缓冲层。
如图5所示,在衬底10上生长GaN缓冲层20。
其中,GaN缓冲层20的厚度可以为20nm~40nm,优选为30nm。生长的GaN缓冲层20的厚度不同,最终形成的外延层的质量也会不同,若GaN缓冲层20的厚度过薄,则会导致GaN缓冲层20的表面较为疏松和粗糙,不能为后续结构的生长提供一个好的模板,随着GaN缓冲层20厚度的增加,GaN缓冲层20的表面逐渐变得较为致密和平整,有利于后续结构的生长,但是若GaN缓冲层20的厚度过厚,则会导致GaN缓冲层20的表面过于致密,同样不利于后续结构的生长,无法减少外延层中的晶格缺陷。
具体地,生长GaN缓冲层20时,控制NH3的流量为10000~20000sccm,三甲基镓的流量为50~100sccm,H2的流量为100~130L/min。
GaN缓冲层20的生长温度可以为500~600℃,生长压力可以为300~600mbar。
优选地,在步骤S22之后,还可以对GaN缓冲层20进行处理,以使GaN缓冲层20的表面形成不规则小岛。
具体地,可以升高反应腔内的温度到1000~1200℃,保持反应腔内的压力为300~600mbar,控制NH3的流量为30000~40000sccm,H2的流量为100~130L/min,持续300~500秒,从而使得GaN缓冲层20的表面形成不规则小岛,避免GaN缓冲层20的表面过于致密。
S23:在缓冲层上生长u型GaN层。
如图6所示,在GaN缓冲层20上生长u型GaN层30。
实现时,u型GaN层30的厚度可以为2μm~4μm,优选3μm。若u型GaN层30的厚度过薄,会增加后续生长的结构中的位错密度,u型GaN层30的厚度过厚,会增大外延片的正向电阻。
具体地,生长u型GaN层30时,控制NH3的流量为30000~40000sccm,三甲基镓的流量为200~400sccm,H2的流量为100~130L/min。
u型GaN层30的生长温度可以为1000~1200℃,生长压力可以为300~600mbar。
S24:在u型GaN层上生长n型GaN层。
如图7所示,在u型GaN层30上生长n型GaN层40。
具体地,n型GaN层40可以包括第一n型GaN子层41和第二n型GaN子层42。
步骤S24可以包括:
在u型GaN层30上生长第一n型GaN子层41。
其中,第一n型GaN子层41的厚度可以为3~4μm。
进一步地,生长第一n型GaN子层41时,控制NH3的流量为30000~60000sccm,三甲基镓的流量为200~400sccm,H2的流量为100~130L/min,SiH4的流量为20~50sccm。
第一n型GaN子层41的生长温度可以为1000~1200℃,生长压力可以为300~600mbar。
可选地,第一n型GaN子层41中的Si掺杂浓度可以为5E18cm-3~1E19cm-3
在第一n型GaN子层41上生长第二n型GaN子层42。
其中,第二n型GaN子层42的厚度可以为200~400nm。
进一步地,生长第二n型GaN子层42时,控制NH3的流量为30000~60000sccm,三甲基镓的流量为200~400sccm,H2的流量为100~130L/min,SiH4的流量为2~10sccm。
第二n型GaN子层42的生长温度可以为1000~1200℃,生长压力可以为300~600mbar。
可选地,第二n型GaN子层42中的Si掺杂浓度可以为5E17cm-3~1E18cm-3
S25:在n型GaN层上生长发光层。
如图8所示,在n型GaN层40上生长发光层50。
实现时,发光层50可以包括交替层叠的InmGa(1-m)N层51和GaN层52,其中0.2<m<0.25。InmGa(1-m)N层51和GaN层52交替层叠的周期数可以为7~15。
需要说明的是,图8中仅示出了发光层50中的部分结构,并不用于限制InmGa(1-m)N层51和GaN层52交替层叠的周期为2。
具体地,生长InmGa(1-m)N层51时,控制NH3的流量为50000~70000sccm,三甲基镓的流量为20~40sccm,三甲基铟的流量为1500~2000sccm,N2的流量为100~130L/min。
可选地,InmGa(1-m)N层51的厚度可以为2.5~3.5nm。
InmGa(1-m)N层51的生长温度可以为700~750℃,生长压力可以为300~400mbar。
具体地,生长GaN层52时,控制NH3的流量为50000~70000sccm,三甲基镓的流量为20~100sccm,N2的流量为100~130L/min。
可选地,GaN层52的厚度可以为8~15nm。
GaN层52的生长温度可以为750~850℃,生长压力可以为300~400mbar。
S26:在发光层上生长电子阻挡层。
如图9所示,在发光层50上生长电子阻挡层70。
实现时,电子阻挡层70可以包括交替层叠设置的多层p型SiaInbGa1-a-bN层71和多层p型SixAlyGa1-x-yN层72。p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72交替生长的周期数可以为5~10,优选为8。多层p型SiaInbGa1-a-bN层71和多层p型SixAlyGa1-x-yN层72构成超晶格结构,若周期数太多,会使制作过程过于复杂,增大制作难度,导致生产成本增加,若周期数太少,则电子阻挡层70阻挡电子的能力和空穴迁移率都会降低。
需要说明的是,图9中仅示出了电子阻挡层70的部分结构,并不用以限制p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72的层数。
实现时,步骤S26可以包括:
生长p型SiaInbGa1-a-bN层71。
生长p型SixAlyGa1-x-yN层72。
具体地,生长p型SiaInbGa1-a-bN层71时,控制NH3的流量为50000~70000sccm,三甲基镓的流量为30~60sccm,三甲基铟的流量为1000~1500sccm,二茂镁的流量为1000~2000sccm,H2的流量为100~130L/min,SiH4的流量为1~5sccm。
可选地,p型SiaInbGa1-a-bN层71的厚度可以为5~10nm。
p型SiaInbGa1-a-bN层71的生长温度可以为900~950℃,生长压力可以为200~400mbar。
可选地,p型SiaInbGa1-a-bN层71中,Mg的掺杂浓度可以为1E19cm-3~1E20cm-3。若Mg的掺杂浓度过高,会降低p型SiaInbGa1-a-bN层71的晶体质量,若Mg的掺杂浓度过低,会降低p型SiaInbGa1-a-bN层71中的空穴浓度。
可选地,p型SiaInbGa1-a-bN层71中,In的浓度可以为1E19cm-3~5E19cm-3。若In的浓度过高,会使得p型SiaInbGa1-a-bN层71的电阻过低,导致外延片的反向电压下降,若In的浓度过低,则无法有效降低Mg的激活能,影响空穴迁移率的提高。
可选地,p型SiaInbGa1-a-bN层71中,Si的浓度可以为1E16cm-3~5E16cm-3,优选3E16cm-3。若Si的浓度过高,会降低p型SiaInbGa1-a-bN层71的电阻,使外延片的反向电压下降,若Si的浓度过低,则无法有效降低Mg的激活能,影响空穴迁移率的提高。
可选地,p型SiaInbGa1-a-bN层71的厚度可以为5~10nm。优选为8nm。若p型SiaInbGa1-a-bN层71的厚度过大,会增厚外延片的总厚度,同时也会增加p型SiaInbGa1-a-bN层71对光线的吸收量,若p型SiaInbGa1-a-bN层71的厚度过小,则会降低空穴的迁移率。
具体地,生长p型SixAlyGa1-x-yN层72时,控制NH3的流量为50000~70000sccm,三甲基镓的流量为30~60sccm,三甲基铝的流量为100~130sccm,二茂镁的流量为1000~2000sccm,H2的流量为100~130L/min,SiH4的流量为1~5sccm。
可选地,p型SixAlyGa1-x-yN层72的厚度可以为5~10nm。
p型SixAlyGa1-x-yN层72的生长温度可以为900~950℃,生长压力可以为200~400mbar。
可选地,p型SixAlyGa1-x-yN层72中,Mg的掺杂浓度可以为1E19cm-3~1E20cm-3。若Mg的掺杂浓度过高,会降低p型SixAlyGa1-x-yN层72的晶体质量,若Mg的掺杂浓度过低,会降低p型SixAlyGa1-x-yN层72中的空穴浓度。
可选地,p型SixAlyGa1-x-yN层72中,Al的浓度可以为1E20cm-3~3E20cm-3。若Al的浓度过高,会使得p型SixAlyGa1-x-yN层72的势垒过高,增大Mg的激活能,使Mg的激活效率降低,若Al的浓度过低,则会降低对电子的阻挡作用。
可选地,p型SixAlyGa1-x-yN层72中,Si的浓度可以为1E16cm-3~5E16cm-3,优选3E16cm-3。若Si的浓度过高,会降低p型SixAlyGa1-x-yN层72的电阻,使外延片的反向电压下降,若Si的浓度过低,则无法有效降低Mg的激活能,影响空穴迁移率的提高。
可选地,p型SixAlyGa1-x-yN层72的厚度可以为5~10nm。优选为8nm。若p型SixAlyGa1-x-yN层72的厚度过大,会增厚外延片的总厚度,同时也会增加p型SixAlyGa1-x-yN层72对光线的吸收量,若p型SixAlyGa1-x-yN层72的厚度过小,则会降低对电子的阻挡能力。
通过重复生长p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72可以形成具有SiaInbGa1-a-bN/SixAlyGa1-x-yN超晶格结构的电子阻挡层70。
需要说明的是,p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72的生长顺序可以互换,既可以先在发光层50上生长p型SiaInbGa1-a-bN层71,也可以先在发光层50上生长p型SixAlyGa1-x-yN层72。
p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72的生长温度可以相同也可以不同,p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72的生长压力也可以相同也可以不同,优选p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72的生长温度相同,p型SiaInbGa1-a-bN层71和p型SixAlyGa1-x-yN层72的生长压力相同,从而可以降低制作难度,便于制作。
优选地,电子阻挡层70的厚度可以为50~100nm。优选为80nm。若电子阻挡层70的厚度过大,会增厚外延片的总厚度,同时也会增加电子阻挡层70对光线的吸收量,若电子阻挡层70的厚度过小,则会降低对电子的阻挡能力,同时也会降低空穴的迁移率。
S27:在电子阻挡层上生长p型GaN层。
如图10所示,在电子阻挡层70上生长p型GaN层80。
可选地,p型GaN层80的厚度可以为50nm~100nm。
具体地,生长p型GaN层80时,控制NH3的流量为50000~70000sccm,三甲基镓的流量为20~100sccm,H2的流量为100~130L/min,二茂镁的流量为1000~3000sccm。
p型GaN层80的生长温度可以为950~1000℃,生长压力可以为400~900mbar。
可选地,p型GaN层80中的Mg掺杂浓度可以为1E19cm-3~1E20cm-3
S28:将反应腔在650~700℃保温20~30min,之后关闭加热系统和给气系统,待反应腔温度降低至室温。
之后可以对外延片进行后续制程,以制备LED。
图11是一种现有的LED的结构示意图,图12是一种采用本发明实施例中的外延片制备的LED的结构示意图,两种LED中的欧姆接触层120均为150nm的氧化铟锡层,且制备工艺相同,两种LED中的电极材料相同,均为Cr/Pt/Au电极110,厚度均为1500nm,且制备工艺相同,两种LED中的保护层130均为100nm的SiO2,两种LED的尺寸相同,均为25mil×25mil,且采用相同的切割工艺,在相同的封装工艺下封装成白光LED,分别随机抽取100颗,在350mA电流下进行测试,下表为测试结果的统计表。
由以上数据可知,采用本发明中的外延片制备的LED,亮度从135.13Lm/w提升到了140.59Lm/w,有效提高了LED的亮度。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管的外延片,其特征在于,所述外延片包括衬底和依次层叠设置在所述衬底上的缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层,所述电子阻挡层包括交替层叠设置的p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层,所述p型SiaInbGa1-a-bN层的层数N1和所述p型SixAlyGa1-x-yN层的层数N2相同,且N1≥1,N2≥1,其中,a>0,b>0,a+b<1,x>0,y>0,x+y<1。
2.根据权利要求1所述的外延片,其特征在于,5≤N1=N2≤10。
3.根据权利要求1或2所述的外延片,其特征在于,所述p型SiaInbGa1-a-bN层的厚度为5~10nm。
4.根据权利要求1或2所述的外延片,其特征在于,所述p型SixAlyGa1-x-yN层的厚度为5~10nm。
5.根据权利要求1或2所述的外延片,其特征在于,所述电子阻挡层的厚度为50~100nm。
6.一种发光二极管的外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上生长依次生长缓冲层、u型GaN层、n型GaN层、发光层、电子阻挡层和p型GaN层,所述电子阻挡层包括交替层叠设置的p型SiaInbGa1-a-bN层和p型SixAlyGa1-x-yN层,所述p型SiaInbGa1-a-bN层的层数N1和所述p型SixAlyGa1-x-yN层的层数N2相同,且N1≥1,N2≥1。
7.根据权利要求6所述的制备方法,其特征在于,所述p型SiaInbGa1-a-bN层的生长温度为900℃~950℃。
8.根据权利要求6所述的制备方法,其特征在于,所述p型SixAlyGa1-x-yN层的生长温度为900℃~950℃。
9.根据权利要求6所述的制备方法,其特征在于,所述p型SiaInbGa1-a-bN层的生长压力为200~400mbar。
10.根据权利要求6所述的制备方法,其特征在于,所述p型SixAlyGa1-x-yN层的生长压力为200~400mbar。
CN201710289157.4A 2017-04-27 2017-04-27 一种发光二极管的外延片及其制备方法 Active CN107180896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710289157.4A CN107180896B (zh) 2017-04-27 2017-04-27 一种发光二极管的外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710289157.4A CN107180896B (zh) 2017-04-27 2017-04-27 一种发光二极管的外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN107180896A true CN107180896A (zh) 2017-09-19
CN107180896B CN107180896B (zh) 2019-06-28

Family

ID=59832644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710289157.4A Active CN107180896B (zh) 2017-04-27 2017-04-27 一种发光二极管的外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN107180896B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234436A (zh) * 2020-12-14 2021-01-15 陕西源杰半导体技术有限公司 半导体器件及其制备方法
CN113764554A (zh) * 2021-07-19 2021-12-07 西安电子科技大学芜湖研究院 基于Si纳米线高浓度p型层的发光二极管及制备方法
CN116364819A (zh) * 2023-05-31 2023-06-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538518A (zh) * 2015-01-12 2015-04-22 厦门市三安光电科技有限公司 氮化物发光二极管
US20150162212A1 (en) * 2013-12-05 2015-06-11 Imec Vzw Method for Fabricating CMOS Compatible Contact Layers in Semiconductor Devices
JP2016149544A (ja) * 2015-02-05 2016-08-18 Dowaエレクトロニクス株式会社 Iii族窒化物半導体発光素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150162212A1 (en) * 2013-12-05 2015-06-11 Imec Vzw Method for Fabricating CMOS Compatible Contact Layers in Semiconductor Devices
CN104538518A (zh) * 2015-01-12 2015-04-22 厦门市三安光电科技有限公司 氮化物发光二极管
JP2016149544A (ja) * 2015-02-05 2016-08-18 Dowaエレクトロニクス株式会社 Iii族窒化物半導体発光素子およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234436A (zh) * 2020-12-14 2021-01-15 陕西源杰半导体技术有限公司 半导体器件及其制备方法
CN112234436B (zh) * 2020-12-14 2021-03-09 陕西源杰半导体技术有限公司 半导体器件及其制备方法
CN113764554A (zh) * 2021-07-19 2021-12-07 西安电子科技大学芜湖研究院 基于Si纳米线高浓度p型层的发光二极管及制备方法
CN113764554B (zh) * 2021-07-19 2023-08-15 西安电子科技大学芜湖研究院 基于Si纳米线高浓度p型层的发光二极管及制备方法
CN116364819A (zh) * 2023-05-31 2023-06-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116364819B (zh) * 2023-05-31 2023-12-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Also Published As

Publication number Publication date
CN107180896B (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
CN107046087B (zh) 一种发光二极管的外延片及其制备方法
CN105405939B (zh) 一种发光二极管及其制造方法
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
CN103811601B (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
WO2007119822A1 (ja) 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
EP1677365A2 (en) Semiconductor light emitting diode having textured structure and method of manufacturing the same
US20180138367A1 (en) Nitride Light Emitting Diode and Growth Method
CN115188863B (zh) 发光二极管外延片及其制备方法
KR20080104363A (ko) 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프
CN107293622A (zh) 一种发光二极管的外延片及其制备方法
CN105552178B (zh) 一种氮化镓基发光二极管外延片及其制作方法
WO2011162332A1 (ja) 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
CN109860345B (zh) 一种led外延结构生长方法
CN107180896B (zh) 一种发光二极管的外延片及其制备方法
CN107275448A (zh) 一种发光二极管的外延片及制备方法
CN107068822A (zh) 一种光取出效率高的led外延结构及其生长方法
CN107887485B (zh) 一种发光二极管外延片及其制造方法
CN109786521A (zh) 一种发光二极管的外延片及制备方法
CN108538973A (zh) 一种发光二极管外延片及其制备方法
CN109300854B (zh) Led外延片生长方法
CN105870278B (zh) 一种氮化镓基发光二极管及其制备方法
CN109994580A (zh) 发光二极管的外延片及其制作方法
CN107359228B (zh) 一种发光二极管的外延片及其制备方法
KR101232031B1 (ko) 질화갈륨계 화합물 반도체 발광소자
CN107221587A (zh) 一种发光二极管的外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant