CN107359228B - 一种发光二极管的外延片及其制备方法 - Google Patents

一种发光二极管的外延片及其制备方法 Download PDF

Info

Publication number
CN107359228B
CN107359228B CN201710520370.1A CN201710520370A CN107359228B CN 107359228 B CN107359228 B CN 107359228B CN 201710520370 A CN201710520370 A CN 201710520370A CN 107359228 B CN107359228 B CN 107359228B
Authority
CN
China
Prior art keywords
layer
layers
epitaxial wafer
shaped
stress release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710520370.1A
Other languages
English (en)
Other versions
CN107359228A (zh
Inventor
武艳萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Corp
Original Assignee
HC Semitek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Corp filed Critical HC Semitek Corp
Priority to CN201710520370.1A priority Critical patent/CN107359228B/zh
Publication of CN107359228A publication Critical patent/CN107359228A/zh
Application granted granted Critical
Publication of CN107359228B publication Critical patent/CN107359228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Abstract

本发明公开了一种发光二极管的外延片及其制备方法，属于光电子技术领域。该外延片包括衬底、缓冲层、u型GaN层、n型GaN层、应力释放层、有源层和p型GaN层，应力释放层包括交替的InxGa(1‑x)N层和n型AlyGa(1‑y)N层，由于靠近n型GaN层的InxGa(1‑x)N层中In的组分含量小于靠近有源层的InxGa(1‑x)N层中的In的组分含量，应力释放层会使外延片的凹陷程度降低并出现较小程度的凸起，InmGa(1‑m)N阱层中的In的组分含量小于InxGa(1‑x)N层的组分含量，在生长有源层时有源层使外延片有向衬底一侧凹陷的趋势，与生长应力释放层后形成的凸起抵消，降低外延片的翘曲度。

Description

一种发光二极管的外延片及其制备方法
技术领域
本发明涉及光电子技术领域，特别涉及一种发光二极管的外延片及其制备方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。LED的核心结构是外延片，外延片的制作对LED的光电特性有着较大的影响。
GaN基LED的外延片通常都包括蓝宝石衬底和依次层叠设置在蓝宝石衬底上的缓冲层、u型GaN层、n型GaN层、有源层和p型GaN层。
在GaN基LED的外延片中，由于蓝宝石衬底与GaN材料之间的晶格失配，同时n型GaN层和有源层的晶格常数相差较大，也存在晶格失配，晶格失配产生的应力会使得外延片的翘曲度增大，外延片向衬底一侧凹陷，外延片的表面中间低边缘高，因此导致外延片各处发出的光的波长不一致，降低发光波长的均匀性。
发明内容
为了解决现有的GaN基LED中，外延片翘曲度较大的问题，本发明实施例提供了一种发光二极管的外延片及其制备方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管的外延片，所述外延片包括衬底和依次层叠在所述衬底上的缓冲层、u型GaN层、n型GaN层、应力释放层、有源层和p型GaN层，其中，所述应力释放层包括交替层叠设置的多层InxGa(1-x)N层和多层n型AlyGa(1-y)N层，且所述多层InxGa(1-x)N层中的In的组分含量逐层增加，所述有源层包括交替层叠设置的多层InmGa(1-m)N阱层和多层GaN垒层，其中0<m<x＜1，0＜y＜0.5，所述多层n型AlyGa(1-y)N层的Al的组分含量沿所述外延片的层叠方向变化。
优选地，所述InxGa(1-x)N层的厚度大于所述n型AlyGa(1-y)N层的厚度。
进一步地，所述InxGa(1-x)N层的厚度为30～100nm。
优选地，应力释放层的总厚度为300～500nm。
可选地，所述n型AlyGa(1-y)N层的掺杂浓度为1E19cm-3～1E20cm-3。
可选地，所述InxGa(1-x)N层和所述n型AlyGa(1-y)N层交替层叠的周期数为3～10。
另一方面，本发明实施例还提供了一种发光二极管的外延片的制备方法，所述制备方法包括：
提供一衬底；
在所述衬底上依次生长缓冲层、u型GaN层、n型GaN层、应力释放层、有源层和p型GaN层，其中，所述应力释放层包括交替层叠设置的多层InxGa(1-x)N层和多层n型AlyGa(1-y)N层，且所述多层InxGa(1-x)N层中的In的组分含量逐层增加，所述有源层包括交替层叠设置的多层InmGa(1-m)N阱层和多层GaN垒层，其中0<m<x＜1，0＜y＜0.5，所述多层n型AlyGa(1-y)N层的Al的组分含量沿所述外延片的层叠方向变化。
可选地，所述应力释放层的生长温度为800℃～900℃。
可选地，所述应力释放层的生长压力为300～400mbar。
本发明实施例提供的技术方案带来的有益效果是：在n型GaN层和有源层之间设置应力释放层，应力释放层包括交替层叠设置的多层InxGa(1-x)N层和多层n型AlyGa(1-y)N层，靠近n型GaN层的InxGa(1-x)N层中的In的组分含量小于靠近有源层的InxGa(1-x)N层中的In的组分含量，由于In的组分越高，InGaN层中的晶格越大，因此多层InxGa(1-x)N层中的晶格越来越大，越来越大的晶格使得原本凹陷的外延片逐渐变平并最终向外凸起。同时有源层的InmGa(1-m)N阱层中的In的组分含量小于应力释放层的InxGa(1-x)N层中的In的组分含量，因此在生长有源层时，In的组分含量会降低，InGaN层中的晶格会变小，变小的晶格使得外延片具有向内凹陷的趋势，向内凹陷的趋势抵消掉之前形成的凸起，降低了外延片的翘曲度，使得有源层内各处发出的光的波长更加接近，提高了发光波长的均匀性。另外，n型AlyGa(1-y)N层对电子有缓冲和阻挡的作用，有利于电流的横向扩展，提高发光效率，降低LED芯片的正向电压，降低能耗，延长使用寿命。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图；
图2是本发明实施例提供的一种发光二极管的外延片的制备方法的流程图；
图3是本发明实施例提供的另一种发光二极管的外延片的制备方法的流程图；
图4～图9是本发明实施例提供的发光二极管的外延片制作过程中的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图，如图1所示，该外延片包括衬底10和依次层叠在衬底10上的缓冲层20、u型GaN层30、n型GaN层40、应力释放层50、有源层60和p型GaN层70，其中，应力释放层50包括交替层叠设置的多层InxGa(1-x)N层51和多层n型AlyGa(1-y)N层52，且多层InxGa(1-x)N层51中的In的组分含量逐层增加，有源层60包括交替层叠设置的多层InmGa(1-m)N阱层61和多层GaN垒层62，其中0<m<x＜1，0＜y＜0.5。
具体地，靠近n型GaN层40的InxGa(1-x)N层51中的In的组分含量小于靠近有源层60的InxGa(1-x)N层51中的In的组分含量。
本发明实施例提供在n型GaN层和有源层之间设置应力释放层，应力释放层包括交替层叠设置的多层InxGa(1-x)N层和多层n型AlyGa(1-y)N层，靠近n型GaN层的InxGa(1-x)N层中的In的组分含量小于靠近有源层的InxGa(1-x)N层中的In的组分含量，由于In的组分越高，InGaN层中的晶格越大，因此多层InxGa(1-x)N层中的晶格越来越大，越来越大的晶格使得原本凹陷的外延片逐渐变平并最终向外凸起。同时有源层的InmGa(1-m)N阱层中的In的组分含量小于应力释放层的InxGa(1-x)N层中的In的组分含量，因此在生长有源层时，In的组分含量会降低，InGaN层中的晶格会变小，变小的晶格使得外延片具有向内凹陷的趋势，向内凹陷的趋势抵消掉之前形成的凸起，降低了外延片的翘曲度，使得有源层内各处发出的光的波长更加接近，提高了发光波长的均匀性。另外，n型AlyGa(1-y)N层对电子有缓冲和阻挡的作用，有利于电流的横向扩展，提高发光效率，降低LED芯片的正向电压，降低能耗，延长使用寿命。
需要说明的是，图1仅为示例，并不用以限制InxGa(1-x)N层51和n型AlyGa(1-y)N层52的层数，InmGa(1-m)N阱层61和GaN垒层62的层数，在其他实施例中，InxGa(1-x)N层51和n型AlyGa(1-y)N层52的层数可以更多也可以更少，InmGa(1-m)N阱层61和GaN垒层62的层数可以更多也可以更少。
实现时，衬底10可以为蓝宝石衬底。在其他实施例中还可以选用其他衬底，例如碳化硅衬底，Si衬底等，本发明并不以此为限。
可选地，InxGa(1-x)N层51和n型AlyGa(1-y)N层52交替层叠的周期数为3～10，若InxGa(1-x)N层51和n型AlyGa(1-y)N层52交替层叠的周期数过小则不足以完全抵消外延片的翘曲，若InxGa(1-x)N层51和n型AlyGa(1-y)N层52交替层叠的周期数过大则形成应力释放层后外延片的中部凸起程度过大，可能导致最终形成的外延片向p型GaN层一侧凸起。
优选地，InxGa(1-x)N层51的厚度可以为30～100nm。若InxGa(1-x)N层51的厚度过小，则需要设置较多的周期才能消除翘曲，会增加制作难度，降低生产效率。在InxGa(1-x)N层51的厚度以及总层数一定的情况下，若InxGa(1-x)N层51的厚度过大，则会导致应力释放层50的总厚度过大，从而增大外延片的总厚度。
优选地，InxGa(1-x)N层51的厚度大于n型AlyGa(1-y)N层52的厚度，在应力释放层的总厚度一定的情况下，InxGa(1-x)N层51的厚度较大则可以在充分降低翘曲度的情况下，有利于InxGa(1-x)N层中的电流的横向扩展。
可选地，应力释放层50的总厚度可以为300～500nm。应力释放层50的总厚度过小，则不足以完全消除外延片的翘曲，若总厚度过大，会导致外延片电阻过大。
在生长应力释放层50时，应优先考虑应力释放层50的总厚度和InxGa(1-x)N层51的厚度，在应力释放层50的总厚度和InxGa(1-x)N层51的厚度确定的情况下，通过改变周期数逐渐消除外延片的翘曲。
优选地，InxGa(1-x)N层51和n型AlyGa(1-y)N层52交替层叠的周期数可以为3～10。若InxGa(1-x)N层51和n型AlyGa(1-y)N层52交替层叠的周期数过小，则不足以完全抵消外延片的翘曲，若InxGa(1-x)N层51和n型AlyGa(1-y)N层52交替层叠的周期数过大，则会增加周期数，提高制作难度。
可选地，n型AlyGa(1-y)N层52中，Si的掺杂浓度可以为1E19cm-3～1E20cm-3。n型AlyGa(1-y)N层52中掺杂有Si可以有利于降低应力释放层50的电阻，同时若Si的掺杂浓度过高则会降低晶体质量，若掺杂浓度过低，则会使应力释放层50电阻过大。
可选地，n型AlyGa(1-y)N层52的厚度可以为10～20nm。若n型AlyGa(1-y)N层52过厚，n型AlyGa(1-y)N层52对电子的阻挡作用会过大，并且电阻会增大，导致正向电压升高，LED芯片的发光效率降低，若n型AlyGa(1-y)N层52过薄，则n型AlyGa(1-y)N层52对电子的阻挡作用会过小，也不利于电流的横向扩展。
实现时，多层n型AlyGa(1-y)N层52的Al的组分含量可以沿外延片的层叠方向变化，通过使多层n型AlyGa(1-y)N层52的Al的组分含量沿外延片的层叠方向发生变化，可以有利于电流的横向拓展，使电流逐渐均匀扩散开。
具体地，多层n型AlyGa(1-y)N层52的Al的组分含量可以沿外延片的层叠方向逐渐增大，也可以沿外延片的层叠方向逐渐减小，也可以沿外延片的层叠方向先逐渐减小再逐渐增大，也可以沿外延片的层叠方向先逐渐增加再逐渐减小。优选多层n型AlyGa(1-y)N层52的Al的组分含量沿外延片的层叠方向逐渐增大，n型AlyGa(1-y)N层52中，Al组分含量越大，则在n型AlyGa(1-y)N层52的厚度相同的情况下，电阻越大，多层n型AlyGa(1-y)N层52的电阻逐渐增加，则电流逐渐扩散开。
优选地，缓冲层20的厚度可以为20nm～40nm，缓冲层20的厚度不同，最终形成的外延层的质量也会不同，若缓冲层20的厚度过薄，则会导致缓冲层20的表面较为疏松和粗糙，不能为后续结构的生长提供一个好的模板，随着缓冲层20厚度的增加，缓冲层20的表面逐渐变得较为致密和光滑，有利于后续结构的生长，但是若缓冲层20的厚度过厚，则会导致缓冲层20的表面过于致密，同样不利于后续结构的生长，无法减少外延层中的晶格缺陷。
可选地，缓冲层20可以是GaN缓冲层。
可选地，u型GaN层30的厚度可以为2μm～4μm，若u型GaN层30的厚度过薄，会增加后续生长的结构中的位错密度，若u型GaN层30的厚度过厚，会增大外延片的正向电阻。
可选地，n型GaN层40的厚度可以为5～10μm，p型GaN层70的厚度可以为50nm～100nm。
实现时，有源层60可以包括交替层叠设置的多层InmGa(1-m)N阱层61和多层GaN垒层62，其中0<m<x＜1。InmGa(1-m)N阱层61和GaN垒层62交替层叠的周期数可以为7～15。
图2是本发明实施例提供的一种发光二极管的外延片的制备方法的流程图，如图2所示，该制备方法包括：
S11：提供一衬底。
S12：在衬底上依次生长缓冲层、u型GaN层、n型GaN层、应力释放层、有源层和p型GaN层。
其中，应力释放层包括交替层叠设置的多层InxGa(1-x)N层和多层n型AlyGa(1-y)N层，且多层InxGa(1-x)N层中的In的组分含量逐层增加，有源层包括交替层叠设置的多层InmGa(1-m)N阱层和多层GaN垒层，其中0<m<x＜1，0＜y＜0.5。
本发明实施例提供在n型GaN层和有源层之间设置应力释放层，应力释放层包括交替层叠设置的多层InxGa(1-x)N层和多层n型AlyGa(1-y)N层，靠近n型GaN层的InxGa(1-x)N层中的In的组分含量小于靠近有源层的InxGa(1-x)N层中的In的组分含量，由于In的组分越高，InGaN层中的晶格越大，因此多层InxGa(1-x)N层中的晶格越来越大，越来越大的晶格使得原本凹陷的外延片逐渐变平并最终向外凸起。同时有源层的InmGa(1-m)N阱层中的In的组分含量小于应力释放层的InxGa(1-x)N层中的In的组分含量，因此在生长有源层时，In的组分含量会降低，InGaN层中的晶格会变小，变小的晶格使得外延片具有向内凹陷的趋势，向内凹陷的趋势抵消掉之前形成的凸起，降低了外延片的翘曲度，使得有源层内各处发出的光的波长更加接近，提高了发光波长的均匀性。另外，n型AlyGa(1-y)N层对电子有缓冲和阻挡的作用，有利于电流的横向扩展，提高发光效率，降低LED芯片的正向电压，降低能耗，延长使用寿命。
图3是本发明实施例提供的另一种发光二极管的外延片的制备方法的流程图，下面结合附图4～9对图3提供的制备方法进行详细说明：
S21：提供一衬底。
实现时，该衬底可以是蓝宝石衬底，蓝宝石衬底是一种常见的衬底，制备工艺较为成熟。
在步骤S21中，可以对蓝宝石衬底进行预处理，将蓝宝石衬底置于反应腔中，对蓝宝石衬底进行退火处理8～10分钟。
具体地，退火温度可以为1000～1100℃，退火压力可以为100～300mbar，进行退火处理时，向反应腔内以100L/min～130L/min的速度通入氢气，以在氢气气氛下进行退火处理。
S22：在衬底上外延生长缓冲层。
如图4所示，在衬底10上生长有GaN缓冲层20。
其中，GaN缓冲层20的厚度可以为20nm～40nm，生长的GaN缓冲层20的厚度不同，最终形成的外延层的质量也会不同，若GaN缓冲层20的厚度过薄，则会导致GaN缓冲层20的表面较为疏松和粗糙，不能为后续结构的生长提供一个好的模板，随着GaN缓冲层20厚度的增加，GaN缓冲层20的表面逐渐变得较为致密和光滑，有利于后续结构的生长，但是若GaN缓冲层20的厚度过厚，则会导致GaN缓冲层20的表面过于致密，同样不利于后续结构的生长，无法减少外延层中的晶格缺陷。
GaN缓冲层20的生长温度可以为1050～1200℃，生长压力可以为100～200mbar。
优选地，在步骤S22之后，还可以对GaN缓冲层20进行氮化处理。
具体地，可以调整反应腔内的温度到900～1200℃，保持反应腔内的压力为100～300mbar，控制NH3的流量为10000～20000sccm。
S23：在缓冲层上生长u型GaN层。
如图5所示，在GaN缓冲层20上生长有u型GaN层30。
实现时，u型GaN层30的厚度可以为2μm～4μm，若u型GaN层30的厚度过薄，会增加后续生长的结构中的位错密度，u型GaN层30的厚度过厚，会增大外延片的正向电阻。
具体地，生长u型GaN层30时，可以控制NH3的流量为30000～40000sccm，三甲基镓的流量为200～400sccm，H2的流量为100～130L/min。
u型GaN层30的生长温度可以为900～1200℃，生长压力可以为300～600mbar。
S24：在u型GaN层上生长n型GaN层。
如图6所示，在u型GaN层30上生长有n型GaN层40。
具体地，n型GaN层40的厚度可以为5～10μm。
生长n型GaN层40时，可以控制NH3的流量为30000～60000sccm，三甲基镓的流量为200～400sccm，H2的流量为100～130L/min，SiH4的流量为20～50sccm。
n型GaN层40的生长温度可以为800～900℃，生长压力可以为300～400mbar。
可选地，n型GaN层40中的Si掺杂浓度可以为5E18cm-3～1E19cm-3。
S25：在n型GaN层上生长应力释放层。
如图7所示，在n型GaN层40上生长有应力释放层50，其中应力释放层50包括交替层叠设置的多层InxGa(1-x)N层51和多层n型AlyGa(1-y)N层52，多层InxGa(1-x)N层51和多层n型AlyGa(1-y)N层52构成InxGa(1-x)N/n型AlyGa(1-y)N超晶格结构，其中0<x＜1，0＜y＜0.5。设置多个周期的InxGa(1-x)N层51和n型AlyGa(1-y)N层52有利于逐渐减小外延片的翘曲。
步骤S25可以包括：
在n型GaN层40上交替外延生长InxGa(1-x)N层51和n型AlyGa(1-y)N层52，以构成InxGa(1-x)N/n型AlyGa(1-y)N超晶格结构。
其中，InxGa(1-x)N层51的厚度可以为30～100nm。若InxGa(1-x)N层51的厚度过小，则需要设置较多的周期才能消除翘曲，会增加制作难度，降低生产效率。在InxGa(1-x)N层51的厚度以及总层数一定的情况下，若InxGa(1-x)N层51的厚度过大，则会导致应力释放层50的总厚度过大，从而增大外延片的总厚度。
InxGa(1-x)N层51的生长温度可以为800～900℃，n型AlyGa(1-y)N层52的生长温度可以为800～900℃，InxGa(1-x)N层51和n型AlyGa(1-y)N层52的生长温度可以相同，也可以不同，优选InxGa(1-x)N层51和n型AlyGa(1-y)N层52的生长温度相同，可以有利于提高制作效率。
InxGa(1-x)N层51的生长压力可以为300～400mbar，n型AlyGa(1-y)N层52的生长压力可以为300～400mbar，InxGa(1-x)N层51和n型AlyGa(1-y)N层52的生长压力可以相同，也可以不同，优选InxGa(1-x)N层51和n型AlyGa(1-y)N层52的生长压力相同，可以有利于提高制作效率。
具体地，生长InxGa(1-x)N层51时，可以控制NH3的流量为30000～60000sccm，三甲基镓的流量为20～50sccm，三甲基铟的流量为1000～1500sccm，N2的流量为100～130L/min。
生长n型AlyGa(1-y)N层52时，可以控制NH3的流量为50000～70000sccm，三甲基镓的流量为30～60sccm，H2的流量为100～130L/min，三甲基铝的流量为100～130sccm，SiH4的流量为20～50sccm。
此外，在生长InxGa(1-x)N层51时，同一层InxGa(1-x)N层51中的In的组分含量不变，任意相邻的两层InxGa(1-x)N层51中，靠近衬底10一侧的InxGa(1-x)N层51中In的组分含量低于远离衬底10一侧的InxGa(1-x)N层51中In的组分含量。
在生长n型AlyGa(1-y)N层52时，同一层n型AlyGa(1-y)N层52中的Al的组分含量不变，多层n型AlyGa(1-y)N层52中Al的组分含量可以沿外延片的层叠方向变化，例如沿外延片的层叠方向逐渐增大，逐渐减小，先逐渐减小再逐渐增大，也可以先逐渐增加再逐渐减小。
实现时，可以交替生长InxGa(1-x)N层51和n型AlyGa(1-y)N层52各3～10次，若InxGa(1-x)N层51和n型AlyGa(1-y)N层52交替的周期数过小则不足以完全抵消外延片的翘曲，若InxGa(1-x)N层51和n型AlyGa(1-y)N层52交替的周期数过大则会使得生长应力释放层后，外延片的中部凸起程度过大，可能导致最终形成的外延片向p型GaN层70一侧凸起。
S26：在应力释放层上生长有源层。
如图8所示，在应力释放层50上生长有有源层60。
实现时，有源层60包括交替层叠设置的多层InmGa(1-m)N阱层61和多层GaN垒层62，其中0<m<x＜1。InmGa(1-m)N阱层61和GaN垒层62交替层叠的周期数可以为7～15。
需要说明的是，图8中仅示出了有源层60中的部分结构，并不用于限制InmGa(1-m)N阱层61和GaN垒层62交替层叠的周期数，此外在生长有源层60时，也可以先在应力释放层50上生长GaN垒层62。
具体地，生长InmGa(1-m)N阱层61时，可以控制NH3的流量为50000～70000sccm，三甲基镓的流量为20～40sccm，三甲基铟的流量为1500～2000sccm，N2的流量为100～130L/min。
可选地，InmGa(1-m)N阱层61的厚度可以为2.5～3.5nm。
InmGa(1-m)N阱层61的生长温度可以为700～750℃，生长压力可以为300～400mbar。
具体地，生长GaN垒层62时，可以控制NH3的流量为50000～70000sccm，三甲基镓的流量为20～100sccm，N2的流量为100～130L/min。
可选地，GaN垒层62的厚度可以为8～15nm。
GaN垒层62的生长温度可以为750～850℃，生长压力可以为300～400mbar。
S27：在有源层上生长p型GaN层。
如图9所示，在有源层60上生长有p型GaN层70。
具体地，p型GaN层70的厚度可以为50nm～100nm。
具体地，生长p型GaN层70时，可以控制NH3的流量为50000～70000sccm，三甲基镓的流量为20～100sccm，H2的流量为100～130L/min，二茂镁的流量为1000～3000sccm。
p型GaN层70的生长温度可以为950～1000℃，生长压力可以为400～900mbar。
可选地，p型GaN层70中的Mg掺杂浓度可以为1E19cm-3～1E20cm-3。Mg的掺杂浓度降低可以有利于提高晶体质量，降低p型GaN层70的电阻，且有利于空穴的传输，从而可以提高电子和空穴在有源层中的复合效率，使发光效率得到提高。但如果p型GaN层中Mg的掺杂浓度过低，则又会增大p型GaN层的电阻，不利于空穴的传输，还会增大正向工作电压。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种发光二极管的外延片，其特征在于，所述外延片包括衬底和依次层叠在所述衬底上的缓冲层、u型GaN层、n型GaN层、应力释放层、有源层和p型GaN层，其中，所述应力释放层包括交替层叠设置的多层InxGa(1-x)N层和多层n型AlyGa(1-y)N层，且所述多层InxGa(1-x)N层中的In的组分含量逐层增加，所述有源层包括交替层叠设置的多层InmGa(1-m)N阱层和多层GaN垒层，其中0<m<x＜1，0＜y＜0.5，所述多层n型AlyGa(1-y)N层的Al的组分含量沿所述外延片的层叠方向变化。
2.根据权利要求1所述的外延片，其特征在于，所述InxGa(1-x)N层的厚度大于所述n型AlyGa(1-y)N层的厚度。
3.根据权利要求1所述的外延片，其特征在于，所述InxGa(1-x)N层的厚度为30～100nm。
4.根据权利要求1或2所述的外延片，其特征在于，应力释放层的总厚度为300～500nm。
5.根据权利要求1或2所述的外延片，其特征在于，所述n型AlyGa(1-y)N层的掺杂浓度为1E19cm-3～1E20cm-3。
6.根据权利要求1或2所述的外延片，其特征在于，所述InxGa(1-x)N层和所述n型AlyGa(1-y)N层交替层叠的周期数为3～10。
7.一种发光二极管的外延片的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上依次生长缓冲层、u型GaN层、n型GaN层、应力释放层、有源层和p型GaN层，其中，所述应力释放层包括交替层叠设置的多层InxGa(1-x)N层和多层n型AlyGa(1-y)N层，且所述多层InxGa(1-x)N层中的In的组分含量逐层增加，所述有源层包括交替层叠设置的多层InmGa(1-m)N阱层和多层GaN垒层，其中0<m<x＜1，0＜y＜0.5，所述多层n型AlyGa(1-y)N层的Al的组分含量沿所述外延片的层叠方向变化。
8.根据权利要求7所述的制备方法，其特征在于，所述应力释放层的生长温度为800℃～900℃。
9.根据权利要求7所述的制备方法，其特征在于，所述应力释放层的生长压力为300～400mbar。
CN201710520370.1A 2017-06-30 2017-06-30 一种发光二极管的外延片及其制备方法 Active CN107359228B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710520370.1A CN107359228B (zh) 2017-06-30 2017-06-30 一种发光二极管的外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710520370.1A CN107359228B (zh) 2017-06-30 2017-06-30 一种发光二极管的外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN107359228A CN107359228A (zh) 2017-11-17
CN107359228B true CN107359228B (zh) 2019-05-07

Family

ID=60273315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710520370.1A Active CN107359228B (zh) 2017-06-30 2017-06-30 一种发光二极管的外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN107359228B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326690A (zh) * 2018-08-29 2019-02-12 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN112331750A (zh) * 2020-10-23 2021-02-05 华灿光电(苏州）有限公司 紫外发光二极管外延片及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789473A (zh) * 2010-02-23 2010-07-28 厦门大学 一种GaN基垂直结构发光二极管及其制备方法
CN102544277A (zh) * 2010-11-17 2012-07-04 Lg伊诺特有限公司 发光器件和具有该发光器件的照明系统
CN103346223A (zh) * 2013-06-06 2013-10-09 华灿光电股份有限公司 一种发光二极管的外延片
CN103887381A (zh) * 2014-03-28 2014-06-25 西安神光皓瑞光电科技有限公司 一种提升紫外led外延材料结晶质量的生长方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4119158B2 (ja) * 2002-04-23 2008-07-16 三菱電機株式会社 傾斜状多重量子バリアを用いた半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789473A (zh) * 2010-02-23 2010-07-28 厦门大学 一种GaN基垂直结构发光二极管及其制备方法
CN102544277A (zh) * 2010-11-17 2012-07-04 Lg伊诺特有限公司 发光器件和具有该发光器件的照明系统
CN103346223A (zh) * 2013-06-06 2013-10-09 华灿光电股份有限公司 一种发光二极管的外延片
CN103887381A (zh) * 2014-03-28 2014-06-25 西安神光皓瑞光电科技有限公司 一种提升紫外led外延材料结晶质量的生长方法

Also Published As

Publication number Publication date
CN107359228A (zh) 2017-11-17

Similar Documents

Publication Publication Date Title
CN107046087B (zh) 一种发光二极管的外延片及其制备方法
CN104409587B (zh) 一种InGaN基蓝绿光发光二极管外延结构及生长方法
CN114975704B (zh) 一种led外延片及制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN106711295B (zh) 一种GaN基发光二极管外延片的生长方法
US20180138367A1 (en) Nitride Light Emitting Diode and Growth Method
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN112531082B (zh) 微型发光二极管外延片及其制造方法
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN112204758B (zh) 一种微发光二极管外延结构及其制备方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN107359228B (zh) 一种发光二极管的外延片及其制备方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN114695610A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN109830578B (zh) 一种led外延结构的生长方法
CN103985797A (zh) 多量子阱结构、生长方法及具有该结构的led芯片
CN107180896B (zh) 一种发光二极管的外延片及其制备方法
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN115377260A (zh) 一种led外延片、制备方法及电子设备
CN109671815A (zh) 发光二极管的外延片及其制作方法、发光二极管
CN106129201B (zh) 一种发光二极管的外延片及其制备方法
CN106816503A (zh) 一种蓝绿光发光二极管的外延片及制备方法
WO2007123262A1 (ja) Iii族窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant