CN112204758B - 一种微发光二极管外延结构及其制备方法 - Google Patents

一种微发光二极管外延结构及其制备方法 Download PDF

Info

Publication number
CN112204758B
CN112204758B CN202080002983.6A CN202080002983A CN112204758B CN 112204758 B CN112204758 B CN 112204758B CN 202080002983 A CN202080002983 A CN 202080002983A CN 112204758 B CN112204758 B CN 112204758B
Authority
CN
China
Prior art keywords
barrier layer
layer
light
light emitting
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080002983.6A
Other languages
English (en)
Other versions
CN112204758A (zh
Inventor
李水清
杜伟华
赖昭序
邓和清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanan Optoelectronics Co Ltd
Original Assignee
Tianjin Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanan Optoelectronics Co Ltd filed Critical Tianjin Sanan Optoelectronics Co Ltd
Priority to CN202210562398.2A priority Critical patent/CN115036400A/zh
Publication of CN112204758A publication Critical patent/CN112204758A/zh
Application granted granted Critical
Publication of CN112204758B publication Critical patent/CN112204758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提出一种微LED外延结构，该外延结构至少包括N型层、发光层、P型层。其中发光层包括n个周期的量子阱结构，每一个周期的量子阱结构包括阱层和势垒层，其中n1个周期的量子阱结构定义为第一发光区，n2个周期的量子阱结构定义为第二发光区，n1和n2大于等于1，且n1+n2小于等于n，第一发光区比第二发光区更接近N型层，两组发光区势垒层材料的平均带隙满足以下条件：第一发光区小于第二发光区；两组发光区阱层材料的平均带隙满足以下条件：第一发光区大于等于第二发光区。利用该外延结构制备的微LED，可实现峰值光电转换效率对应电流密度低于1A/cm2，且光电转换效率提升约30%。

Description

一种微发光二极管外延结构及其制备方法
技术领域
本发明涉及一种微LED发光元件，属于半导体光电技术领域。
背景技术
传统外延结构LED的峰值光电转换效率分布在大于5A/cm2的电流密度区间，如图9所示，现有应用多数工作在高电流密度（大于10A/cm2）区域。然而，手机（或手表、手环）上用的Micro LED使用的电流非常小，往往在nA级的水平，换算成电流密度，在0.1~1A/cm2之间。传统外延结构在低于1A/cm2电流密度下，其光电转换效率处在非常不稳定的区间，随着电流的微小变化，光电转换效率亦会出现急速下降，导致传统结构外延片无法应用于低电流密度工作需求的产品。
因此，针对手机（或手表、手环）用途的Micro LED芯片，需要开发出峰值光电转换效率在低电流密度区间内、光电转换效率稳定的LED外延片。 专利CN107833953A提出的一种Micro LED多量子阱层的生长方法。MQW结构为阱层（InGaN）/阻挡层（GaN）/势垒层（GaN通H2），通过在势垒层中通入H2、在垒阱层之间插入阻挡层，对于MQW的晶格质量与垒阱应力的改善有限，有必要提出进一步提升微发光二极管低电流特性的技术方案。
发明内容
为了解决现有技术中存在的问题，本发明旨在提供一种微LED外延结构及其制备方法。
作为本发明的一个方面，本发明提出一种微LED外延结构，所述微LED外延结构至少包括N型层、发光层、P型层，其中发光层包括n个周期的量子阱结构，每一个周期的量子阱结构包括阱层和势垒层，其中n1个周期的量子阱结构定义为第一发光区，n2个周期的量子阱结构定义为第二发光区，n1和n2大于等于1，且n1+n2小于等于n，第一发光区比第二发光区更接近N型层。两组发光区势垒层材料的平均带隙满足以下条件：第一发光区小于第二发光区；两组发光区阱层材料的平均带隙满足以下条件：第一发光区大于等于第二发光区。
优选的，所述第一发光区每一周期的量子阱结构至少包含第一势垒层、第二势垒层、第三势垒层、阱层，其中第二势垒层位于第一势垒层和第三势垒层之间，在第一发光区内，每一量子阱结构的第二势垒层材料的带隙大于第一势垒层、第三势垒层材料的带隙。
优选的，所述第二发光区每一周期的量子阱结构至少包含第一势垒层、第二势垒层、第三势垒层、阱层、第四势垒层，其中第二势垒层位于第一势垒层和第三势垒层之间，第四势垒层位于阱层之后，在第二发光区内，每一量子阱结构的第二势垒层材料的带隙大于第一势垒层、第三势垒层材料的带隙，第四势垒层的带隙大于第一势垒层、第二势垒层、第三势垒层材料的带隙。
优选的，所述第一势垒层、第二势垒层、第三势垒层、第四势垒层的厚度范围为10埃~1000埃；所述阱层的厚度范围为1埃~100埃。更优选地，每一周期的量子阱结构中，第一势垒层、第二势垒层、第三势垒层的总厚度与阱层的厚度比在5：1~20：1之间；第四势垒层厚度与阱层的厚度比在5：1~20：1之间。
优选的，在每一个周期量子阱结构中，第二势垒层的厚度大于第一势垒层、第三势垒层的厚度。
优选的，在所述第二发光区的量子阱结构中，第四势垒层的厚度大于第一势垒层、第三势垒层的厚度。
优选的，所述的两组发光区内，第一势垒层、第二势垒层、第三势垒层为全部或部分n型掺杂，第四势垒层为非故意掺杂层。更优选地，所述n型掺杂的浓度为1E17/cm2~1E19/cm2。
优选的，所述第一发光区的周期数为1~5，第二发光区的周期数为1~5。所述第一和第二发光区的每个周期内的量子阱结构的材料组分是相同的。
优选的，所述阱层由AlxInyGa1-x-yN材料组成；所述第一势垒层、第二势垒层、第三势垒层、第四势垒层由ALpInqGa1-p-qN材料组成，在每一个周期的量子阱结构中，0≤x<p<1；0≤q<y<1。
优选的，两组发光区势垒层材料的平均Al组分百分含量满足以下条件：第一发光区小于第二发光区；两组发光区阱层材料的平均In组分百分含量满足以下条件：第一发光区小于等于第二发光区。在每一量子阱结构内，第二势垒层材料的平均Al组分百分含量大于第一势垒层、第三势垒层材料的平均Al组分百分含量。在所述第二发光区的量子阱结构内，第四势垒层材料的平均Al组分百分含量大于第一势垒层、第二势垒层、第三势垒层材料的平均Al组分百分含量。
作为本发明的另一种实施方式，所述发光区还包含第三发光区，第三发光区包括n3个周期的量子阱结构，第三发光区位于第一发光区和第二发光区之间，所述第三发光区的势垒层的带隙介于第一发光区和第二发光区之间；所述第三发光区阱层的带隙介于第一发光区和第二发光区之间。
优选的，所述第三发光区势垒层平均Al组分百分含量介于第一发光区和第二发光区之间；所述第三发光区阱层平均In组分百分含量介于第一发光区和第二发光区之间。
优选的，所述第三发光区包含第一势垒层、第二势垒层、第三势垒层、阱层；所述第三发光区中的第二势垒层材料的带隙大于第一势垒层、第三势垒层材料的带隙。
优选的，所述第三发光区中的第二势垒层的厚度大于第一势垒层、第三势垒层的厚度。
优选的，所述第三发光区中第一势垒层、第二势垒层、第三势垒层的厚度范围为10埃~1000埃；所述阱层的厚度范围为1埃~100埃。所述第三发光区中第一势垒层、第二势垒层、第三势垒层的总厚度与阱层的厚度比在5：1~20：1之间。
优选的，所述第三发光区中第一势垒层、第二势垒层、第三势垒层为全部或部分n型掺杂。更优选地，所述n型掺杂的浓度为1E17/cm2~1E19/cm2。
优选的，所述第三发光区的周期数为0~5。所述第三发光区的每个周期内的量子阱结构的材料组分是相同的。
优选的，所述第三发光区阱层由AlxInyGa1-x-yN材料组成；所述第一势垒层、第二势垒层、第三势垒层由ALpInqGa1-p-qN材料组成，0≤x<p<1；0≤q<y<1。
优选的，在所述第三发光区的每一量子阱结构内，第二势垒层材料的平均Al组分百分含量大于第一势垒层、第三势垒层材料的平均Al组分百分含量。
作为本发明的第二方面，本发明提出一种制备前述微LED外延结构的方法，所述制备方法包括以下工艺步骤：
（1）提供一衬底；
（2）在所述衬底上生长成核层、N型层、发光层；
（3）生长P型层。
优选的，所述第一发光区势垒层的平均生长速率大于第二发光区势垒层的平均生长速率；所述第一发光区阱层的平均生长速率大于第二发光区阱层的平均生长速率。
优选的，每一量子阱结构内，第一势垒层和第三势垒层的平均生长速率小于等于第二势垒层的平均生长速率。
优选的，势垒层的生长速率范围0.1~10埃/秒；阱层的生长速率范围0~1埃/秒。
优选的，势垒层的生长温度为700~950℃；阱层的生长温度为700~900℃。
优选的，复合发光区势垒层、阱层的生长方式为连续生长或者中断生长。
作为本发明的第三个方面，本发明提供微发光二极管，所述微发光二极管包括前述的外延结构。
优选的，所述微发光二极管，其水平尺寸在1μm*1μm ~300μm*300μm之间。
本发明还提供一种发光装置，所述发光装置包括前述的微发光二极管。
本发明提出的微LED外延结构及其微发光二极管，具有以下有益效果：
（1）发光层设计为复合发光区结构，使得发光区载流子溢流得到有效抑制，增加电子空穴波函数交叠，同时又保证发光区材料的应力得以有效释放，从而改善小电流注入下的载流子输运和复合行为，提高载流子辐射复合效率和光电转换效率；
（2）每个发光区通过生长较薄的阱层，较厚的势垒层，较大的垒阱层厚度比，可以减小MQW生长的缺陷密度，显著改善MQW的生长质量，减少非辐射复合中心，使得峰值光电转换效率对应电流密度明显减小，峰值光电转换效率明显提升；
（3）通过不同发光区的不同生长速率的设定，可以进一步改善MQW区域势垒层与阱层的晶格失配应力，改善MQW晶体质量。因为LED主发光层主要为靠近P型侧的发光层，通过在靠近N型侧的MQW（第一发光区）相对高速生长，在靠近P型层侧的MQW（第二发光区）低速生长，可以进一步降低发光层高In区域与底层GaN的晶格失配应力，可以有效提升MQW主发光区的晶格质量，同时保持较短的生长时间，提高生产效率；
（4）在每个量子阱周期内，通过调整不同生长温度区间的势垒层和阱层长速，可以进一步改善单个发光区生长周期内势垒层和阱层的晶格失配应力，改善MQW晶体质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1是实施例一的外延结构示意图。
图2是实施例一的第一发光区的结构示意图。
图3是实施例一的第三发光区的结构示意图。
图4是实施例一的第二发光区的结构示意图。
图5是实施例一复合发光区的能带结构示意图。
图6是实施例二的第一发光区的结构示意图。
图7是实施例二的第三发光区的结构示意图。
图8是实施例二的第二发光区的结构示意图。
图9是传统外延结构LED的WPE（光电转换效率）-J（电流密度）趋势图。
图10是实施例一外延结构的微LED 在电流密度0.5A/cm2下亮度（LOP）-波长（WLD）与传统结构的对比。
图11是实施例一外延结构的微LED WPE（光电转换效率）-J（电流密度）测试数据与传统结构的对比。
补充图中元件标号说明：衬底1， U-GaN层2，N-GaN层3，应力释放层4，第一发光区5（包括第一势垒层5A，第二势垒层5B，第三势垒层5C，阱层5D），第三发光区6（包括第一势垒层6A，第二势垒层6B，第三势垒层6C，阱层6D），第二发光区7（包括第一势垒层7A，第二势垒层7B，第三势垒层7C，阱层7D，第四势垒层7G），PGaN层8，第一阱层52D/62D/72D，第二阱层52E/62E/72E，第三阱层52F/62F/72F。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
实施例一
请参照图1~图5，基于本发明的目的，本实施例提供一种微LED外延结构及其制作方法，包括以下工艺步骤：
（1）提供一衬底1，可以选用蓝宝石（Al2O3）、镀AlN或镀SiNx蓝宝石（Al2O3）、Ga2O3、镀AlN或镀SiNxGa2O3、SiC、GaN、ZnO、Si或Ge中的至少一种，本实施例优选镀AlN蓝宝石衬底。
（2）在衬底1上外延生长成核层（图中未示出）：优选AlGaN材料，外延生长方法可以选用MOCVD（金属有机化学气相沉积）方法、MBE（分子束外延）方法、CVD（化学气相沉积）方法、HVPE（氢化物气相外延）方法、PECVD（等离子体增强化学气相沉积）方法，优选MOCVD，但实施例不限于此。将镀AlN蓝宝石衬底放入金属有机化学气相沉积（MOCVD）室，先进行氢化处理以去除衬底表面的杂质，然后将温度降到500~600℃左右，生长厚度约为20 nm的成核层。
（3）在成核层上依次外延生长U-GaN层2和N-GaN层3，U-GaN层2为了减少衬底和N-GaN层之间晶格常数差导致的晶格失配，增强形成在该层上的半导体层结晶性能，本实施例不以此为限。U-GaN层2的生长模式为三维模式+二维模式，在成核层基础上，首先形成岛状生长，以最大程度地使得位错发生转向与合并，之后转为二维模式，形成平整的表面，生长厚度约为1~3um。之后生长N-GaN层3，N-GaN层3厚度为1~3um，掺杂水平在1E19~2.5E19/cm2之间。
（4）应力释放层4，降温至750~950℃，生长应力释放层，材料优选InGaN与GaN，为交替生长的超晶格结构或其中材料的组合形式，目的是进一步减小后续发光层的高In组分材料与底层GaN材料的失配位错，释放应力，改善晶体质量。
（5）第一发光区5，温度变化至势垒层温度，在800~900℃，生长第一势垒层5A，本实施例优选第一势垒层为掺Si GaN材料，厚度约为5~50埃，生长速率约为 0.9埃/s，Si掺杂水平约为1E17/cm2~1E19/cm2。第一势垒层5A生长结束后，升温 10~50℃生长第二势垒层5B，第二势垒层为掺Si AlGaN材料，厚度约为30~100埃，生长速率约为1.5埃/s，通入TMAL 2sccm，Al的组分约为1~10%，本实施例优选1.5%，Si掺杂水平约为1E17/cm2 ~1E19/cm2。第二势垒层5B生长结束后，停止通入TMAL，降温10~50℃生长第三势垒层5C，第三势垒层5C为掺Si GaN材料，厚度约为5~50埃，生长速率约为0.9埃/s，Si掺杂水平约为1E17/cm2 ~1E19/cm2。第三势垒层5C生长结束后，停止通入SiH4，降温至700~800℃，生长阱层5D，材料为InGaN，通入TMIN 800sccm，厚度约为5~50埃，生长速率约为0.3埃/s，本实施例优选20埃，阱层的平均In组分约为18%。第一发光区的周期数为1~5，每个周期内的量子阱结构的材料组分是相同的。本实施例中，第一发光区交替堆叠次数优选2次。其中，第二势垒层材料的带隙大于等于第一势垒层和第三势垒层材料的带隙，目的是为了有效抑制载流子溢流，调节发光区的能带结构。第一势垒层、第一势垒层、第三势垒层的温度变化和生长速率变化，目的是为了在提高生产效率的同时，通过调整不同生长温度区间的势垒层长速，改善MQW区材料的晶体质量。
（6）第三发光区6，升温至800~900℃，生长第三发光区6，首先生长第一势垒层6A，本实施例优选GaN材料，为非故意掺杂层，生长速率约为0.6埃/s，厚度约为5~50埃。第一势垒层6A生长结束后，升温10~50℃生长第二势垒层6B，第二势垒层材料为掺Si AlGaN材料，生长速率约为0.9埃/s，厚度约为30~100埃， 通入TMAL 2.5sccm，Al的组分约为1~10%，本实施例优选2%， Si掺杂水平约为 1E17/cm2 ~1E19/cm2。第二势垒层6B生长结束后，停止通入TMAL，降温升温 10~50℃生长第三势垒层6C，第三势垒层6C为掺Si GaN材料，生长速率约为0.6埃/s，厚度约为5~50埃， Si掺杂水平约为1E17/cm2 ~1E19/cm2。第三势垒层6C生长结束后，停止通入SiH4，降温至700~800℃，生长阱层6D，材料为InGaN，通入TMIN 900sccm，生长速率约为0.2埃/s，厚度约为5~50埃，本实施例优选20埃， 阱层的平均In组分约为19%。第三发光区的周期数为0~5，每个周期内的量子阱结构的材料组分是相同的。本实施例中，第三发光区交替堆叠次数优选2次。其中，第三发光区势垒层的平均带隙大于第一发光区的平均带隙，第三发光区的阱层的平均带隙小于第一发光区的平均带隙，目的是有效保证靠近P型侧发光区的载流子溢流得到有效抑制，同时又保证发光区材料的应力得以有效释放，进而改善小电流注入下的载流子输运和复合行为；第三发光区势垒层的生长速率小于等于第一发光区势垒层的生长速率，第三发光区阱层的生长速率小于等于第一发光区阱层的生长速率，目的是为了通过靠近P型侧的发光区，较低的生长速率，可以得到更好的晶体质量。
（7）第三发光区生长结束后，升温至800~900℃，生长第二发光区7，首先生长第一势垒层7A，本实施例优选GaN材料，为非故意掺杂层，生长速率约为0.3埃/s，厚度约为5~50埃，第一势垒层7A生长结束后，升温10~50℃生长第二势垒层7B，第二势垒层材料为掺SiAlGaN材料，生长速率约为0.5埃/s，厚度约为 30~100埃，通入TMAL 3sccm，Al的组分约为1~10%，本实施例优选2.5%， Si掺杂水平约为1E17/cm2~1E19/cm2。第二势垒层7B生长结束后，停止通入TMAL，降温10~50℃生长第三势垒层7C，第三势垒层7C为掺Si GaN材料，生长速率约为 0.3埃/s，厚度约为5~50埃。第三势垒层7C生长结束后，降温至700~800℃，生长阱层7D，材料为InGaN，通入TMIN 1000sccm，生长速率约为0.1埃/s，厚度约为 5~50埃，本实施例优选20埃， 阱层的平均In组分约为20%。阱层生长结束后，升温至800~900℃，生长第四势垒层7G，第四势垒层的材料为GaN/AlGaN，速率为0.5埃/s，厚度约为50~100埃，第四势垒层Al的平均组分约为5~50%，本实施例优选15%。第二发光区的周期数为1~5，每个周期内的量子阱结构的材料组分是相同的。本实施例中，第二发光区交替堆叠次数优选1次。如图5所示，第二发光区势垒层的平均带隙大于第三发光区和第一发光区的平均带隙，第二发光区的阱层的平均带隙小于第三发光区和第一发光区的平均带隙；第四势垒层材料的带隙大于等于第一势垒层、第二势垒层、第三势垒层材料的带隙，设计第四垒层的材料带隙最高，是为了有效阻挡电子溢流，改善小电流注入下的载流子输运和复合行为。第二发光区阱层的生长速率小于等于第三发光区和第一发光区阱层的生长速率，目的是为了通过靠近P型侧的发光区，较低的生长速率，可以得到更好的晶体质量，从而改善小电流注入下的载流子复合行为，进而提升小电流注入下的发光效率。
综上，该实施例通过设计MQW发光区域的复合结构设计，提高载流子注入效率和复合效率，可有效抑制载流子溢流，增加电子空穴波函数交叠，从而改善小电流注入下的载流子输运和复合行为；控制MQW生长不同区域的厚度与长速，减小MQW与底层、MQW中阱垒的晶格失配，减小应力，改善MQW的生长质量，使得峰值效率向小电流密度移动，提升低电流下发光效率。
（8）发光层长完后，生长低温P型层，一方面目的是保护MQW不被后续的高温破坏，一方面提供较高的空穴注入。
（9）之后，升温生长高温PAlGaN和高温PGaN层，填平表面。
（10）利用该外延结构的外延片，制备为LED芯片，芯片水平尺寸为19μm *31μm，在芯片状态下测试，如图10所示，数据可见，在0.5 A/cm2的电流密度下，亮度相比传统结构提升约30%。封装之后，进行光电转换效率（WPE）随电流密度（J）变化测试，如图11所示，数据可见，峰值光电转换效率（peak-WPE）对应的电流密度（J）由4.0A/cm2下降至0.7A/cm2。
实施例二
在本实施例中，提供替代性的实施方案，具体的提供如下。
发光区说明如下：与实施例一不同之处在于如下，本实施例为多阱层设计，如下：
第一发光区：可参考图6。第三势垒层5C生长结束后，降温至阱层温度（700~800℃）过程中即开始生长第一阱层52D，通入TMIN 1000sccm，材料为InGaN，速率约为0.6埃/s，厚度约为3~8埃，第一阱层生长结束后，生长第二阱层52E，材料为InGaN，速率约为0.3埃/s，厚度约为5~15埃，第二阱层生长结束后，升温至势垒层温度（800~900℃）过程中即开始生长第三阱层52F，材料为InGaN，速率约为0.6埃/s，厚度约为3~8埃。平均In组分约为20%。
第三发光区：可参考图7。第三势垒层6C生长结束后，降温至阱层温度（700~800℃）过程中即开始生长第一阱层62D，材料为InGaN，通入TMIN 1000sccm，速率约为0.4埃/s，厚度约为3~8埃，第一阱层生长结束后，生长第二阱层62E，材料为InGaN，速率约为0.2埃/s，厚度约为5~15埃，第二阱层生长结束后，升温至势垒层温度（800~900℃）过程中即开始生长第三阱层62F，材料为InGaN，速率约为0.4埃/s，厚度约为3~8埃。平均In组分约为20%。
第二发光区：可参考图8。第三势垒层7C生长结束后，降温至阱层温度（700~800℃）过程中，即开始生长第一阱层72D，材料为InGaN，通入TMIN 1000sccm，速率约为0.2埃/s，厚度约为3~8埃，第一阱层72D生长结束后，生长第二阱层72E，材料为InGaN，速率约为0.1埃/s，厚度约为5~15埃，第二阱层72E生长结束后，升温至势垒层温度（800~900℃）过程中即开始生长第三阱层72F，材料为InGaN，速率约为0.1埃/s，厚度约为3~8埃。平均In组分约为20%。
本实施例为多阱层设计，是为了进一步减小高In组分阱层与势垒层的晶格失配应力，此设计通过调整不同生长温度区间的阱层长速，可以进一步改善单个生长周期内的垒阱层的失配应力，改善MQW晶体质量，从而改善器件的低电流特性。
实施例三
在本实施例中，提供替代性的实施方案，具体的提供如下。与实施例一不同之处在于，复合发光区为第一发光区和第二发光区的组合形式。
实施例四
在本实施例中，提供替代性的实施方案，具体的提供如下。外延结构：衬底、成核层、UGaN、NGaN层、应力释放层、P型层。发光区说明如下：与实施例一不同之处在于，第二发光区的第四势垒层材料为GaN/AlGaN/AlN的组合或者其交叠组合结构，如（GaN/AlGaN/AlN）交叠N次、（GaN/AlGaN）交叠N次/AlN、GaN/（AlGaN/AlN）交叠N次，1≤N≤20。Al平均组分范围5%~50%。本实施例的第四势垒层设计为GaN/AlGaN/AlN的组合或者其交叠组合结构，目的是为了进一步降低电子溢流，增加电子空穴波函数交叠，改善小电流注入下的载流子复合行为，提升低电流密度下亮度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (34)

1.一种微LED外延结构：该外延结构至少包括N型层、发光层、P型层，其中发光层包括n个周期的量子阱结构，每一个周期的量子阱结构包括阱层和势垒层，其中n1个周期的量子阱结构定义为第一发光区，n2个周期的量子阱结构定义为第二发光区，n1和n2大于等于1，且n1+n2小于等于n，第一发光区比第二发光区更接近N型层，两组发光区势垒层材料的平均带隙满足以下条件：第一发光区小于第二发光区；两组发光区阱层材料的平均带隙满足以下条件：第一发光区大于等于第二发光区；所述第二发光区每一周期的量子阱结构至少包含第一势垒层、第二势垒层、第三势垒层、阱层、第四势垒层，其中第二势垒层位于第一势垒层和第三势垒层之间，第四势垒层位于阱层之后，在第二发光区内，每一量子阱结构的第二势垒层材料的带隙大于第一势垒层、第三势垒层材料的带隙，第四势垒层的带隙大于第一势垒层、第二势垒层、第三势垒层材料的带隙。
2.根据权利要求1所述的一种微LED外延结构，其特征在于：所述第一发光区每一周期的量子阱结构至少包含第一势垒层、第二势垒层、第三势垒层、阱层，其中第二势垒层位于第一势垒层和第三势垒层之间，在第一发光区内，每一量子阱结构的第二势垒层材料的带隙大于第一势垒层、第三势垒层材料的带隙。
3.根据权利要求2所述的一种微LED外延结构，其特征在于：所述第一势垒层、第二势垒层、第三势垒层、第四势垒层的厚度范围为10埃~1000埃；所述阱层的厚度范围为1埃~100埃。
4.根据权利要求2所述的一种微LED外延结构，其特征在于：每一周期的量子阱结构中，所述第一势垒层、第二势垒层、第三势垒层的总厚度与阱层的厚度比在5：1~20：1之间。
5.根据权利要求1所述的一种微LED外延结构，其特征在于：所述第四势垒层厚度与阱层的厚度比在5：1~20：1之间。
6.根据权利要求2所述的一种微LED外延结构，其特征在于：每一个周期量子阱结构中，第二势垒层的厚度大于第一势垒层、第三势垒层的厚度。
7.根据权利要求1所述的一种微LED外延结构，其特征在于：在所述第二发光区的每一周期的量子阱结构中，第四势垒层的厚度大于第一势垒层、第三势垒层的厚度。
8.根据权利要求2所述的一种微LED外延结构，其特征在于：所述的两组发光区内，第一势垒层、第二势垒层、第三势垒层为全部或部分n型掺杂，第四势垒层为非故意掺杂层。
9.根据权利要求8所述的一种微LED外延结构，其特征在于：所述的两组发光区内，第一势垒层、第二势垒层、第三势垒层为全部或部分n型掺杂，n型掺杂的浓度为1E17/cm2~1E19/cm2。
10.根据权利要求1所述的一种微LED外延结构，其特征在于：所述第一发光区的周期数为1~5，第二发光区的周期数为1~5。
11.根据权利要求2所述的一种微LED外延结构，其特征在于：所述阱层由AlxInyGa1-x-yN材料组成；所述第一势垒层、第二势垒层、第三势垒层、第四势垒层由ALpInqGa1-p-qN材料组成，每一周期的量子阱结构中，0≤x<p<1；0≤q<y<1。
12.根据权利要求1所述的一种微LED外延结构，其特征在于：两组发光区势垒层材料的平均Al组分百分含量满足以下条件：第一发光区小于第二发光区；两组发光区阱层材料的平均In组分百分含量满足以下条件：第一发光区小于等于第二发光区。
13.根据权利要求2所述的一种微LED外延结构，其特征在于：在每一量子阱结构内，第二势垒层材料的平均Al组分百分含量大于第一势垒层、第三势垒层材料的平均Al组分百分含量。
14.根据权利要求1所述的一种微LED外延结构，其特征在于：在所述第二发光区每一周期量子阱结构内，第四势垒层材料的平均Al组分百分含量大于第一势垒层、第二势垒层、第三势垒层材料的平均Al组分百分含量。
15.根据权利要求1所述的一种微LED外延结构，其特征在于：所述发光区还包含第三发光区，第三发光区包括n3个周期的量子阱结构，第三发光区位于第一发光区和第二发光区之间，所述第三发光区的势垒层的带隙介于第一发光区和第二发光区之间；所述第三发光区阱层的带隙介于第一发光区和第二发光区之间。
16.根据权利要求15所述的一种微LED外延结构，其特征在于：所述第三发光区势垒层平均Al组分百分含量介于第一发光区和第二发光区之间；所述第三发光区阱层平均In组分百分含量介于第一发光区和第二发光区之间。
17.根据权利要求15所述的一种微LED外延结构，其特征在于：所述第三发光区包含第一势垒层、第二势垒层、第三势垒层、阱层；所述第三发光区中的第二势垒层材料的带隙大于第一势垒层、第三势垒层材料的带隙。
18.根据权利要求17所述的一种微LED外延结构，其特征在于：所述第三发光区中的第二势垒层的厚度大于第一势垒层、第三势垒层的厚度。
19.根据权利要求17所述的一种微LED外延结构，其特征在于：所述第三发光区中第一势垒层、第二势垒层、第三势垒层的厚度范围为10埃~1000埃；所述阱层的厚度范围为1埃~100埃。
20.根据权利要求17所述的一种微LED外延结构，其特征在于：所述第三发光区中第一势垒层、第二势垒层、第三势垒层的总厚度与阱层的厚度比在5：1~20：1之间。
21.根据权利要求17所述的一种微LED外延结构，其特征在于：所述第三发光区中第一势垒层、第二势垒层、第三势垒层为全部或部分n型掺杂，n型掺杂的浓度为1E17/cm2 ~1E19/cm2。
22.根据权利要求15所述的一种微LED外延结构，其特征在于：所述第三发光区的周期数为0~5。
23.根据权利要求17所述的一种微LED外延结构，其特征在于：所述第三发光区阱层由AlxInyGa1-x-yN材料组成；所述第一势垒层、第二势垒层、第三势垒层由ALpInqGa1-p-qN材料组成，0≤x<p<1； 0≤q<y<1。
24.根据权利要求17所述的一种微LED外延结构，其特征在于：在所述第三发光区的每一量子阱结构内，第二势垒层材料的平均Al组分百分含量大于第一势垒层、第三势垒层材料的平均Al组分百分含量。
25.一种如权利要求1~24任一项所述的微LED外延结构的制备方法，包括以下工艺步骤：
（1）提供一衬底；
（2）在所述衬底上生长成核层、N型层、发光层；
（3）生长P型层。
26.根据权利要求25所述的一种微LED外延结构的制备方法，其特征在于：所述第一发光区势垒层的平均生长速率大于第二发光区势垒层的平均生长速率。
27.根据权利要求25所述的一种微LED外延结构的制备方法，其特征在于：所述第一发光区阱层的平均生长速率大于第二发光区阱层的平均生长速率。
28.根据权利要求25所述的一种微LED外延结构的制备方法，其特征在于：每一量子阱结构内，第一势垒层和第三势垒层的平均生长速率小于等于第二势垒层的平均生长速率。
29.根据权利要求25所述的一种微LED外延结构的制备方法，其特征在于：势垒层的生长速率范围0.1~10埃/秒；阱层的生长速率范围0~1埃/秒。
30.根据权利要求25所述的一种微LED外延结构的制备方法，其特征在于：势垒层的生长温度为700~950℃；阱层的生长温度为700~900℃。
31.根据权利要求25所述的一种微LED外延结构的制备方法，其特征在于：复合发光区势垒层、阱层的生长方式为连续生长或者中断生长。
32.一种微发光二极管，其特征在于，其包括前述权利要求1至24中任一项所述的外延结构。
33.根据权利要求32所述的一种微发光二极管，其特征在于：所述微发光二极管的水平尺寸在1μm*1μm ~300μm *300μm之间。
34.一种发光装置，其特征在于，包括权利要求32所述的一种微发光二极管。
CN202080002983.6A 2020-03-09 2020-03-09 一种微发光二极管外延结构及其制备方法 Active CN112204758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210562398.2A CN115036400A (zh) 2020-03-09 2020-03-09 一种微发光二极管外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/078410 WO2021179116A1 (zh) 2020-03-09 2020-03-09 一种微发光二极管外延结构及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210562398.2A Division CN115036400A (zh) 2020-03-09 2020-03-09 一种微发光二极管外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112204758A CN112204758A (zh) 2021-01-08
CN112204758B true CN112204758B (zh) 2022-06-17

Family

ID=74033205

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210562398.2A Pending CN115036400A (zh) 2020-03-09 2020-03-09 一种微发光二极管外延结构及其制备方法
CN202080002983.6A Active CN112204758B (zh) 2020-03-09 2020-03-09 一种微发光二极管外延结构及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210562398.2A Pending CN115036400A (zh) 2020-03-09 2020-03-09 一种微发光二极管外延结构及其制备方法

Country Status (7)

Country Link
US (1) US20230006092A1 (zh)
JP (1) JP7480300B2 (zh)
KR (1) KR20220136405A (zh)
CN (2) CN115036400A (zh)
DE (1) DE112020006856T5 (zh)
TW (1) TWI766403B (zh)
WO (1) WO2021179116A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864289A (zh) * 2021-02-08 2021-05-28 厦门大学 一种低电流Micro LED芯片外延结构及其制备方法
CN116190522B (zh) * 2023-04-26 2023-07-11 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法
CN116504894B (zh) * 2023-06-27 2024-05-14 江西兆驰半导体有限公司 GaN基LED外延片及其生长工艺、LED
CN117253948B (zh) * 2023-11-20 2024-03-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084041A (ja) 2000-09-08 2002-03-22 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
JP4571372B2 (ja) 2002-11-27 2010-10-27 ローム株式会社 半導体発光素子
JP2009059784A (ja) 2007-08-30 2009-03-19 Sharp Corp 窒化物系半導体発光素子
KR100993085B1 (ko) 2009-12-07 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 라이트 유닛
JP4940317B2 (ja) * 2010-02-25 2012-05-30 株式会社東芝 半導体発光素子及びその製造方法
CN102368519B (zh) * 2011-10-27 2016-04-20 华灿光电股份有限公司 一种提高半导体二极管多量子阱发光效率的方法
AU2012339938B2 (en) * 2011-11-18 2015-02-19 Apple Inc. Method of forming a micro led structure and array of micro led structures with an electrically insulating layer
JP2014067893A (ja) 2012-09-26 2014-04-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
US20160359086A1 (en) 2015-06-05 2016-12-08 Ostendo Technologies, Inc. Light Emitting Structures with Multiple Uniformly Populated Active Layers
US10133426B2 (en) * 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
CN106410005B (zh) * 2016-10-18 2018-09-04 华灿光电（浙江）有限公司 一种氮化镓基led外延片及其生长方法
CN107316925B (zh) * 2017-08-17 2019-03-12 合肥彩虹蓝光科技有限公司 紫光led外延结构及其生长方法
CN107833953A (zh) 2017-09-12 2018-03-23 合肥惠科金扬科技有限公司 microLED多量子阱层生长方法
CN108365064B (zh) * 2018-03-26 2019-05-24 郭秀丽 一种多量子阱发光二极管及其制备方法
CN109904288B (zh) * 2019-01-18 2020-04-14 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法

Also Published As

Publication number Publication date
CN112204758A (zh) 2021-01-08
DE112020006856T5 (de) 2023-01-19
JP2023511822A (ja) 2023-03-23
US20230006092A1 (en) 2023-01-05
KR20220136405A (ko) 2022-10-07
WO2021179116A1 (zh) 2021-09-16
TW202135337A (zh) 2021-09-16
TWI766403B (zh) 2022-06-01
JP7480300B2 (ja) 2024-05-09
CN115036400A (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
CN112204758B (zh) 一种微发光二极管外延结构及其制备方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114975704B (zh) 一种led外延片及制备方法
KR20100093872A (ko) 질화물 반도체 발광소자 및 그 제조방법
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114759124A (zh) 一种发光二极管外延片及其制备方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115207177A (zh) 发光二极管外延片及其制备方法
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN103456852B (zh) 一种led外延片及制备方法
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN115986018A (zh) 一种外延片、外延片制备方法及发光二极管
CN114927601A (zh) 一种发光二极管及其制备方法
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN116454180B (zh) 发光二极管外延片及其制备方法、led
CN114450810B (zh) 一种微发光二极管
KR100781772B1 (ko) 발광 다이오드 및 이의 제조 방법
CN117199204A (zh) 一种高光效led外延片及其制备方法、led芯片
CN117766649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810328A (zh) 发光二极管外延片及其制备方法、发光二极管
KR100911775B1 (ko) 질화물계 발광소자
CN118039750A (zh) 一种led外延片的制备方法及led外延片
CN117153980A (zh) 适用于Micro-LED的外延片及其制备方法、Micro-LED

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220602

Address after: No.20 Haitai South Road, Huayuan Industrial Zone, Xiqing District, Tianjin 300384

Applicant after: Tianjin Sanan Optoelectronics Co.,Ltd.

Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Applicant before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant