CN118039750A - 一种led外延片的制备方法及led外延片 - Google Patents
一种led外延片的制备方法及led外延片 Download PDFInfo
- Publication number
- CN118039750A CN118039750A CN202410174257.2A CN202410174257A CN118039750A CN 118039750 A CN118039750 A CN 118039750A CN 202410174257 A CN202410174257 A CN 202410174257A CN 118039750 A CN118039750 A CN 118039750A
- Authority
- CN
- China
- Prior art keywords
- layer
- temperature
- shaped
- semiconductor layer
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 239000004065 semiconductor Substances 0.000 claims abstract description 114
- 238000003780 insertion Methods 0.000 claims abstract description 90
- 230000037431 insertion Effects 0.000 claims abstract description 90
- 238000000137 annealing Methods 0.000 claims abstract description 50
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 48
- 229910002601 GaN Inorganic materials 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000000605 extraction Methods 0.000 abstract description 5
- 238000002310 reflectometry Methods 0.000 abstract description 3
- 230000003746 surface roughness Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 57
- 229910052710 silicon Inorganic materials 0.000 description 57
- 239000010703 silicon Substances 0.000 description 57
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 33
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 19
- 239000011777 magnesium Substances 0.000 description 15
- 229910002704 AlGaN Inorganic materials 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 229910052749 magnesium Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 5
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 5
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910002804 graphite Inorganic materials 0.000 description 4
- 239000010439 graphite Substances 0.000 description 4
- 238000005984 hydrogenation reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本发明提供了一种LED外延片的制备方法及LED外延片，涉及半导体光电子技术领域，该制备方法在第一U型半导体层与第二U型半导体层之间形成了低温U型插入层，并对低温U型插入层进行退火处理，退火处理后的低温U型插入层改变了LED外延片内的位错方向，增加了位错相互消弭的几率，有效的释放了LED外延片中的应力，大幅度降低了后续外延薄膜制备的位错密度，提高了LED外延片质量的同时，增加了LED外延片的波长均匀性，进一步提升了内量子效率；并且退火处理使低温U型插入层远离衬底一侧的表面形成了多个锥形凹槽，这些锥形凹槽增加了低温U型插入层的表面粗糙度，从而增加了光的反射率，进一步提高了光的提取效率。
Description
技术领域
本发明涉及半导体光电子技术领域，更具体地说，涉及一种LED外延片的制备方法及LED外延片。
背景技术
发光二极管(Light Emitting Diode，简称LED)作为一种新型的半导体固态光源，因其优越的性能在照明领域掀起新的浪潮，被誉为第四代绿色照明。
氮化镓(GaN)作为第三代半导体材料代表之一，具有直接带隙、宽禁带、高击穿电场和高热导率等优异性能，GaN基化合物一直是制备蓝白光LED的主要材料，高质量GaN材料一般都通过异质外延方法获得。作为常用于生长GaN外延薄膜的衬底，蓝宝石有稳定的物理化学性质，但它与GaN之间存在很大的晶格失配(16％)及热失配(25％)，因此，生长的GaN外延薄膜质量较差；碳化硅(SiC)衬底虽然与GaN的晶格失配度仅为3.5％，但热失配与蓝宝石相当(25.6％)，且价格昂贵，同时外延技术被垄断，因此也无法大量推广；相比较下，硅(Si)衬底据有成本低、单晶尺寸大、质量高、热导率高和导电性好等诸多优势，并且在Si衬底上形成的GaN外延薄膜也有望与硅的微电子技术相集成。
基于上述这些优点，在Si衬底上制备GaN外延薄膜的LED外延片也越来越受到重视，但是，目前在Si衬底上制备GaN外延薄膜的质量不如蓝宝石衬底，其主要原因是由于Si和GaN的晶格失配和热失配较大，从而造成外延片应力大，易龟裂；同时位错密度较高，使得在Si衬底上制备的LED外延片翘曲严重，波长均匀性差，同时内量子效率偏低。
因此，制备一种位错密度低，且内量子效率高的LED外延片成为了亟需解决的问题。
发明内容
有鉴于此，为解决上述问题，本发明提供一种LED外延片的制备方及LED外延片，技术方案如下：
一种LED外延片的制备方法，所述LED外延片的制备方法包括：
提供一衬底；
在所述衬底的一侧形成第一U型半导体层；
在所述第一U型半导体层背离所述衬底的一侧形成低温U型插入层；
对所述低温U型插入层进行退火处理，以在所述低温U型插入层远离所述衬底一侧的表面形成多个锥形凹槽；
在所述进行退火处理后的低温U型插入层背离所述衬底的一侧形成第二U型半导体层。
可选的，在上述LED外延片的制备方法中，所述在所述第一U型半导体层背离所述衬底的一侧形成低温U型插入层，包括：
在所述第一U型半导体层背离所述衬底的一侧形成厚度范围为30nm-100nm的所述低温U型插入层。
可选的，在上述LED外延片的制备方法中，所述在所述第一U型半导体层背离所述衬底的一侧形成低温U型插入层，包括：
在温度范围为950℃-1050℃，TMGa的流量范围为150sccm-350sccm，时间范围为150s-250s的条件下，在所述第一U型半导体层背离所述衬底的一侧形成所述低温U型插入层。
可选的，在上述LED外延片的制备方法中，所述对所述低温U型插入层进行退火处理，包括：
在温度范围为950℃-1050℃，压力范围为100Torr-200Torr，时间范围为5s-15s的条件下，对所述低温U型插入层进行退火处理。
可选的，在上述LED外延片的制备方法中，所述低温U型插入层为低温U型氮化镓插入层。
可选的，在上述LED外延片的制备方法中，所述在所述衬底一侧形成第一U型半导体层，包括：
在所述衬底一侧形成厚度为2μm的所述第一U型半导体层；
所述第一子U型半导体层为U型氮化镓层。
可选的，在上述LED外延片的制备方法中，所述在所述进行退火处理后的低温U型插入层背离所述衬底的一侧形成第二U型半导体层，包括：
在所述进行退火处理后的低温U型插入层背离所述衬底的一侧形成厚度为0.5μm的所述第二子U型半导体层；
所述第二子U型半导体层为U型氮化镓层。
可选的，在上述LED外延片的制备方法中，所述LED外延片的制备方法还包括：
在所述第二U型半导体层背离所述衬底的一侧，依次形成堆叠设置的N型半导体层、应力释放层、多量子阱层以及P型半导体层。
可选的，在上述LED外延片的制备方法中，在形成所述第一U型半导体层之前，还包括：
在所述衬底与所述第一U型半导体层之间形成缓冲层；
在所述缓冲层与所述第一U型半导体层之间形成步进缓冲层。
一种LED外延片，所述LED外延片包括：
衬底；
位于所述衬底一侧，且依次堆叠设置的第一U型半导体层、低温U型插入层以及第二U型半导体层；
其中，所述低温U型插入层远离所述衬底一侧的表面具有多个锥形凹槽。
相较于现有技术，本发明实现的有益效果为：
本发明提供了一种LED外延片的制备方法，该制备方法中在衬底的一侧依次形成了第一U型半导体层、低温U型插入层以及第二U型半导体层；在第一U型半导体层与第二U型半导体层之间形成了低温U型插入层，并对低温U型插入层进行退火处理，退火处理后的低温U型插入层改变了LED外延片内的位错方向，增加了位错相互消弭的几率，有效的释放了LED外延片中的应力，大幅度降低了后续外延薄膜制备的位错密度，提高了LED外延片质量的同时，增加了LED外延片的波长均匀性，进一步提升了内量子效率；并且退火处理使低温U型插入层远离衬底一侧的表面形成了多个锥形凹槽，这些锥形凹槽增加了低温U型插入层的表面粗糙度，从而增加了光的反射率，进一步提高了光的提取效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种LED外延片制备方法的流程示意图；
图2为本发明实施例提供的一种LED外延片的部分结构示意图；
图3为本发明实施例提供的另一种LED外延片的部分结构示意图；
图4为本发明实施例提供的又一种LED外延片的部分结构示意图；
图5为本发明实施例提供的又一种LED外延片的部分结构示意图；
图6为本发明实施例提供的又一种LED外延片的部分结构示意图；
图7为本发明实施例提供的又一种LED外延片的部分结构示意图；
图8为本发明实施例提供的又一种LED外延片的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
基于背景技术中的内容而言，传统的基于硅衬底的LED外延片中的U型氮化镓是Bulk结构，其主要是用于完成步进缓冲层到N型半导体层的过渡，为后续的N型半导体层的生长提供一个平整的表面形貌，这种生长方法无法有效隔绝产生于硅衬底和缓冲层中的巨大晶格失配，从而在LED外延片中产生了大量位错和缺陷，同时伴随着内应力的产生，而这些缺陷会随着后续LED外延层的生长一直延伸至多量子阱发光层，从而造成量子阱和量子垒中内应力分布不均匀，缺陷密度偏高，对LED外延片的波长均匀性和内量子效率产生负面影响。
基于此，本申请提供了一种LED外延片的制备方法，包括在衬底的一侧依次形成第一U型半导体层、低温U型插入层以及第二U型半导体层；相较于现有的U型氮化镓层，本申请中在第一U型半导体层与第二U型半导体层之间形成了低温U型插入层，同时对低温U型插入层进行了退火处理，退火处理后的低温U型插入层改变了位错的方向，增加了位错互相消弭的几率，在LED外延片的生长过程中能有效地引导应力的释放，大幅降低了后续生长的外延层的缺陷密度，同时改善了多量子阱发光层内的应力，减小了量子阱与量子垒中的位错密度，量子阱与量子垒中位错密度更低的情况下，内量子效率能得到提高，同时内应力降低的情况下LED外延片波长均匀性也能得到不同程度的提升。
此外，由于对低温U型插入层退火处理时，在低温U型插入层远离衬底一侧的表面形成多个锥形凹槽，也就是说，低温U型插入层远离衬底一侧的表面粗糙度提升，提高了LED外延片的光反射率以及光提取率，进一步提升了外量子效率。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种LED外延片制备方法的流程示意图；参考图2，图2为本发明实施例提供的一种LED外延片的部分结构示意图；参考图3，图3为本发明实施例提供的另一种LED外延片的部分结构示意图；参考图4，图4为本发明实施例提供的又一种LED外延片的部分结构示意图；参考图5，图5为本发明实施例提供的又一种LED外延片的部分结构示意图；参考图6，图6为本发明实施例提供的又一种LED外延片的部分结构示意图；所述LED外延片的制备方法包括：
S101：提供一衬底01。
具体的，制备该LED外延片采用的设备是金属有机化合物化学气相沉淀(MOCVD)设备，其中，以三甲基镓TMGa、三乙基镓TEGa为Ga源，氨气NH3为N源，H2、N2为载气，掺杂源分别为硅烷SiH4、三甲基铝TMAl和二茂镁CP2Mg。
提供的衬底01可以为硅衬底，该硅衬底的晶体的取向为(111)。
S102：在所述衬底01的一侧形成第一U型半导体层02。
可选的，在本发明的另一实施例中，所述在所述衬底01一侧形成第一U型半导体层02，包括：
在所述衬底01一侧形成厚度为2μm的所述第一U型半导体层02。
所述第一子U型半导体层02为U型氮化镓层。
具体的，在形成第一子U型半导体层02时，MOCVD设备中的温度可以为1150℃，TMGa流量可以为700sccm，生成的第一子U型半导体层02厚度可以为2μm，需要说明的是，第一子U型半导体层02为U型氮化镓层，与现有的U型氮化镓层相同。
可选的，参考图7，图7为本发明实施例提供的又一种LED外延片的部分结构示意图；在本发明的另一实施例中，在形成所述第一U型半导体层02之前，还包括：
在所述衬底01与所述第一U型半导体层02之间形成缓冲层06。
在所述缓冲层06与所述第一U型半导体层02之间形成步进缓冲层07。
具体的，缓冲层06可以为AlN缓冲层，形成AlN缓冲层时，可以在MOCVD设备中通入TMAl、NH3、H2、N2，温度范围可以为900℃-1100℃，包括端点值，例如，温度可以为900℃或1050℃或1070℃等，厚度的范围可以为60nm-150nm，包括端点值，例如，厚度可以为100nm或120nm或150nm等。
步进缓冲层07可以为AlGaN步进缓冲层，形成AlGaN步进缓冲层时，可以在MOCVD设备中通入TMAl、TMGa、NH3、H2、N2，温度范围可以为950℃-1070℃，包括端点值，例如，温度可以为950℃或1050℃或1070℃等，厚度的范围可以为400nm-600nm，包括端点值，例如，厚度可以为400nm或500nm或550nm等。需要说明的是，对缓冲层06与步进缓冲层07的不做具体的限定。
需要说明的是，硅衬底与缓冲层02之间形成了较大的晶格失配，导致LED外延片中的内应力增大，并且产生了大量的位错与缺陷，为了减小内应力，本发明制备了低温U型插入层03。
S103：在所述第一U型半导体层02背离所述衬底01的一侧形成低温U型插入层03。
可选的，在本发明的另一实施例中，所述在所述第一U型半导体层02背离所述衬底01的一侧形成低温U型插入层03，包括：
在所述第一U型半导体层02背离所述衬底01的一侧形成厚度范围为30nm-100nm的所述低温U型插入层03。
具体的，低温U型插入层03的厚度取值范围可以为30nm-100nm，包括端点值，例如，低温U型插入层03的厚度取值可以为60nm或70nm或90nm等，并不做具体的限定。
可选的，在本发明的另一实施例中，所述在所述第一U型半导体层02背离所述衬底01的一侧形成低温U型插入层03，包括：
在温度范围为950℃-1050℃，TMGa的流量范围为150sccm-350sccm，时间范围为150s-250s的条件下，在所述第一U型半导体层背离所述衬底的一侧形成所述低温U型插入层。
具体的，在形成低温U型插入层03时，MOCVD设备中的温度范围可以为950℃-1050℃，包括端点值，例如，温度可以为1000℃或1010℃或1050℃等，并不做具体的限定；MOCVD设备中通入的TMGa的流量范围可以为150sccm-350sccm，包括端点值，例如，TMGa的流量可以为150sccm或200sccm或300sccm等，并不做具体的限定；形成低温U型插入层03的时间范围可以为150s-250s，包括端点值，例如，形成低温U型插入层03的时间可以为150s或200s或220s等，并不做具体的限定。需要说明的是，在这种条件下生成的低温U型插入层03的性能更好。
可选的，在本发明的另一实施例中，所述低温U型插入层03为低温U型氮化镓插入层。
在形成低温U型氮化镓插入层之后，对低温U型氮化镓插入层进行处理。
S104：对所述低温U型插入层03进行退火处理，以在所述低温U型插入层远离所述衬底一侧的表面形成多个锥形凹槽04。
可选的，所述对所述低温U型插入层03进行退火处理，包括：
在温度范围为950℃-1050℃，压力范围为100Torr-200Torr，时间范围为5s-15s的条件下，对所述低温U型插入层进行退火处理。
具体的，在对低温U型插入层03进行退火时，MOCVD设备中TMGa和NH3全关，MOCVD设备中的温度范围可以为950℃-1050℃，包括端点值，例如，温度可以为1000℃或1020℃或1050℃等，并不做具体的限定；MOCVD设备中压力范围可以为100Torr-200Torr，包括端点值，例如，压力可以为100Torr或150Torr或170Torr等，并不做具体的限定；对低温U型插入层03进行退火的时间范围可以为5s-15s，包括端点值，例如，对低温U型插入层03进行退火的时间可以为5s或8s或10s等，并不做具体的限定。
退火处理后的低温U型插入层改变了LED外延层内的纵向位错的方向，从而达到减小位错密度的目的，改善了LED外延层内应力，减小了LED外延片的翘曲，降低了LED外延层的波长标准差，提高了内量子效率。
此外，低温U型插入层03通过退火处理后分解掉了部分键能低的氮化镓单晶，在一个二维平面上形成轻微的三维平台，即在远离衬底01一侧的表面形成多个锥形凹槽04，这些锥形凹槽04改变了低温U型插入层的形貌，使其具有了粗糙的表面，增加了光的反射率，进一步提高了光的提取效率。
S105：在所述进行退火处理后的低温U型插入层背离所述衬底01的一侧形成第二U型半导体层05。
可选的，在本发明的另一实施例中，所述在所述进行退火处理后的低温U型插入层背离所述衬底01的一侧形成第二U型半导体层05，包括：
在所述进行退火处理后的低温U型插入层背离所述衬底01的一侧形成厚度为0.5μm的所述第二子U型半导体层05。
所述第二子U型半导体层05为U型氮化镓层。
具体的，在形成第二子U型半导体层05时，MOCVD设备中的温度可以为1150℃，TMGa流量可以为700sccm，厚度可以为0.5μm，需要说明的是，第二子U型半导体层05为U型氮化镓层，与现有的U型氮化镓层相同。
可选的，参考图8，图8为本发明实施例提供的又一种LED外延片的结构示意图；在本发明的另一实施例中，所述LED外延片的制备方法还包括：
在所述第二U型半导体层05背离所述衬底的一侧，依次形成堆叠设置的N型半导体层08、应力释放层09、多量子阱层10以及P型半导体层11。
其中，N型半导体层08可以为N型氮化镓层，P型半导体层11可以为P型氮化镓层，多量子阱层10可以为InGaN/GaN多层量子阱层。
具体的，在第二U型半导体层05背离衬底的一侧形成N型半导体层08时，在MOCVD设备中通入TMGa、SiH4、NH3、H2、N2，温度可以为1070℃，厚度可以为2000nm，其中，硅掺杂的浓度可以为1E19cm-3。
在N型半导体层08背离衬底01的一侧形成应力释放层09时，在MOCVD设备中通入TEGa、TMIn、SiH4、NH3、H2、N2，该应力释放层09作为多量子阱层中第1-10个周期中低浓度的InGaN/GaN浅阱层，厚度可以为140nm，其中形成浅阱的温度为840℃，形成垒的温度为900℃。
在应力释放层09背离衬底01的一侧形成多量子阱层10时，多量子阱层10的厚度可以为200nm，该多量子阱层10包括多个周期，在任一周期中先生长InGaN阱层，此时在MOCVD设备中通入TEGa、TMIn、NH3、N2，生长温度可以为770℃，厚度可以为2.5nm；然后生长GaN垒层，此时在MOCVD设备中通入TEGa、SiH4、NH3、H2、N2，生长温度可以为880℃，厚度可以为12nm，其中，硅的掺杂浓度为1E18cm-3。
在多量子阱层10背离衬底01的一侧形成P型半导体层11时，在MOCVD设备中通入TMGa、CP2Mg、NH3、H2、N2，厚度可以为200nm，温度可以为950℃，其中，镁的掺杂浓度可以为2E19cm-3。
最后进行降温退火处理，结束生长，形成最终的LED外延片。
需要说明的是，在生长了低温U型插入层03之后，由于退火处理改变位错的方向，增加了位错互相消弭的几率，在生长过程中能有效地引导应力的释放，大幅降低后续生长的N型氮化镓层中的缺陷密度，紧随生长的多量子阱的内应力和晶体质量也都随之改善，由于多量子阱中阱层和垒层中的位错密度越低，内量子效率越高，所以进一步的增加了LED外延片的波长均匀性。
可选的，参考图6，本发明在上述LED外延片的制备方法的基础上，提供了一种LED外延片，所述LED外延片包括：
衬底01。
位于所述衬底01一侧，且依次堆叠设置的第一U型半导体层02、低温U型插入层02以及第二U型半导体层03。
其中，所述低温U型插入层02远离所述衬底01一侧的表面具有多个锥形凹槽04。
需要说明的是，该LED外延片是由上述LED外延片的制备方法制备出来的，与其结构相同，在此不再进行赘述。
基于上述内容，本发明提供了四个具体实施例来进行阐述。
实施例一
采用MOCVD设备，并以三甲基镓TMGa、三乙基镓TEGa为Ga源，氨气NH3为N源，H2、N2为载气，掺杂源分别是硅烷SiH4、三甲基铝TMAl和二茂镁CP2Mg。其中，衬底采用硅衬底，该硅衬底的晶体的取向为(111)，石墨盘作为载盘。
首先对硅衬底进行1min氢化处理，去除表面杂质等，然后在MOCVD设备中通入TMAl、NH3、H2、N2，温度设置为1050℃，在硅衬底的一侧生长厚度为100nm的AlN缓冲层。然后在MOCVD设备中通入TMAl、TMGa、NH3、H2、N2，温度设置为1050℃，在AIN缓冲层背离硅衬底的一侧生长厚度为500nm的AlGaN步进缓冲层。继续将MOCVD设备中TMGa的流量设置为700sccm，温度设置为1150℃，在AlGaN步进缓冲层背离硅衬底的一侧生长厚度为2μm的第一U型半导体层。
继续将MOCVD设备中的温度设置为1000℃，压力设置为150Torr，TMGa流量设置为200sccm，生长时间为200s，在第一U型半导体层背离硅衬底的一侧生长厚度为60nm的低温U型插入层。对该低温U型插入层进行退火处理，此时TMGa和NH3全关，并将退火的温度设置为1000℃，压力设置为150Torr，退火处理时间为10s；退火处理完成后，继续将MOCVD设备中的温度设置为1150℃，TMGa流量设置为700sccm，在退火处理后的低温U型插入层背离硅衬底的一侧生长厚度为0.5μm的第二U型半导体层。
继续在MOCVD设备中通入TMGa、SiH4、NH3、H2、N2，并将温度设置为1070℃，硅掺杂的浓度设置为1E19cm-3，在第二U型半导体层背离硅衬底的一侧生长厚度为2000nm的N型半导体层。继续在MOCVD设备中通入TEGa、TMIn、SiH4、NH3、H2、N2，生长应力释放层，其中应力释放层做为多量子阱层中第1-10个周期中低浓度的InGaN/GaN浅阱层，厚度可以设置为140nm，其中形成浅阱的温度为840℃，形成垒的温度为900℃。
多量子阱层包括多个周期，在任一周期中先生长InGaN阱层，此时在MOCVD设备中通入TEGa、TMIn、NH3、N2，将温度设置为770℃，生长厚度为2.5nm的InGaN阱层；然后生长GaN垒层，此时在MOCVD设备中通入TEGa、SiH4、NH3、H2、N2，将温度设置为880℃，生长厚度为12nm的GaN垒层，进行多周期生长，最终将多量子阱层的厚度生长为200nm，其中，硅的掺杂浓度设置为1E18cm-3。继续在MOCVD设备中通入TMGa、CP2Mg、NH3、H2、N2，将温度设置为950℃，镁的掺杂浓度设置为2E19cm-3，在多量子阱层背离硅衬底的一侧形成P型半导体层。最后进行降温退火处理，结束生长。
对实施例一中形成的LED外延片进行X射线衍射(X-RayDiffraction，简称XRD)测试以及芯片制作，并进行光电参数测试。相较于现有的LED外延片，本实施例中的XRD测试半峰宽明显减小，证明氮化镓晶体质量提升明显，光致发光(Photoluminescence，简称PL)测试波长半峰宽(Hw)和波长标准差(Std)明显减小，证明量子阱内缺陷减少，阱层和垒层界面分层明显，异质结间内应力下降。芯片制作完成后进行光电参数测试，亮度(LOP)有所提升，证明多量子阱结构质量提升，内量子效率提升，出光效率提升。
实施例二
采用MOCVD设备，并以三甲基镓TMGa、三乙基镓TEGa为Ga源，氨气NH3为N源，H2、N2为载气，掺杂源分别是硅烷SiH4、三甲基铝TMAl和二茂镁CP2Mg。其中，衬底采用硅衬底，该硅衬底的晶体的取向为(111)，石墨盘作为载盘。
首先对硅衬底进行1min氢化处理，去除表面杂质等，然后在MOCVD设备中通入TMAl、NH3、H2、N2，温度设置为1050℃，在硅衬底的一侧生长厚度为100nm的AlN缓冲层。然后在MOCVD设备中通入TMAl、TMGa、NH3、H2、N2，温度设置为1050℃，在AIN缓冲层背离硅衬底的一侧生长厚度为500nm的AlGaN步进缓冲层。继续将MOCVD设备中TMGa的流量设置为700sccm，温度设置为1150℃，在AlGaN步进缓冲层背离硅衬底的一侧生长厚度为2μm的第一U型半导体层。
继续将MOCVD设备中的温度设置为1000℃，压力设置为150Torr，TMGa流量设置为200sccm，生长时间为300s，在第一U型半导体层背离硅衬底的一侧生长厚度为90nm的低温U型插入层。对该低温U型插入层进行退火处理，此时TMGa和NH3全关，并将退火的温度设置为1000℃，压力设置为150Torr，退火处理时间为10s；退火处理完成后，继续将MOCVD设备中的温度设置为1150℃，TMGa流量设置为700sccm，在退火处理后的低温U型插入层背离硅衬底的一侧生长厚度为0.5μm的第二U型半导体层。
继续在MOCVD设备中通入TMGa、SiH4、NH3、H2、N2，并将温度设置为1070℃，硅掺杂的浓度设置为1E19cm-3，在第二U型半导体层背离硅衬底的一侧生长厚度为2000nm的N型半导体层。继续在MOCVD设备中通入TEGa、TMIn、SiH4、NH3、H2、N2，生长应力释放层，其中应力释放层做为多量子阱层中第1-10个周期中低浓度的InGaN/GaN浅阱层，厚度可以设置为140nm，其中形成浅阱的温度为840℃，形成垒的温度为900℃。
多量子阱层包括多个周期，在任一周期中先生长InGaN阱层，此时在MOCVD设备中通入TEGa、TMIn、NH3、N2，将温度设置为770℃，生长厚度为2.5nm的InGaN阱层，然后生长GaN垒层，此时在MOCVD设备中通入TEGa、SiH4、NH3、H2、N2，将温度设置为880℃，生长厚度为12nm的GaN垒层，进行多周期生长，最终将多量子阱层的厚度生长为200nm，其中，硅的掺杂浓度设置为1E18cm-3。继续在MOCVD设备中通入TMGa、CP2Mg、NH3、H2、N2，将温度设置为950℃，镁的掺杂浓度设置为2E19cm-3，在多量子阱层背离硅衬底的一侧形成P型半导体层。最后进行降温退火处理，结束生长。
对实施例二中形成的LED外延片进行XRD测试以及芯片制作，并进行光电参数测试。相较于实施例一中的LED外延片，低温U型插入层的厚度变厚，XRD测试显示，半峰宽略有下降，但翘曲变大，生产过程中可以根据具体情况控制缺陷密度和应力控制的比例关系。
实施例三
采用MOCVD设备，并以三甲基镓TMGa、三乙基镓TEGa为Ga源，氨气NH3为N源，H2、N2为载气，掺杂源分别是硅烷SiH4、三甲基铝TMAl和二茂镁CP2Mg。其中，衬底采用硅衬底，该硅衬底的晶体的取向为(111)，石墨盘作为载盘。
首先对硅衬底进行1min氢化处理，去除表面杂质等，然后在MOCVD设备中通入TMAl、NH3、H2、N2，温度设置为1050℃，在硅衬底的一侧生长厚度为100nm的AlN缓冲层。然后在MOCVD设备中通入TMAl、TMGa、NH3、H2、N2，温度设置为1050℃，在AIN缓冲层背离硅衬底的一侧生长厚度为500nm的AlGaN步进缓冲层。继续将MOCVD设备中TMGa的流量设置为700sccm，温度设置为1150℃，在AlGaN步进缓冲层背离硅衬底的一侧生长厚度为2μm的第一U型半导体层。
继续将MOCVD设备中的温度设置为1000℃，压力设置为150Torr，TMGa流量设置为100sccm，生长时间为250s，在第一U型半导体层背离硅衬底的一侧生长厚度为60nm的低温U型插入层。对该低温U型插入层进行退火处理，此时TMGa和NH3全关，并将退火的温度设置为1000℃，压力设置为150Torr，退火处理时间为10s；退火处理完成后，继续将MOCVD设备中的温度设置为1150℃，TMGa流量设置为700sccm，在退火处理后的低温U型插入层背离硅衬底的一侧生长厚度为0.5μm的第二U型半导体层。
继续在MOCVD设备中通入TMGa、SiH4、NH3、H2、N2，并将温度设置为1070℃，硅掺杂的浓度设置为1E19cm-3，在第二U型半导体层背离硅衬底的一侧生长厚度为2000nm的N型半导体层。继续在MOCVD设备中通入TEGa、TMIn、SiH4、NH3、H2、N2，生长应力释放层，其中应力释放层做为多量子阱层中第1-10个周期中低浓度的InGaN/GaN浅阱层，厚度可以设置为140nm，其中形成浅阱的温度为840℃，形成垒的温度为900℃。
多量子阱层包括多个周期，在任一周期中先生长InGaN阱层，此时在MOCVD设备中通入TEGa、TMIn、NH3、N2，将温度设置为770℃，生长厚度为2.5nm的InGaN阱层，然后生长GaN垒层，此时在MOCVD设备中通入TEGa、SiH4、NH3、H2、N2，将温度设置为880℃，生长厚度为12nm的GaN垒层，进行多周期生长，最终将多量子阱层的厚度生长为200nm，其中，硅的掺杂浓度设置为1E18cm-3。继续在MOCVD设备中通入TMGa、CP2Mg、NH3、H2、N2，将温度设置为950℃，镁的掺杂浓度设置为2E19cm-3，在多量子阱层背离硅衬底的一侧形成P型半导体层。最后进行降温退火处理，结束生长。
对实施例三中形成的LED外延片进行XRD测试以及芯片制作，并进行光电参数测试。相较于实施例一中的LED外延片，低温U型插入层生长速率变慢，PL测试显示，波长半峰宽(Hw)和波长标准差(Std)略微变小，但亮度(LOP)变低，生产过程中可以适当牺牲少许亮度来改善波长均匀性。
实施例四
采用MOCVD设备，并以三甲基镓TMGa、三乙基镓TEGa为Ga源，氨气NH3为N源，H2、N2为载气，掺杂源分别是硅烷SiH4、三甲基铝TMAl和二茂镁CP2Mg。其中，衬底采用硅衬底，该硅衬底的晶体的取向为(111)，石墨盘作为载盘。
首先对硅衬底进行1min氢化处理，去除表面杂质等，然后在MOCVD设备中通入TMAl、NH3、H2、N2，温度设置为1050℃，在硅衬底的一侧生长厚度为100nm的AlN缓冲层。然后在MOCVD设备中通入TMAl、TMGa、NH3、H2、N2，温度设置为1050℃，在AIN缓冲层背离硅衬底的一侧生长厚度为500nm的AlGaN步进缓冲层。继续将MOCVD设备中TMGa的流量设置为700sccm，温度设置为1150℃，在AlGaN步进缓冲层背离硅衬底的一侧生长厚度为2μm的第一U型半导体层。
继续将MOCVD设备中的温度设置为1000℃，压力设置为150Torr，TMGa流量设置为200sccm，生长时间为200s，在第一U型半导体层背离硅衬底的一侧生长厚度为60nm的低温U型插入层。对该低温U型插入层进行退火处理，此时TMGa和NH3全关，并将退火的温度设置为1000℃，压力设置为150Torr，退火处理时间为10s；退火处理完成后，继续将MOCVD设备中的温度设置为1150℃，TMGa流量设置为700sccm，在退火处理后的低温U型插入层背离硅衬底的一侧生长厚度为0.5μm的第二U型半导体层。
继续在MOCVD设备中通入TMGa、SiH4、NH3、H2、N2，并将温度设置为1070℃，硅掺杂的浓度设置为1E19cm-3，在第二U型半导体层背离硅衬底的一侧生长厚度为2000nm的N型半导体层。继续在MOCVD设备中通入TEGa、TMIn、SiH4、NH3、H2、N2，生长应力释放层，其中应力释放层做为多量子阱层中第1-10个周期中低浓度的InGaN/GaN浅阱层，厚度可以设置为140nm，其中形成浅阱的温度为840℃，形成垒的温度为900℃。
多量子阱层包括多个周期，在任一周期中先生长InGaN阱层，此时在MOCVD设备中通入TEGa、TMIn、NH3、N2，将温度设置为770℃，生长厚度为2.5nm的InGaN阱层，然后生长GaN垒层，此时在MOCVD设备中通入TEGa、SiH4、NH3、H2、N2，将温度设置为880℃，生长厚度为12nm的GaN垒层，进行多周期生长，最终将多量子阱层的厚度生长为200nm，其中，硅的掺杂浓度设置为1E18cm-3。继续在MOCVD设备中通入TMGa、CP2Mg、NH3、H2、N2，将温度设置为950℃，镁的掺杂浓度设置为2E19cm-3，在多量子阱层背离硅衬底的一侧形成P型半导体层。最后进行降温退火处理，结束生长。
对实施例四中形成的LED外延片进行XRD测试以及芯片制作，并进行光电参数测试。相较于实施例一中的LED外延片，低温U型插入层退火时间下降，电学测试参数显示IR值会变小，静电放电(Electro-Static discharge，简称ESD)能提会略微提升，生产过程中可以根据具体情况控制IR和ESD良率，改善电学性能。
基于上述四个实施例，可以明显看出设置低温U型插入层，可以改善LED外延片的内应力，降低异质结之间的位错密度，同时增加了出光率，得到了一个高质量的硅衬底上的LED外延片，该LED外延片具有更好的波长均匀性，高内量子效率和外量子效率，并且亮度更高。
以上对本发明所提供的一种LED外延片的制备方及LED外延片进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的结构而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种LED外延片的制备方法，其特征在于，所述LED外延片的制备方法包括：
提供一衬底；
在所述衬底的一侧形成第一U型半导体层；
在所述第一U型半导体层背离所述衬底的一侧形成低温U型插入层；
对所述低温U型插入层进行退火处理，以在所述低温U型插入层远离所述衬底一侧的表面形成多个锥形凹槽；
在所述进行退火处理后的低温U型插入层背离所述衬底的一侧形成第二U型半导体层。
2.根据权利要求1所述的LED外延片的制备方法，其特征在于，所述在所述第一U型半导体层背离所述衬底的一侧形成低温U型插入层，包括：
在所述第一U型半导体层背离所述衬底的一侧形成厚度范围为30nm-100nm的所述低温U型插入层。
3.根据权利要求1所述的LED外延片的制备方法，其特征在于，所述在所述第一U型半导体层背离所述衬底的一侧形成低温U型插入层，包括：
在温度范围为950℃-1050℃，TMGa的流量范围为150sccm-350sccm，时间范围为150s-250s的条件下，在所述第一U型半导体层背离所述衬底的一侧形成所述低温U型插入层。
4.根据权利要求1所述的LED外延片的制备方法，其特征在于，所述对所述低温U型插入层进行退火处理，包括：
在温度范围为950℃-1050℃，压力范围为100Torr-200Torr，时间范围为5s-15s的条件下，对所述低温U型插入层进行退火处理。
5.根据权利要求1所述的LED外延片的制备方法，其特征在于，所述低温U型插入层为低温U型氮化镓插入层。
6.根据权利要求1所述的LED外延片的制备方法，其特征在于，所述在所述衬底一侧形成第一U型半导体层，包括：
在所述衬底一侧形成厚度为2μm的所述第一U型半导体层；
所述第一子U型半导体层为U型氮化镓层。
7.根据权利要求1所述的LED外延片的制备方法，其特征在于，所述在所述进行退火处理后的低温U型插入层背离所述衬底的一侧形成第二U型半导体层，包括：
在所述进行退火处理后的低温U型插入层背离所述衬底的一侧形成厚度为0.5μm的所述第二子U型半导体层；
所述第二子U型半导体层为U型氮化镓层。
8.根据权利要求1所述的LED外延片的制备方法，其特征在于，所述LED外延片的制备方法还包括：
在所述第二U型半导体层背离所述衬底的一侧，依次形成堆叠设置的N型半导体层、应力释放层、多量子阱层以及P型半导体层。
9.根据权利要求1所述的LED外延片的制备方法，其特征在于，在形成所述第一U型半导体层之前，还包括：
在所述衬底与所述第一U型半导体层之间形成缓冲层；
在所述缓冲层与所述第一U型半导体层之间形成步进缓冲层。
10.一种LED外延片，其特征在于，所述LED外延片包括：
衬底；
位于所述衬底一侧，且依次堆叠设置的第一U型半导体层、低温U型插入层以及第二U型半导体层；
其中，所述低温U型插入层远离所述衬底一侧的表面具有多个锥形凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410174257.2A CN118039750A (zh) | 2024-02-07 | 2024-02-07 | 一种led外延片的制备方法及led外延片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410174257.2A CN118039750A (zh) | 2024-02-07 | 2024-02-07 | 一种led外延片的制备方法及led外延片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118039750A true CN118039750A (zh) | 2024-05-14 |
Family
ID=90983552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410174257.2A Pending CN118039750A (zh) | 2024-02-07 | 2024-02-07 | 一种led外延片的制备方法及led外延片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118039750A (zh) |
-
2024
- 2024-02-07 CN CN202410174257.2A patent/CN118039750A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108847435B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN112204758B (zh) | 一种微发光二极管外延结构及其制备方法 | |
| CN116053369A (zh) | 发光二极管外延片及其制备方法 | |
| CN110828623B (zh) | 发光二极管制备方法和发光二极管 | |
| CN113690350B (zh) | 微型发光二极管外延片及其制造方法 | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114864770A (zh) | 一种硅基氮化镓外延片及其制作方法 | |
| CN115207177A (zh) | 发光二极管外延片及其制备方法 | |
| CN114899090B (zh) | 一种外延片制备方法、外延片及led芯片 | |
| CN110635001A (zh) | 一种硅衬底GaN基外延结构的制备方法及外延结构 | |
| CN114883460A (zh) | 发光二极管外延片及其制备方法 | |
| CN116344695A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116845153A (zh) | 一种高光效发光二极管外延片、制备方法及led | |
| CN116190520A (zh) | 提高波长良率的led外延片及其制备方法、led芯片 | |
| CN115295693A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116190511A (zh) | 一种高光效led外延片、制备方法及led芯片 | |
| CN115064622A (zh) | 一种复合N型GaN层、发光二极管外延片及其制备方法 | |
| CN114927601A (zh) | 一种发光二极管及其制备方法 | |
| WO2019100064A1 (en) | Semipolar and nonpolar light-emitting devices | |
| CN103337571A (zh) | 改善GaN基外延片内波长集中度的外延结构及生长方法 | |
| CN115966640A (zh) | 一种led芯片及其制备方法 | |
| CN115000250A (zh) | 一种GaN LED结构及其制作方法 | |
| CN114373840A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN118039750A (zh) | 一种led外延片的制备方法及led外延片 | |
| CN111244232B (zh) | Led制备工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |