CN115966640A - 一种led芯片及其制备方法 - Google Patents

Abstract

本申请公开了一种LED芯片及其制备方法，该LED芯片包括依次层叠的Si衬底、第一缓冲层、第二缓冲层和由第一型GaN层、多量子阱层以及第二型GaN层组成的GaN发光层，其中，第一缓冲层为AlN层，第二缓冲层包括多层AlGaN层，从而通过AlN层和AlGaN层使Si衬底逐渐过渡到GaN发光层；并且，在第二缓冲层中，在相邻两层AlGaN层之间插入一层缺陷阻挡层，且缺陷阻挡层至少包括SiN层，从而利用SiN层抑制AlGaN层中的部分位错和缺陷，并有效引导AlGaN层中应力的释放，以提高后续生长的GaN发光层的内应力状况和晶体质量，降低缺陷密度，改善LED芯片的波长均匀性和内量子效率，提升亮度。

Description

一种LED芯片及其制备方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种LED芯片及其制备方法。

背景技术

发光二极管(Light Emitting Diode，LED)作为一种新型的半导体固态光源，因其优越的性能在照明领域掀起新的浪潮，被誉为第四代绿色照明。GaN作为第三代半导体材料代表之一，具有直接带隙、宽禁带、高击穿电场和高热导率等优异性能，成为制备蓝白光LED芯片中发光层的主要材料。

高质量GaN发光层一般通过异质外延方法获得。蓝宝石作为常用于生长GaN发光层的衬底，具有稳定的物理化学性质，但它与GaN材料间存在很大的晶格失配(失配度为16％)和热失配(失配度为25％)，造成生长的GaN发光层质量较差。SiC材料虽然与GaN材料的晶格失配度仅为3.5％，但SiC材料和GaN材料的热失配(失配度为25.6％)与蓝宝石和GaN材料的热失配相当，且SiC材料价格昂贵，同时，SiC外延技术被美国科锐公司垄断，因此也无法大量推广。相比较下，Si衬底具有成本低、单晶尺寸大、质量高、热导率高和导电性好等诸多优势，并且，在Si衬底上的GaN发光层也有望与Si基微电子计数相集成，因此，在Si衬底上制备GaN发光层的LED芯片越来越受到重视。

然而，由于Si材料和GaN材料的晶格失配和热失配也较大，使得目前在Si衬底上制备的GaN发光层质量不如在蓝宝石衬底上制备的GaN发光层质量，其缺陷密度较高，使LED外延片应力大易龟裂、翘曲严重，同时波长均匀性差，内量子效率偏低，亮度低。

发明内容

为解决上述技术问题，本申请实施例提供了一种LED芯片及其制备方法，以提高在Si衬底上制备的GaN发光层的质量，降低GaN发光层中的缺陷密度，从而得到缺陷少、应力小的高质量LED外延片，达到提升波长均匀性和内量子效率，进而提升亮度的目的。

为实现上述目的，本申请实施例提供了如下技术方案：

一种LED芯片，包括：

Si衬底；

位于所述Si衬底一侧的第一缓冲层，所述第一缓冲层为AlN层；

位于所述第一缓冲层背离所述Si衬底一侧的第二缓冲层，所述第二缓冲层包括沿背离所述Si衬底的方向交替排布的AlGaN层和缺陷阻挡层，且所述第二缓冲层中，最靠近所述Si衬底的一层为AlGaN层，其中，所述缺陷阻挡层至少包括SiN层；

以及位于所述第二缓冲层背离所述Si衬底一侧，沿背离所述Si衬底的方向依次排布的第一型GaN层、多量子阱层和第二型GaN层。

可选的，所述第二缓冲层中，沿背离所述Si衬底的方向，所述AlGaN层的Al组分逐渐减小。

可选的，所述第二缓冲层中，沿背离所述Si衬底的方向，所述缺陷阻挡层的厚度逐渐减小。

可选的，所述缺陷阻挡层为SiN层。

可选的，所述缺陷阻挡层为超晶格层，所述超晶格层包括沿背离所述Si衬底的方向交替排布的SiN层和InN层。

一种LED芯片的制备方法，包括：

提供一Si衬底；

在所述Si衬底一侧形成第一缓冲层，所述第一缓冲层为AlN层；

在所述第一缓冲层背离所述Si衬底一侧，沿背离所述Si衬底的方向交替形成AlGaN层和缺陷阻挡层，从而形成第二缓冲层，且所述第二缓冲层中，最靠近所述Si衬底的一层为AlGaN层，其中，所述缺陷阻挡层至少包括SiN层；

在所述第二缓冲层背离所述Si衬底一侧，沿背离所述Si衬底的方向，依次形成第一型GaN层、多量子阱层和第二型GaN层。

可选的，所述第二缓冲层中，沿背离所述Si衬底的方向，所述AlGaN层的Al组分逐渐减小。

可选的，所述缺陷阻挡层的形成过程包括：

维持反应腔室在第一预设温度和第一预设压力下，向反应腔室内通入氨气和硅烷，经第一预设时间，以生长SiN层作为所述缺陷阻挡层。

可选的，所述缺陷阻挡层的形成过程包括：

维持反应腔室在第二预设温度和第二预设压力下，向反应腔室内通入氨气和硅烷，经第二预设时间，以生长SiN层；

停止向反应腔室通入硅烷，持续向反应腔室通入氨气，并向反应腔室内通入铟源，经第三预设时间，以生长InN层；

交替生长SiN层和InN层，从而形成所述缺陷阻挡层，使所述缺陷阻挡层为SiN层，或所述缺陷阻挡层为超晶格层，所述超晶格层包括沿背离所述Si衬底的方向交替排布的SiN层和InN层。

可选的，在生长SiN层时，向反应腔室内通入氨气的流量的取值范围为2L-20L，包括端点值；向反应腔室内通入硅烷的流量的取值范围为200sccm-2000sccm，包括端点值。

与现有技术相比，上述技术方案具有以下优点：

本申请实施例所提供的LED芯片，包括依次层叠的Si衬底、第一缓冲层、第二缓冲层、第一型GaN层、多量子阱层和第二型GaN层，其中，第一型GaN层、多量子阱层和第二型GaN层组成GaN发光层，第一缓冲层为AlN层，第二缓冲层包括多层AlGaN层，从而通过AlN层和AlGaN层使Si衬底逐渐过渡到GaN发光层。但在Si衬底上生长AlN层时，由于两者巨大的晶格失配会产生大量的位错和缺陷，同时伴随着内应力的产生，如果在AlN层背离Si衬底一侧仅通过AlGaN层过渡到GaN发光层，则这些缺陷会随着AlGaN层的生长一直延伸到GaN发光层，从而造成GaN发光层(尤其是多量子阱层)中应力分布不均匀，缺陷密度较高，对波长均匀性和内量子效率产生负面影响。为此，在本申请实施例所提供的LED芯片中，设置第二缓冲层包括沿背离Si衬底的方向交替排布的AlGaN层和缺陷阻挡层，且第二缓冲层中，最靠近Si衬底的一层为AlGaN层，即在相邻两层AlGaN层之间插入一层缺陷阻挡层，且缺陷阻挡层至少包括SiN层，从而利用SiN层使AlGaN层中位错和缺陷的方向发生偏转，进而抵消掉AlGaN层中的部分位错和缺陷，对AlGaN层中的部分位错和缺陷起到隔绝作用，并有效引导AlGaN层中应力的释放，以提高后续生长的GaN发光层(尤其是多量子阱层)的内应力状况和晶体质量，降低其缺陷密度，得到缺陷少、应力小的高质量LED外延片，使得LED芯片的波长均匀性和内量子效率得以改善，亮度得以提升。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例所提供的一种LED芯片的结构示意图；

图2为本申请实施例所提供的一种LED芯片的局部透射电子显微镜TEM图像；

图3为本申请实施例所提供的另一种LED芯片的结构示意图；

图4为本申请实施例所提供的又一种LED芯片的结构示意图；

图5为本申请实施例所提供的再一种LED芯片的结构示意图；

图6为本申请实施例所提供的又一种LED芯片的结构示意图；

图7为第二缓冲层仅为Al组分渐变的AlGaN层的LED芯片和在Al组分渐变的AlGaN层中插入多层SiN缺陷阻挡层而构成第二缓冲层的LED芯片的X射线衍射(XRD)图谱对比示意图；

图8为本申请实施例所提供的LED芯片的制备方法的流程示意图；

图9(a)-图9(c)为本申请实施例所提供的LED芯片的制备方法中，各工艺步骤对应的器件结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

正如背景技术部分所述，由于Si材料和GaN材料的晶格失配和热失配较大，使得目前在Si衬底上制备的GaN发光层质量不如在蓝宝石衬底上制备的GaN发光层质量，其缺陷密度较高，使LED外延片应力大易龟裂、翘曲严重，同时波长均匀性差，内量子效率偏低，亮度低。

有鉴于此，本申请实施例提供了一种LED芯片，图1示出了本申请实施例所提供的一种LED芯片的结构示意图，如图1所示，该LED芯片包括：

Si衬底10；

位于Si衬底10一侧的第一缓冲层20，第一缓冲层20为AlN层；

位于第一缓冲层20背离Si衬底10一侧的第二缓冲层30，第二缓冲层30包括沿背离Si衬底10的方向交替排布的AlGaN层31和缺陷阻挡层32，且第二缓冲层30中，最靠近Si衬底10的一层为AlGaN层31，其中，缺陷阻挡层32至少包括SiN层；

以及位于第二缓冲层30背离Si衬底10一侧，沿背离Si衬底10的方向依次排布的第一型GaN层40、多量子阱层50和第二型GaN层60。

在本申请实施例中，Si衬底10的晶体取向可以为111。

在本申请实施例中，第一型GaN层40、多量子阱层50和第二型GaN层60组成GaN发光层，其中，多量子阱层50可以包括沿背离Si衬底10的方向交替排布的InGaN势阱层和GaN势垒层，多量子阱层50中InGaN势阱层和GaN势垒层的内应力状况和晶体质量决定了LED芯片的波长均匀性、内量子效率以及亮度。

可选的，第一型GaN层40为N型GaN层，则第二型GaN层60为P型GaN层，或者反之，第一型GaN层40为P型GaN层，则第二型GaN层60为N型GaN层，具体视情况而定。

在本申请实施例中，在Si衬底10上先生长第一缓冲层20和第二缓冲层30，第一缓冲层20为AlN层，第二缓冲层30包括多层AlGaN层31，然后在第二缓冲层30背离Si衬底10一侧再依次生长第一型GaN层40、多量子阱层50和第二型GaN层60，从而通过AlN层20和AlGaN层31使Si衬底逐渐过渡到GaN发光层。

发明人研究发现，在Si衬底10上生长AlN层20时，由于两者巨大的晶格失配会产生大量的位错和缺陷，同时伴随着内应力的产生，如果在AlN层20背离Si衬底10一侧仅通过AlGaN层31过渡到GaN发光层，则这些缺陷会随着AlGaN缓冲层31的生长一直延伸到GaN发光层(尤其是多量子阱层50)，从而造成GaN发光层(尤其是多量子阱层50)中应力分布不均匀，缺陷密度较高，对波长均匀性和内量子效率产生负面影响。为此，在本申请实施例所提供的LED芯片中，设置第二缓冲层30包括沿背离Si衬底10的方向交替排布的AlGaN层31和缺陷阻挡层32，且第二缓冲层30中，最靠近Si衬底10的一层为AlGaN层31，即在相邻两层AlGaN层31之间插入一层缺陷阻挡层32，且缺陷阻挡层32至少包括SiN层，从而利用SiN层使AlGaN层31中位错和缺陷的方向发生偏转，进而抵消掉AlGaN层31中的部分位错和缺陷，对AlGaN层31中的部分位错和缺陷起到隔绝作用，并有效引导AlGaN层31中应力的释放，以提高后续生长的GaN发光层(尤其是多量子阱层50)的内应力状况和晶体质量，降低其缺陷密度，得到缺陷少、应力小的高质量LED外延片，使得LED芯片的波长均匀性和内量子效率得以改善，亮度得以提升。

具体的，图2示出了本申请实施例所提供的一种LED芯片的局部透射电子显微镜(Transmission Electron Microscopy，TEM)图像，图2中黑色代表位错和缺陷，黑色越深，代表位错和缺陷越多。从图2可以看出，在AlN层20背离Si衬底10一侧生长第一层AlGaN层31时，由于Si衬底10和AlN层20的晶格失配较大，使得第一层AlGaN层31中存在大量的位错和缺陷，这些位错和缺陷大部分会沿垂直于Si衬底10所在平面的方向(如图2中Y方向)延伸，而在第一层AlGaN层31背离Si衬底10的一侧设置至少包括SiN层的第一层缺陷阻挡层32后，使得第一层AlGaN层31中的位错和缺陷到达第一层AlGaN层31和第一层缺陷阻挡层32的交界面后，转而沿平行于Si衬底10所在平面的方向(如图2中X方向)延伸，那么，第一层AlGaN层31和第一层缺陷阻挡层32交界面的部分位错和缺陷可以沿平行于Si衬底10所在平面的相对的两个方向延伸，从而使得第一层AlGaN层31和第一层缺陷阻挡层32交界面的部分位错和缺陷可以相互抵消，进而减少传递到后续膜层中的位错和缺陷。

继续如图2所示，经过第一层缺陷阻挡层32后，使得在第二缓冲层30中沿背离Si衬底10的方向的第二层AlGaN层31内部的位错和缺陷大量减少，从而证实了至少包括SiN层的缺陷阻挡层32对AlGaN层31中的部分位错和缺陷有隔绝作用，同时，缺陷阻挡层32还能够有效引导AlGaN层31中应力的释放。

以此类推，由于缺陷阻挡层32对其靠近Si衬底10一侧的AlGaN层31中的部分位错和缺陷有隔绝作用，并能够有效引导其靠近Si衬底10一侧的AlGaN层31中应力的释放，从而使得在第二缓冲层30中，越远离Si衬底10的AlGaN层31中的位错和缺陷越少，应力也逐步得到释放，从而提高后续生长的GaN发光层(尤其是多量子阱层50)的内应力状况和晶体质量。

需要说明的是，由于在AlN层20上直接生长SiN层很难成膜，因此，在本申请实施例中，在第二缓冲层30中，最靠近Si衬底10的一层为AlGaN层31，从而在AlN层20背离Si衬底10一侧先生长第一层AlGaN层31，进而在第一层AlGaN层31背离Si衬底10一侧生长至少包括SiN层的缺陷阻挡层32，以便于膜层生长，降低工艺难度。

还需要说明的是，由于第二缓冲层30中越远离Si衬底10的AlGaN层31中的位错和缺陷越少，应力也逐步得到释放，因此，可选的，第二缓冲层30中最远离Si衬底10的一层可以为AlGaN层31，该AlGaN层31中的位错和缺陷较少，应力也得到较大程度地释放，从而可以在第二缓冲层30中最远离Si衬底10的AlGaN层31上直接生长第一型GaN层40，以及后续依次生长多量子阱层50和第二型GaN层60。

另一可选的，第二缓冲层30中最远离Si衬底10的一层也可以为至少包括SiN层的缺陷阻挡层32，以利用该缺陷阻挡层32继续对第二缓冲层30中最远离Si衬底10的AlGaN层31内的部分位错和缺陷进行隔绝，并继续对第二缓冲层30中最远离Si衬底10的AlGaN层31内的应力进行释放，此时，在第二缓冲层30中最远离Si衬底10的缺陷阻挡层32上直接生长第一型GaN层40，以及后续依次生长多量子阱层50和第二型GaN层60。

再需要说明的是，本申请对第二缓冲层30中AlGaN层31的层数并不做限定，并且，本申请对第二缓冲层30中缺陷阻挡层32的层数也不做限定，由于第二缓冲层30中最靠近Si衬底10的一层为AlGaN层31，且第二缓冲层30中AlGaN层31和缺陷阻挡层32交替排布，因此，可选的，第二缓冲层30中缺陷阻挡层32的层数与AlGaN层31的层数相同，即在每一AlGaN层31背离Si衬底10一侧均设置一层缺陷阻挡层32，此时，第二缓冲层30中最远离Si衬底10的一层为缺陷阻挡层32，具体如图1所示，图1示出了第二缓冲层30中包括三层AlGaN层31和三层缺陷阻挡层32的情况。

另一可选的，第二缓冲层30中缺陷阻挡层32的层数比AlGaN层31的层数少一层，即在相邻两层AlGaN层31之间设置一层缺陷阻挡层32，且第二缓冲层30中最远离Si衬底10的一层为AlGaN层31。

在上述实施例的基础上，可选的，在本申请的一个实施例中，第二缓冲层30中各AlGaN层31的Al组分相等，此时，第二缓冲层30中各AlGaN层31的Al组分不宜较大，以便于由AlN层20过渡到第一型GaN层40。

可选的，在本申请的另一个实施例中，第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31的Al组分逐渐减小。

在本实施例中，在第二缓冲层30中，沿背离Si衬底的方向，AlGaN层31的Al组分逐渐减小，即第i+1层AlGaN层31的Al组分小于第i层AlGaN层31的Al组分，i大于等于1。例如，在第二缓冲层30中，沿背离Si衬底的方向，第二层AlGaN层31的Al组分小于第一层AlGaN层31的Al组分，第三层AlGaN层31的Al组分小于第二层AlGaN层31的Al组分，以此类推，从而完成AlN层20到第一型GaN层40的过渡，

并且，在第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31的Al组分逐渐减小，使得AlGaN层31的晶格常数渐变，从而能够逐步改善AlGaN层31中的内应力，进而提高后续生长的GaN发光层(尤其是多量子阱层50)的内应力状况和晶体质量，而GaN发光层(尤其是多量子阱层50)的晶体质量更好，缺陷密度更低，使得LED芯片的内量子效率更高，亮度更大，同时GaN发光层(尤其是多量子阱层50)的内应力降低，可减少LED外延片翘曲的情况，使得LED芯片的波长均匀性得到提升。

具体的，以第二缓冲层30中包括三层AlGaN层31和三层缺陷阻挡层32为例进行说明，参考图1所示，在第二缓冲层30中，沿背离Si衬底10的方向，第一层AlGaN层31中的Al组分为0.8，即第一层AlGaN层31为Al_0.8Ga_0.2N层；第二层AlGaN层31中的Al组分为0.5，即第二层AlGaN层31为Al_0.5Ga_0.5N层；第三层AlGaN层31中的Al组分为0.2，即第三层AlGaN层31为Al_0.2Ga_0.8N层。

需要说明的是，本申请对第二缓冲层30中AlGaN层31的具体Al组分并不做限定，只要沿背离Si衬底10的方向，AlGaN层31的Al组分逐渐减小即可。

在本实施例中，由于第二缓冲层30中最靠近Si衬底的AlGaN层31的Al组分最大，且缺陷密度也最大，因此，受工艺限制，该层AlGaN层31的厚度只能较薄，而由于第二缓冲层30中越远离Si衬底10的AlGaN层31的Al组分越小，且缺陷密度也越小，因此，在第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31的厚度可以逐渐增大，具体如图3所示，以便于尽快过渡到第一型GaN层40。

具体的，以第二缓冲层30中包括三层AlGaN层31和三层缺陷阻挡层32为例进行说明，如图3所示，在第二缓冲层30中，沿背离Si衬底10的方向，第一层AlGaN层31的厚度可以为60nm-120nm，包括端点值；第二层AlGaN层31的厚度可以为100nm-200nm，包括端点值；第三层AlGaN层31的厚度可以为200nm-300nm。

在本申请的其他实施例中，也可以第二缓冲层30中靠近Si衬底10的部分AlGaN层31的厚度相等，远离Si衬底10的部分AlGaN层31的厚度相等，且第二缓冲层30中靠近Si衬底10的部分AlGaN层31的厚度小于其远离Si衬底10的部分AlGaN层31的厚度，具体视情况而定。

需要说明的是，在本申请实施例所提供的LED芯片中，第二缓冲层30中的各缺陷阻挡层32只起到隔绝缺陷、释放应力的作用，因此，第二缓冲层30中各缺陷阻挡层30的厚度应较薄，以防止对LED芯片的其他性能产生影响。

由前述可知，在第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31中的缺陷密度逐渐减小，在此基础上，可选的，在本申请的一个实施例中，如图4所示，第二缓冲层30中，沿背离Si衬底10的方向，缺陷阻挡层32的厚度逐渐减小，以便于尽快过渡到第一型GaN层40。

并且，缺陷阻挡层32至少包括SiN层，即在LED芯片中引入了其他材料膜层，而在本实施例中，沿背离Si衬底10的方向，缺陷阻挡层32的厚度逐渐减小，使得较薄的缺陷阻挡层32不会对LED芯片的性能产生影响。

另外，当第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31的Al组分逐渐减小时，随着AlGaN层31中Al组分的减少，相邻两层AlGaN层31之间的缺陷阻挡层32的厚度逐渐减薄，从而能更有效地引导AlGaN层31中应力的释放。

需要说明的是，本申请对第二缓冲层30中缺陷阻挡层32的具体厚度并不做限定，在本申请的其他实施例中，第二缓冲层30中各缺陷阻挡层32的厚度也可以均相等，具体视情况而定。

在上述任一实施例的基础上，可选的，在本申请的一个实施例中，缺陷阻挡层32为SiN层，即在第二缓冲层30中，相邻两层AlGaN层31之间设置有SiN层作为缺陷阻挡层。由于SiN层作为缺陷阻挡层的作用在上述各实施例中进行了详细地阐述，此处不再赘述。

可选的，在本申请的另一个实施例中，如图5所示，缺陷阻挡层32为超晶格层32，超晶格层32包括沿背离Si衬底10的方向交替排布的SiN层321和InN层322。

需要说明的是，在超晶格层32中，彼此相邻的一个SiN层321和一个InN层322组成一个周期，可选的，该周期数的取值范围为3-5，包括端点值，即SiN层321和InN层322的对数为3-5，但本申请对此并不做限定，具体视情况而定。

还需要说明的是，在制备超晶格层32时，需交替生长SiN层321和InN层322，其中，SiN层321仍作为缺陷阻挡层对位错和缺陷进行隔绝，并引导应力释放，而InN层322在SiN层321表面作为活化剂，可以提升SiN层321表面Si原子和N原子的横向迁移率，使SiN层321表面更加平整，SiN层321的均匀性更好，从而提升SiN层321对位错和缺陷的隔绝效果。

而且，InN层322中的In在高温下容易挥发，但AlGaN层31又需要在相对较高的温度下生长，因此，实际上，InN层322在其生长过程中对SiN层321仅起到活性剂的作用，而后InN层322的In原子可能就被蒸发掉，而使得第二缓冲层30整体看起来仍为SiN层。当然，InN层322也可能残留一部分，从而使得第二缓冲层30整体为SiN层321和InN层322交替排布组成的超晶格层。

需要说明的是，在上述各实施例中，在第二缓冲层30背离Si衬底10一侧，并不只局限于第一型GaN层40、多量子阱层50和第二型GaN层60，如图6所示，本申请实施例所提供的LED芯片，还可以包括位于第二缓冲层30和第一型GaN层40之间的U型GaN层70，以及位于第一型GaN层40和多量子阱层50之间的应力释放层80。

图7示出了第二缓冲层30仅为Al组分渐变的AlGaN层的LED芯片100和在Al组分渐变的AlGaN层中插入多层SiN缺陷阻挡层而构成第二缓冲层30的LED芯片110的X射线衍射(XRD)图谱对比示意图，其中，横坐标为角度，单位为弧秒，纵坐标为X射线的强度，单位为个，以收集到的X射线的光子数表征收集到的X射线的强度。从图中可以看出，在Al组分渐变的AlGaN层中插入多层SiN缺陷阻挡层后的LED芯片110，相比于未设置SiN缺陷阻挡层的LED芯片100的波长半峰宽更窄，说明在Al组分渐变的AlGaN层中插入多层SiN缺陷阻挡层后，由于SiN缺陷阻挡层对位错和缺陷的隔绝作用，以及对应力的释放，使得LED芯片110中GaN发光层(尤其是多量子阱层50)的晶体质量更好，缺陷密度更低，使得LED芯片的内量子效率更高，亮度更大，同时GaN发光层(尤其是多量子阱层50)的内应力降低，可减少LED外延片翘曲的情况，使得LED芯片的波长均匀性得到提升。具体的，通过测试表明，在Al组分渐变的AlGaN层中插入多层SiN缺陷阻挡层后的LED芯片110的波长标准差仅为0.729，而未设置SiN缺陷阻挡层的LED芯片100的波长标准差为1.342，可见，通过在Al组分渐变的AlGaN层中插入多层SiN缺陷阻挡层后，使得LED芯片的波长标准差明显降低，表明LED芯片的波长均匀性有显著改善。

本申请实施例还提供了一种LED芯片的制备方法，图8示出了本申请实施例所提供的LED芯片的制备方法的流程示意图，如图8所示，该方法包括：

S100：如图9(a)所示，提供一Si衬底10。

具体的，Si衬底10的晶体取向可以为111，并进行氢化处理，去除Si衬底10的表面杂质等。

S200：如图9(b)所示，在Si衬底10一侧形成第一缓冲层20，第一缓冲层20为AlN层。

具体的，向反应腔室内通入三甲基铝(TMAl)和氨气(NH₃)，并通入载气(H₂和N₂)，设置反应腔室的温度为1050℃(可以在900℃-1100℃之间)，在Si衬底10一侧生长AlN层作为第一缓冲层20。

可选的，第一缓冲层20的厚度可以为100nm(可以在60nm-150nm之间)，但本申请对第一缓冲层20的厚度并不做限定，具体视情况而定。

S300：如图9(c)所示，在第一缓冲层20背离Si衬底10一侧，沿背离Si衬底10的方向交替形成AlGaN层31和缺陷阻挡层32，从而形成第二缓冲层30，且第二缓冲层30中，最靠近Si衬底10的一层为AlGaN层，其中，缺陷阻挡层32至少包括SiN层。

S400：如图1所示，在第二缓冲层30背离Si衬底10一侧，沿背离Si衬底10的方向，依次形成第一型GaN层40、多量子阱层50和第二型GaN层60。

在本申请实施例中，第一型GaN层40、多量子阱层50和第二型GaN层60组成GaN发光层，其中，多量子阱层50可以包括沿背离Si衬底10的方向交替排布的InGaN势阱层和GaN势垒层，多量子阱层50中InGaN势阱层和GaN势垒层的内应力状况和晶体质量决定了LED芯片的波长均匀性、内量子效率以及亮度。

可选的，第一型GaN层40为N型GaN层，则第二型GaN层60为P型GaN层，或者反之，第二型GaN层40为P型GaN层，则第二型GaN层60为N型GaN层，具体视情况而定。

具体的，在步骤S400中，向反应腔室内通入三甲基镓(TMGa)、硅烷(SiH₄)和氨气(NH₃)，并通入载气(H₂和N₂)，以生长第一型GaN层40，其厚度可以为2000nm，温度可以为1070℃，此时，第一型GaN层中Si的掺杂浓度可以为1E19/cm³。

接下来，生长多量子阱层50，在任一周期中先生长InGaN势阱层，具体的，向反应腔室内通入三甲基镓(TMGa)、三甲基铟(TMIn)、氨气(NH₃)和氮气(N₂)，生长温度可以为770℃，其厚度可以为2.5nm；然后，再生长GaN势垒层，此时，向反向腔室内通入三甲基镓(TMGa)、硅烷(SiH₄)、氨气(NH₃)、氢气(H₂)和氮气(N₂)，生长温度可以为880℃，其厚度可以为12nm，其Si的掺杂浓度可以为1E18/cm³。

在本申请实施例中，在Si衬底10上先生长第一缓冲层20和第二缓冲层30，第一缓冲层20为AlN层，第二缓冲层30包括多层AlGaN层31，然后在第二缓冲层30背离Si衬底10一侧再依次生长第一型GaN层40、多量子阱层50和第二型GaN层60，从而通过AlN层20和AlGaN层31使Si衬底逐渐过渡到GaN发光层。

发明人研究发现，在Si衬底10上生长AlN层20时，由于两者巨大的晶格失配会产生大量的位错和缺陷，同时伴随着内应力的产生，如果在AlN层20背离Si衬底10一侧仅通过AlGaN层31过渡到GaN发光层，则这些缺陷会随着AlGaN缓冲层31的生长一直延伸到GaN发光层(尤其是多量子阱层50)，从而造成GaN发光层(尤其是多量子阱层50)中应力分布不均匀，缺陷密度较高，对波长均匀性和内量子效率产生负面影响。为此，在本申请实施例所提供的LED芯片的制备方法中，设置第二缓冲层30包括沿背离Si衬底10的方向交替排布的AlGaN层31和缺陷阻挡层32，且第二缓冲层30中，最靠近Si衬底10的一层为AlGaN层31，即在相邻两层AlGaN层31之间插入一层缺陷阻挡层32，且缺陷阻挡层32至少包括SiN层，从而利用SiN层使AlGaN层31中位错和缺陷的方向发生偏转，进而抵消掉AlGaN层31中的部分位错和缺陷，对AlGaN层31中的部分位错和缺陷起到隔绝作用，并有效引导AlGaN层31中应力的释放，以提高后续生长的GaN发光层(尤其是多量子阱层50)的内应力状况和晶体质量，降低其缺陷密度，得到缺陷少、应力小的高质量LED外延片，使得LED芯片的波长均匀性和内量子效率得以改善，亮度得以提升。

具体的，图2示出了利用本申请实施例所提供的方法制备而成的一种LED芯片的局部透射电子显微镜(Transmission Electron Microscopy，TEM)图像，图2中黑色代表位错和缺陷，黑色越深，代表位错和缺陷越多。从图2可以看出，在AlN层20背离Si衬底10一侧生长第一层AlGaN层31时，由于Si衬底10和AlN层20的晶格失配较大，使得第一层AlGaN层31中存在大量的位错和缺陷，这些位错和缺陷大部分会沿垂直于Si衬底10所在平面的方向(如图2中Y方向)延伸，而在第一层AlGaN层31背离Si衬底10的一侧设置至少包括SiN层的第一层缺陷阻挡层32后，使得第一层AlGaN层31中的位错和缺陷到达第一层AlGaN层31和第一层缺陷阻挡层32的交界面后，转而沿平行于Si衬底10所在平面的方向(如图2中X方向)延伸，那么，第一层AlGaN层31和第一层缺陷阻挡层32交界面的部分位错和缺陷可以沿平行于Si衬底10所在平面的相对的两个方向延伸，从而使得第一层AlGaN层31和第一层缺陷阻挡层32交界面的部分位错和缺陷可以相互抵消，进而减少传递到后续膜层中的位错和缺陷。

继续如图2所示，经过第一层缺陷阻挡层32后，使得在第二缓冲层30中沿背离Si衬底10的方向的第二层AlGaN层31内部的位错和缺陷大量减少，从而证实了至少包括SiN层的缺陷阻挡层32对AlGaN层31中的部分位错和缺陷有隔绝作用，同时，缺陷阻挡层32还能够有效引导AlGaN层31中应力的释放。

以此类推，由于缺陷阻挡层32对其靠近Si衬底10一侧的AlGaN层31中的部分位错和缺陷有隔绝作用，并能够有效引导其靠近Si衬底10一侧的AlGaN层31中应力的释放，从而使得在第二缓冲层30中，越远离Si衬底10的AlGaN层31中的位错和缺陷越少，应力也逐步得到释放，从而提高后续生长的GaN发光层(尤其是多量子阱层50)的内应力状况和晶体质量。

需要说明的是，由于在AlN层20上直接生长SiN层很难成膜，因此，在本申请实施例中，在第二缓冲层30中，最靠近Si衬底10的一层为AlGaN层31，从而在AlN层20背离Si衬底10一侧先生长第一层AlGaN层31，进而在第一层AlGaN层31背离Si衬底10一侧生长至少包括SiN层的缺陷阻挡层32，以便于膜层生长，降低工艺难度。

还需要说明的是，由于第二缓冲层30中越远离Si衬底10的AlGaN层31中的位错和缺陷越少，应力也逐步得到释放，因此，可选的，第二缓冲层30中最远离Si衬底10的一层可以为AlGaN层31，该AlGaN层31中的位错和缺陷较少，应力也得到较大程度地释放，从而可以在第二缓冲层30中最远离Si衬底10的AlGaN层31上直接生长第一型GaN层40，以及后续依次生长多量子阱层50和第二型GaN层60。

另一可选的，第二缓冲层30中最远离Si衬底10的一层也可以为至少包括SiN层的缺陷阻挡层32，以利用该缺陷阻挡层32继续对第二缓冲层30中最远离Si衬底10的AlGaN层31内的部分位错和缺陷进行隔绝，并继续对第二缓冲层30中最远离Si衬底10的AlGaN层31内的应力进行释放，此时，在第二缓冲层30中最远离Si衬底10的缺陷阻挡层32上直接生长第一型GaN层40，以及后续依次生长多量子阱层50和第二型GaN层60。

再需要说明的是，本申请对第二缓冲层30中AlGaN层31的层数并不做限定，并且，本申请对第二缓冲层30中缺陷阻挡层32的层数也不做限定，由于第二缓冲层30中最靠近Si衬底10的一层为AlGaN层31，且第二缓冲层30中AlGaN层31和缺陷阻挡层32交替排布，因此，可选的，第二缓冲层30中缺陷阻挡层32的层数与AlGaN层31的层数相同，即在每一AlGaN层31背离Si衬底10一侧均设置一层缺陷阻挡层32，此时，第二缓冲层30中最远离Si衬底10的一层为缺陷阻挡层32，具体如图1所示，图1示出了第二缓冲层30中包括三层AlGaN层31和三层缺陷阻挡层32的情况。

另一可选的，第二缓冲层30中缺陷阻挡层32的层数比AlGaN层31的层数少一层，即在相邻两层AlGaN层31之间设置一层缺陷阻挡层32，且第二缓冲层30中最远离Si衬底10的一层为AlGaN层31。

在上述实施例的基础上，可选的，在本申请的一个实施例中，第二缓冲层30中各AlGaN层31的Al组分相等，此时，第二缓冲层30中各AlGaN层31的Al组分不宜较大，以便于由AlN层20过渡到第一型GaN层40。

可选的，在本申请的另一个实施例中，第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31的Al组分逐渐减小。

在本实施例中，在第二缓冲层30中，沿背离Si衬底的方向，AlGaN层31的Al组分逐渐减小，即第i+1层AlGaN层31的Al组分小于第i层AlGaN层31的Al组分，i大于等于1。例如，在第二缓冲层30中，沿背离Si衬底的方向，第二层AlGaN层31的Al组分小于第一层AlGaN层31的Al组分，第三层AlGaN层31的Al组分小于第二层AlGaN层31的Al组分，以此类推，从而完成AlN层20到第一型GaN层40的过渡，

并且，在第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31的Al组分逐渐减小，使得AlGaN层31的晶格常数渐变，从而能够逐步改善AlGaN层31中的内应力，进而提高后续生长的GaN发光层(尤其是多量子阱层50)的内应力状况和晶体质量，而GaN发光层(尤其是多量子阱层50)的晶体质量更好，缺陷密度更低，使得LED芯片的内量子效率更高，亮度更大，同时GaN发光层(尤其是多量子阱层50)的内应力降低，可减少LED外延片翘曲的情况，使得LED芯片的波长均匀性得到提升。

具体的，以第二缓冲层30中包括三层AlGaN层31和三层缺陷阻挡层32为例进行说明，参考图1所示，在第二缓冲层30中，沿背离Si衬底10的方向，第一层AlGaN层31中的Al组分为0.8，即第一层AlGaN层31为Al_0.8Ga_0.2N层；第二层AlGaN层31中的Al组分为0.5，即第二层AlGaN层31为Al_0.5Ga_0.5N层；第三层AlGaN层31中的Al组分为0.2，即第三层AlGaN层31为Al_0.2Ga_0.8N层。

需要说明的是，本申请对第二缓冲层30中AlGaN层31的具体Al组分并不做限定，只要沿背离Si衬底10的方向，AlGaN层31的Al组分逐渐减小即可。

在本实施例中，由于第二缓冲层30中最靠近Si衬底的AlGaN层31的Al组分最大，且缺陷密度也最大，因此，受工艺限制，该层AlGaN层31的厚度只能较薄，而由于第二缓冲层30中越远离Si衬底10的AlGaN层31的Al组分越小，且缺陷密度也越小，因此，在第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31的厚度可以逐渐增大，具体如图3所示，以便于尽快过渡到第一型GaN层40。

具体的，以第二缓冲层30中包括三层AlGaN层31和三层缺陷阻挡层32为例进行说明，如图3所示，在第二缓冲层30中，沿背离Si衬底10的方向，第一层AlGaN层31的厚度可以为60nm-120nm，包括端点值；第二层AlGaN层31的厚度可以为100nm-200nm，包括端点值；第三层AlGaN层31的厚度可以为200nm-300nm。

在本申请的其他实施例中，也可以第二缓冲层30中靠近Si衬底10的部分AlGaN层31的厚度相等，远离Si衬底10的部分AlGaN层31的厚度相等，且第二缓冲层30中靠近Si衬底10的部分AlGaN层31的厚度小于其远离Si衬底10的部分AlGaN层31的厚度，具体视情况而定。

需要说明的是，在利用本申请实施例所提供的方法制备而成的LED芯片中，第二缓冲层30中的各缺陷阻挡层32只起到隔绝缺陷、释放应力的作用，因此，第二缓冲层30中各缺陷阻挡层30的厚度应较薄，以防止对LED芯片的其他性能产生影响。

由前述可知，在第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31中的缺陷密度逐渐减小，在此基础上，可选的，在本申请的一个实施例中，如图4所示，第二缓冲层30中，沿背离Si衬底10的方向，缺陷阻挡层32的厚度逐渐减小，以便于尽快过渡到第一型GaN层40。

并且，缺陷阻挡层32至少包括SiN层，即在LED芯片中引入了其他材料膜层，而在本实施例中，沿背离Si衬底10的方向，缺陷阻挡层32的厚度逐渐减小，使得较薄的缺陷阻挡层32不会对LED芯片的性能产生影响。

另外，当第二缓冲层30中，沿背离Si衬底10的方向，AlGaN层31的Al组分逐渐减小时，随着AlGaN层31中Al组分的减少，相邻两层AlGaN层31之间的缺陷阻挡层32的厚度逐渐减薄，从而能更有效地引导AlGaN层31中应力的释放。

需要说明的是，本申请对第二缓冲层30中缺陷阻挡层32的具体厚度并不做限定，在本申请的其他实施例中，第二缓冲层30中各缺陷阻挡层32的厚度也可以均相等，具体视情况而定。

在上述任一实施例的基础上，可选的，在本申请的一个实施例中，缺陷阻挡层32的形成过程包括：

维持反应腔室在第一预设温度和第一预设压力下，向反应腔室内通入氨气和硅烷，经第一预设时间，以生长SiN层作为缺陷阻挡层32。

具体的，由于先生长AlGaN层31，然后再生长缺陷阻挡层32，可选的，生长AlGaN层31时反应腔室的温度可以为1000℃，压力可以为50Torr，因此，可以维持反应腔室在第一预设温度1000℃和第一预设压力50Torr，向反应腔室内通入氨气(NH₃)和硅烷(SiH₄)，经第一预设时间，以生长SiN层作为缺陷阻挡层32。

可选的，在本申请的另一个实施例中，参考图5所示，缺陷阻挡层32的形成过程包括：

S10：维持反应腔室在第二预设温度和第二预设压力下，向反应腔室内通入氨气和硅烷，经第二预设时间，以生长SiN层。

具体的，由于先生长AlGaN层31，然后再生长缺陷阻挡层32，可选的，生长AlGaN层31时反应腔室的温度可以为1000℃，压力可以为50Torr，因此，可以维持反应腔室在第二预设温度1000℃和第二预设压力50Torr，向反应腔室内通入氨气(NH₃)和硅烷(SiH₄)，经第二预设时间，以生长SiN层321。

S20：停止向反应腔室通入硅烷，持续向反应腔室通入氨气，并向反应腔室内通入铟源，经第三预设时间，以生长InN层322。此时，仍维持反应腔室在第二预设温度和第二预设压力下。

S30：交替生长SiN层321和InN层322，从而形成缺陷阻挡层32，使缺陷阻挡层32为SiN层，或32缺陷阻挡层为超晶格层，超晶格层包括沿背离Si衬底10的方向交替排布的SiN层321和InN层322。

需要说明的是，在超晶格层32中，彼此相邻的一个SiN层321和一个InN层322组成一个周期，可选的，该周期数的取值范围为3-5，包括端点值，即SiN层321和InN层322的对数为3-5，但本申请对此并不做限定，具体视情况而定。

还需要说明的是，在制备超晶格层32时，需交替生长SiN层321和InN层322，其中，SiN层321仍作为缺陷阻挡层对位错和缺陷进行隔绝，并引导应力释放，而InN层322在SiN层321表面作为活化剂，可以提升SiN层321表面Si原子和N原子的横向迁移率，使SiN层321表面更加平整，SiN层321的均匀性更好，从而提升SiN层321对位错和缺陷的隔绝效果。

而且，InN层322中的In在高温下容易挥发，但AlGaN层31又需要在相对较高的温度下生长，因此，实际上，InN层322在其生长过程中对SiN层321仅起到活性剂的作用，而后InN层322的In原子可能就被蒸发掉，而使得第二缓冲层30整体看起来仍为SiN层。当然，InN层322也可能残留一部分，从而使得第二缓冲层30整体为SiN层321和InN层322交替排布组成的超晶格层。

下面以第二缓冲层30包括沿背离Si衬底10的方向依次排布的第一层Al_0.8Ga_0.2N层、第一层SiN/InN超晶格层、第二层Al_0.5Ga_0.5N层、第二层SiN/InN超晶格层、第三层Al_0.2Ga_0.8N层和第三层SiN/InN超晶格层为例继续进行说明。

实施例一：

在本实施例中，生长AlGaN层和SiN/InN超晶格层的反应腔室的温度为1000℃，反应腔室内的压力为50Torr。

其中，第一层Al_0.8Ga_0.2N层的生长厚度为60nm；对于第一层SiN/InN超晶格层，生长SiN层321的氨气(NH₃)流量为5L，硅烷(SiH₄)的流量为800sccm，时间为12s，生长InN层322的氨气(NH₃)流量为5L，铟源(TMIn)的流量为200sccm，时间为10s，第一层SiN/InN超晶格层中SiN层321和InN层322的周期数为5个；

第二层Al_0.5Ga_0.5N层的生长厚度为100nm；对于第二层SiN/InN超晶格层，生长SiN层321的氨气(NH₃)流量为5L，硅烷(SiH₄)的流量为800sccm，时间为8s，生长InN层322的氨气(NH₃)流量为5L，铟源(TMIn)的流量为200sccm，时间为10s，第二层SiN/InN超晶格层中SiN层321和InN层322的周期数为5个；

第三层Al_0.2Ga_0.8N层的生长厚度为200nm；对于第三层SiN/InN超晶格层，生长SiN层321的氨气(NH₃)流量为5L，硅烷(SiH₄)的流量为800sccm，时间为4s，生长InN层322的氨气(NH₃)流量为5L，铟源(TMIn)的流量为200sccm，时间为10s，第二层SiN/InN超晶格层中SiN层321和InN层322的周期数为5个。

相比于第二缓冲层30中未设置SiN/InN超晶格层，仅为Al组分渐变的AlGaN层的LED芯片，本实施例在第二缓冲层30插入多层SiN/InN超晶格层后，由于SiN/InN超晶格层中SiN层对位错和缺陷的隔绝作用，以及对应力的释放，使得LED芯片经XRD测试的半峰宽明显减小，证明其GaN发光层(尤其是多量子阱层)的晶体质量提升明显，且经光致发光光谱(简称PL谱)测试的波长半峰宽和波长标准差均明显减小，证明其量子阱层内缺陷减少，阱垒界面分层明显，异质结间内应力下降。另外，LED芯片制作完成后，光电参数测试表明，多量子阱层中晶体质量明显提升，内量子效率明显提升。

实施例二：

与实施例一所不同的是，对于第一层SiN/InN超晶格层，生长其SiN层的时间缩短为8s；对于第二层SiN/InN超晶格层，生长其SiN层的时间缩短为5s；对于第三层SiN/InN超晶格层，生长其SiN层的时间缩短为2s。

可见，相比于实施例一，在本实施例中，各SiN/InN超晶格层中SiN层的生长时间缩短，由于SiN层的生长时间会影响SiN层的厚度，从而使得SiN的厚度变薄，经XRD测试，表明LED芯片的波长半峰宽略有下降，说明GaN发光层(尤其是多量子阱层)的晶体质量更优，缺陷密度更小，但LED外延片的翘曲略变大，说明GaN发光层(尤其是多量子阱层)的应力略有增加，因此，在制备过程中，可合理选择SiN层的生长时间，以合理控制GaN发光层(尤其是多量子阱层)中缺陷密度和应力的关系。

实施例三：

与实施例一所不同的是，在本实施例中，对于各层SiN/InN超晶格层，生长其SiN层的硅烷(SiH₄)的流量减少为600sccm，由于硅烷(SiH₄)的流量会影响SiN层的生长速率以及厚度，因此，各层SiN/InN超晶格层中SiN层的生长速率变慢，经光电参数测试表明，LED芯片的波长半峰宽和波长标准差均略微变小，说明LED芯片的波长均匀性更优，但亮度变低，由此，在制备过程中，可适当牺牲少许亮度来改善LED芯片的波长均匀性。

实施例四：

与实施例一所不同的是，对于各层SiN/InN超晶格层，生长其SiN层的氨气(NH₃)的流量增大为10L，而氨气(NH₃)的流量会影响SiN层的生长模式、生长速率以及厚度，经光电参数测试表明，LED芯片的IR值变小，ESD(Electro-Static Discharge，静电释放)能略微提升，因此，在制备过程中，可根据具体情况控制LED芯片的IR值和ESD良率，改善电学性能。

由上述四个实施例可知，SiN/InN超晶格层中SiN层的生长时间会影响SiN层的厚度，SiN层的硅烷(SiH₄)的流量会影响SiN层的生长速率以及厚度，SiN层的氨气(NH₃)的流量会影响SiN层的生长模式、生长速率以及厚度，从而对LED芯片的各种性能略有影响，但整体上，相比于第二缓冲层30中未设置SiN/InN超晶格层，仅为Al组分渐变的AlGaN层的LED芯片，在第二缓冲层30插入多层SiN/InN超晶格层后，可明显降低LED芯片内的纵向位错和缺陷密度，改善器件内的残余应力，减小外延片翘曲，降低器件的波长标准差，同时改善多量子阱层的晶体质量，提升内量子效率，使亮度更高。

可选的，在本申请的一个实施例中，在生长SiN层时，向反应腔室内通入氨气的流量的取值范围为2L-20L，包括端点值；向反应腔室内通入硅烷的流量的取值范围为200sccm-2000sccm，包括端点值，从而使得SiN层的均匀性较好，对位错和缺陷具有较好的隔绝作用，并能够有效释放应力，另外，对LED芯片的亮度、IR值、ESD能等性能影响较小。

需要说明的是，在上述各实施例中，在第二缓冲层30背离Si衬底10一侧，并不只局限于第一型GaN层40、多量子阱层50和第二型GaN层60，如图6所示，本申请实施例所提供的LED芯片的制备方法还包括：

S5：在形成第一型GaN层40之前，在第二缓冲层30背离Si衬底10一侧形成U型GaN层70。

具体的，向反应腔室内通入三甲基镓(TMGa)和氨气(NH₃)，并通入载气(H₂和N₂)，可在温度1100℃下生长U型GaN层70，可选的，其厚度可以为2500nm。

S6：在形成多量子阱层50之前，在第一型GaN层40背离Si衬底10一侧形成应力释放层80。

具体的，向反应腔室内通入三乙基镓(TEGa)、三甲基铟(TMIn)、硅烷(SiH₄)和氨气(NH₃)，并通入载气(H₂和N₂)，以生长1-10个周期低浓度的InGaN/GaN浅阱层作为应力释放层80，其厚度可以为140nm，其中，浅阱InGaN层的温度可以为840℃，势垒GaN层的温度可以为900℃。

综上，本申请实施例所提供的LED芯片，包括依次层叠的Si衬底、第一缓冲层、第二缓冲层、第一型GaN层、多量子阱层和第二型GaN层，其中，第一缓冲层为AlN层，第二缓冲层包括AlGaN层，从而通过AlN层和AlGaN层使Si衬底逐渐过渡到GaN发光层；并且，在第二缓冲层中，在相邻两层AlGaN层之间插入一层缺陷阻挡层，且缺陷阻挡层至少包括SiN层，从而利用SiN层抑制AlGaN层中的部分位错和缺陷，并有效引导AlGaN层中应力的释放，以提高后续生长的GaN发光层的内应力状况和晶体质量，降低缺陷密度，使得LED芯片的波长均匀性和内量子效率得以改善，亮度得以提升。

本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种LED芯片，其特征在于，包括：

Si衬底；

位于所述Si衬底一侧的第一缓冲层，所述第一缓冲层为AlN层；

位于所述第一缓冲层背离所述Si衬底一侧的第二缓冲层，所述第二缓冲层包括沿背离所述Si衬底的方向交替排布的AlGaN层和缺陷阻挡层，且所述第二缓冲层中，最靠近所述Si衬底的一层为AlGaN层，其中，所述缺陷阻挡层至少包括SiN层；

以及位于所述第二缓冲层背离所述Si衬底一侧，沿背离所述Si衬底的方向依次排布的第一型GaN层、多量子阱层和第二型GaN层。

2.根据权利要求1所述的LED芯片，其特征在于，所述第二缓冲层中，沿背离所述Si衬底的方向，所述AlGaN层的Al组分逐渐减小。

3.根据权利要求1所述的LED芯片，其特征在于，所述第二缓冲层中，沿背离所述Si衬底的方向，所述缺陷阻挡层的厚度逐渐减小。

4.根据权利要求1所述的LED芯片，其特征在于，所述缺陷阻挡层为SiN层。

5.根据权利要求1所述的LED芯片，其特征在于，所述缺陷阻挡层为超晶格层，所述超晶格层包括沿背离所述Si衬底的方向交替排布的SiN层和InN层。

6.一种LED芯片的制备方法，其特征在于，包括：

提供一Si衬底；

在所述Si衬底一侧形成第一缓冲层，所述第一缓冲层为AlN层；

在所述第一缓冲层背离所述Si衬底一侧，沿背离所述Si衬底的方向交替形成AlGaN层和缺陷阻挡层，从而形成第二缓冲层，且所述第二缓冲层中，最靠近所述Si衬底的一层为AlGaN层，其中，所述缺陷阻挡层至少包括SiN层；

在所述第二缓冲层背离所述Si衬底一侧，沿背离所述Si衬底的方向，依次形成第一型GaN层、多量子阱层和第二型GaN层。

7.根据权利要求6所述的LED芯片的制备方法，其特征在于，所述第二缓冲层中，沿背离所述Si衬底的方向，所述AlGaN层的Al组分逐渐减小。

8.根据权利要求6所述的LED芯片的制备方法，其特征在于，所述缺陷阻挡层的形成过程包括：

维持反应腔室在第一预设温度和第一预设压力下，向反应腔室内通入氨气和硅烷，经第一预设时间，以生长SiN层作为所述缺陷阻挡层。

9.根据权利要求6所述的LED芯片的制备方法，其特征在于，所述缺陷阻挡层的形成过程包括：

维持反应腔室在第二预设温度和第二预设压力下，向反应腔室内通入氨气和硅烷，经第二预设时间，以生长SiN层；

停止向反应腔室通入硅烷，持续向反应腔室通入氨气，并向反应腔室内通入铟源，经第三预设时间，以生长InN层；

交替生长SiN层和InN层，从而形成所述缺陷阻挡层，使所述缺陷阻挡层为SiN层，或所述缺陷阻挡层为超晶格层，所述超晶格层包括沿背离所述Si衬底的方向交替排布的SiN层和InN层。

10.根据权利要求8或9所述的LED芯片的制备方法，其特征在于，在生长SiN层时，向反应腔室内通入氨气的流量的取值范围为2L-20L，包括端点值；向反应腔室内通入硅烷的流量的取值范围为200sccm-2000sccm，包括端点值。

Images