CN115295693A - 一种发光二极管外延片及其制备方法 - Google Patents

一种发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN115295693A
CN115295693A CN202210946829.5A CN202210946829A CN115295693A CN 115295693 A CN115295693 A CN 115295693A CN 202210946829 A CN202210946829 A CN 202210946829A CN 115295693 A CN115295693 A CN 115295693A
Authority
CN
China
Prior art keywords
layer
type
emitting diode
gan
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210946829.5A
Other languages
English (en)
Inventor
谢志文
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210946829.5A priority Critical patent/CN115295693A/zh
Publication of CN115295693A publication Critical patent/CN115295693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/025—Continuous growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Abstract

本发明提供一种发光二极管外延片及其制备方法，该发光二极管外延片包括复合电子阻挡层，复合电子阻挡层为超晶格结构，复合电子阻挡层包括M个周期交替层叠的第一子层以及第二子层；第一子层为p型掺杂EraAlbGa1‑a‑bN层，第二子层为p型掺杂GaN层。通过将现有的p型AlGaN/GaN超晶格电子阻挡层转变成周期性依次层叠的p型掺杂EraAlbGa1‑a‑bN层和p型掺杂GaN层，可以实现异质结界面上的晶格匹配，消除界面应力，避免EraAlbGa1‑a‑bN势垒高度下降，保持良好的电子阻挡能力，有效提高LED的光电效率。

Description

一种发光二极管外延片及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制备方法。
背景技术
氮化镓(GaN)半导体材料具有直接宽带隙、电子饱和漂移速度快，热导率高和等优异特性，当前氮化镓(GaN)基LED在固态照明、紫外杀菌消毒、新型显示领域等方面具有重要应用价值。
目前GaN基蓝绿紫光LED常通包括衬底和在衬底上的GaN或AlGaN缓冲层、三维岛状生长层、二维合并生长层、n型GaN电流扩展层、多量子阱发光层和电子阻挡层和p型GaN电流扩展层和p型欧姆接触层。其中GaN基LED通常采用掺Mg的p型宽禁带AlGaN层作为多量子阱垒结构之上的电子阻挡层。虽然该结构可以有效阻挡热电子向p型层泄漏，但是p型AlGaN具有较高的受主激活能,其空穴浓度低，在LED大电流工作条件下不利于LED光效的保持，从而导致LED的发光效率降低。
在此基础上，一种基于p型AlGaN/GaN的超晶格结构开始被用作LED的电子阻挡层,通过在p型AlGaN/GaN超晶格结构中，极化电场使得GaN层的能带弯曲，降低了Mg的激活能，从而在GaN层中产生更高浓度的空穴，但是AlGaN和GaN由于晶格失配产生的界面应力，使得AlGaN的势垒高度降低，减弱了电子阻挡效果。其次是为了使GaN层的能带足够弯曲以降低Mg的激活能，AlGaN层的厚度需要保持足够厚的膜厚，这阻碍了空穴在垂直方向的输运。
发明内容
针对现有技术的不足，本发明的目的在于提供一种发光二极管外延片及其制备方法，旨在解决现有技术中发光二极管的发光效率低的技术问题。
为了实现上述目的，本发明一方面提供一种发光二极管外延片：包括复合电子阻挡层，所述复合电子阻挡层为超晶格结构，所述复合电子阻挡层包括M个周期交替层叠的第一子层以及第二子层；其中，所述第一子层为p型掺杂EraAlbGa1-a-bN层，所述第二子层为p型掺杂GaN层。
与现有技术相比，本发明的有益效果在于：通过将现有的p型AlGaN/GaN超晶格电子阻挡层转变成周期性依次层叠的p型掺杂EraAlbGa1-a-bN层和p型掺杂GaN层，采用GaN/EraAlbGa1-a-bN的超晶格结构，由于铒元素是轻稀土元素，稀土元素铒(Er)的原子半径比Al大(铒的原子系数为68，Al的原子系数为13)，稀土元素铒掺入AlGaN材料后，会在AlGaN材料中产生晶格畸变从而提高AlGaN材料的压电性能；同时，由于铒的电负性小，增加了AlN中的离子键比例，这两点进一步增强了p型掺杂EraAlbGa1-a-bN层高的自发极化系数，以此，电子阻挡层EraAlbGa1-a-bN和GaN周期性超晶格结构中，很薄的p型掺杂EraAlbGa1-a-bN层就可以产生很大的自发极化电场致GaN层的能带足够弯曲，从而降低Mg的激活能，获得高浓度空穴。并且由于p型掺杂EraAlbGa1-a-bN层的膜厚设计的很薄，空穴可以通过隧穿机制实现垂直方向上的有效输运，而且Er组分a为24.9％的EraAlbGa1-a-bN和GaN可以实现异质结界面上的晶格匹配(Er元素掺杂浓度为24.9％时，EraAlbGa1-a-bN的晶格常数a＝3.189，与GaN的晶格常数相同)，可实现面内晶格常数匹配和无应变材料生长，从而降低器件有源区位错密度，减小位错散射和漏电通道，避免EraAlbGa1-a-bN势垒高度下降，保持良好的电子阻挡能力，有效提高LED的光电效率和可靠性。
进一步，所述M的取值范围为：2≤M≤12。
更进一步，所述p型掺杂EraAlbGa1-a-bN层的厚度为1～5nm。
更进一步，所述p型掺杂GaN层的厚度为2～10nm。
更进一步，在所述p型掺杂EraAlbGa1-a-bN层中，满足：0.1<a<0.25，0＜b＜1，a+b≤1，a＜b。
更进一步，所述p型掺杂EraAlbGa1-a-bN层及所述p型掺杂GaN层的掺杂元素均为Mg，所述Mg的掺杂浓度为1×1019～2×1020cm-2。
更进一步，所述发光二极管外延片还包括：衬底，以及在所述衬底上依次层叠的缓冲层、三维岛状生长层、二维合并生长层、n型GaN电流扩展层、多量子阱发光层、所述复合电子阻挡层、p型GaN电流扩展层、p型欧姆接触层。
本发明另一方面提供了一种发光二极管外延片的制备方法，用于制备上述发光二极管外延片，所述发光二极管外延片的制备方法包括以下步骤：
在沉积复合电子阻挡层的步骤中，交替生长M个周期交替层叠的第一子层以及第二子层，以形成超晶格结构的复合电子阻挡层；
其中，所述第一子层为p型掺杂EraAlbGa1-a-bN层，所述第二子层为p型掺杂GaN层。
进一步地，还包括以下步骤：
提供一生长所需的衬底，在所述衬底上沉积缓冲层；
在所述缓冲层上沉积三维岛状生长层；
在所述三维岛状生长层上沉积二维合并生长层；
在所述二维合并生长层上沉积n型GaN电流扩展层；
在所述n型GaN电流扩展层上沉积多量子阱发光层；
在所述多量子阱发光层上沉积p型层；
其中，所述p型层包括依次层叠沉积的所述复合电子阻挡层、p型GaN电流扩展层、p型欧姆接触层。
进一步地，所述形成复合电子阻挡层的步骤包括：
通入流量为40～90slm的NH3作为N源；
通入流量为600～1100sccm的TEGa作为Ga源；
通入流量为1000～2500sccm的TMIn作为In源；
通入流量为100～300sccm的SiH4作为n型掺杂剂；
通入流量为50～500sccm的TRIPEr作为Er源；
通入流量为10～300sccm的TMAl作为Al源。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
图1为本发明第一实施例中的发光二极管外延片的结构示意图；
图2为本发明第二实施例中发光二极管外延片的制备方法的流程框图；
主要元件符号说明：
衬底10、缓冲层20、三维岛状生长层30、二维合并生长层40、n型GaN电流扩展层50、多量子阱发光层60、p型层70、复合电子阻挡层710、p型掺杂EraAlbGa1-a-bN层711、p型掺杂GaN层712、p型GaN电流扩展层720、p型欧姆接触层730。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1，本发明第一实施例中的发光二极管外延片结构，晶圆的制备包括所述衬底10的制备和外延工艺两大环节。所述衬底10(substrate)是由半导体单晶材料制造而成的晶圆片，所述衬底10可以直接进入晶圆制造环节生产半导体器件，也可以进行外延工艺加工生产形成外延结构。外延(epitaxy)是指在经过切、磨、抛等仔细加工的所述衬底10上生长一层新单晶的过程，新单晶可以与所述衬底10为同一材料，也可以是不同材料(即同质外延或者是异质外延)。由于新单晶按衬底10晶相延伸生长，从而被称之为外延结构。器件制作在外延结构上为正外延，若器件制作在所述衬底10上则称为反外延。所述LED外延结构包括衬底10、缓冲层20、三维岛状生长层30、二维合并生长层40、n型GaN电流扩展层50、多量子阱发光层60、p型层70，在所述衬底10上自下而上依次层叠设置所述缓冲层20、所述三维岛状生长层30、所述二维合并生长层40、所述n型GaN电流扩展层50、所述多量子阱发光层60、所述p型层70。所述p型层70包括在所述多量子阱发光层60上自下而上依次层叠设置的复合电子阻挡层710、p型GaN电流扩展层720、p型欧姆接触层730。优选地，采用金属有机化学气相沉积(MOCVD)设备生长所述LED外延结构。
在本实施例中，所述复合电子阻挡层710包括交替排布的第一子层和第二子层，优选地，所述第一子层为p型掺杂EraAlbGa1-a-bN层711，所述第二子层为p型掺杂GaN层712。因电子的有效质量比空穴小，在大电流工作条件下，LED会出现电子溢流，电子会快速越过多量子阱发光层60达到所述p型层70，出现非辐射复合，业界传统外延生长结构，常采用掺Mg的p型宽禁带AlGaN层或在此基础上优化的p型AlGaN/GaN的超晶格结构作为多量子阱垒结构之上的电子阻挡层避免电子溢流的现象，虽然这两种结构可以有效阻挡热电子向p型层泄漏，但是p型AlGaN层由于具有较高的受主激活能，进而造成其空穴浓度低；而p型AlGaN/GaN超晶格结构中，极化电场使得GaN层的能带弯曲，降低了Mg的激活能，从而在GaN层中产生更高浓度的空穴，但是AlGaN和GaN由于晶格失配导致其界面压张应力增大，导致其界面粗糙，位错密度也相应较多,并且随着界面压张应力增大，进而会导致AlGaN势垒高度下降，影响到对电子的阻挡。使得AlGaN的势垒高度降低，减弱了电子阻挡效果。其次是为了使GaN层的能带足够弯曲以降低Mg的激活能，AlGaN层的厚度需要保持足够厚的膜厚，而空穴的有效质量较大其的迁移率较低，这阻碍了空穴在垂直方向的输运。通过采用所述复合电子阻挡层710替换传统的AlGaN层，Er组分a为24.9％，所述p型掺杂EraAlbGa1-a-bN层711和p型掺杂GaN层712可实现异质结界面上的晶格匹配，晶格匹配其界面应力基本为0，界面表面平滑，位错密度相对较小，消除界面应力，避免EraAlbGa1-a-bN势垒高度下降，保持良好的电子阻挡能力，有效提高LED的光电效率；其次，所述p型掺杂EraAlbGa1-a-bN层711的禁带宽度比AlGaN层更大，其厚度即使很薄也能够有足够高的势垒高度阻挡电子，所述p型掺杂EraAlbGa1-a-bN层711可以设计远远比ALGaN层更薄的膜厚设计，也能得到的阻挡电子的能力，而相对较薄p型掺杂EraAlbGa1-a-bN层711可进一步提升空穴在垂直方向的输运能力，进而提高电子和空穴的辐射复合效率。
通过将现有的p型AlGaN/GaN超晶格电子阻挡层转变成周期性依次层叠的所述p型掺杂EraAlbGa1-a-bN层711和所述p型掺杂GaN层712，即采用GaN/EraAlbGa1-a-bN的超晶格结构，由于稀土元素铒(Er)的原子半径比Al大，稀土元素铒掺入AlGaN后，会在AlGaN材料中产生晶格畸变从而提高AlGaN的压电性能；同时，由于铒的电负性小，增加了AlN中的离子键比例，这两点进一步增强了所述p型掺杂EraAlbGa1-a-bN层711高的自发极化系数，因此，p型掺杂EraAlbGa1-a-bN层711和p型掺杂GaN层712周期性超晶格结构中，很薄的p型掺杂EraAlbGa1-a-bN层711就可以产生很大的自发极化电场致p型掺杂GaN层712的能带足够弯曲，从而降低Mg的激活能，获得高浓度空穴，进而更进一步提高电子和空穴的辐射复合效率，减小了效率下降(Efficiency Droop)现象。
所述复合电子阻挡层710包括周期性交替排布的所述p型掺杂EraAlbGa1-a-bN层711及所述p型掺杂GaN层712，所述p型掺杂EraAlbGa1-a-bN层711与所述p型掺杂GaN层712相互层叠，形成周期结构，复合电子阻挡层710包括M个所述周期结构，其中，M的取值范围为：2≤N≤12。通过将不同材料但晶格匹配的所述p型掺杂EraAlbGa1-a-bN层711和所述p型掺杂GaN层712交替生长，相对薄的所述p型掺杂EraAlbGa1-a-bN层711和相对厚的所述p型掺杂GaN层712交替生长后，既可保证足够的势垒高度对电子良好的阻挡能力，又可进一步提升空穴在垂直方向的输运能力。所述p型掺杂EraAlbGa1-a-bN层711的厚度为1～5纳米，所述p型掺杂GaN层712的厚度为2～10纳米，通过将周期M控制在取值范围内，可将所述复合电子阻挡层710的总厚度控制在10～100纳米左右，避免所述复合电子阻挡层710的厚度太厚，影响到正装芯片p面出光效率。
在本实施例中，上述第一子层与第二子层的掺杂元素均为Mg，即所述p型掺杂EraAlbGa1-a-bN层711及所述p型掺杂GaN层712的掺杂元素均为Mg，Mg为二价元素，而所述p型掺杂GaN层712中Ga为三价元素，此时，Mg原子替换Ga原子时会少一个电子相当于多了一个空穴，当Er组分a为24.9％时，所述p型掺杂EraAlbGa1-a-bN层711及所述p型掺杂GaN层712可实现异质结界面上的晶格匹配，晶格匹配其界面应力基本为0，界面表面平滑，位错密度相对较小，消除界面应力，避免EraAlbGa1-a-bN势垒高度下降，可起到阻挡电子跃迁的作用，并且所述p型掺杂EraAlbGa1-a-bN层711和p型掺杂GaN层712周期性超晶格结构中，很薄的p型掺杂EraAlbGa1-a-bN层711就可以产生很大的自发极化电场致p型掺杂GaN层712的能带足够弯曲，从而降低Mg的激活能，获得高浓度空穴，而相对较薄的p型掺杂EraAlbGa1-a-bN层711进一步提升空穴在垂直方向的输运能力，让更多的电子和空穴被局限在所述多量子阱发光层60中，电子和空穴在所述多量子阱发光层60中复合发光。但是在所述第一子层和所述第二子层中均掺杂Mg，在晶体学中，形成人为的间隙。Mg的掺杂虽然替代了Ga提供空穴，但是过掺杂，也会造成所述GaN层出现过多的间隙，形成位错，在本实施例一些较佳的实施情况当中，所述复合电子阻挡层710的Mg掺杂浓度为1×1020cm-2。可以理解地，沿远离所述LED外延结构的层叠方向，多个所述复合电子阻挡层710中Mg的掺杂浓度逐层递减或维持不变。
上述第一子层为p型掺杂EraAlbGa1-a-bN层711，即所述ErAlGaN层为p型掺杂EraAlbGa1-a-bN层711，所述p型掺杂EraAlbGa1-a-bN层711中，Er的组分为a，Al的组分为b，Ga的组分为1-a-b，在本实施例一些较佳的实施情况当中，Er的组分a为0.249，Al的组分b为0.351，Ga的组分1-a-b为0.4。根据所述p型掺杂EraAlbGa1-a-bN层711中Er的组分不同，其与所述p型掺杂GaN层712之间的晶格匹配度也会随之变化，通过将所述Er的组分控制在取值范围内，可使所述p型掺杂EraAlbGa1-a-bN层711与所述p型掺杂GaN层712之间的界面压张应力减小，优选地，a为0.249时，所述p型掺杂EraAlbGa1-a-bN层711与所述p型掺杂GaN层712之间没有界面压张应力，避免EraAlbGa1-a-bN层势垒高度下降，保持良好的电子阻挡能力。
另一方面，本发明第二实施例还提供了一种LED外延结构的制备方法，用于制备上述技术方案中所述的LED外延结构，请参阅图2，采用金属有机化学气相沉积(MOCVD)设备生长所述LED外延结构，其中采用高纯氨气(NH3)作为N(氮)源，三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga(镓)源，三甲基铟(TMIn)为In(铟)源，三甲基铝(TMAl)作为Al(铝)源，其中硅烷(SiH4)作为n型掺杂剂，二茂镁(CP2Mg)作为p型掺杂剂，同时采用高纯H2(氢气)或N2(氮气)或高纯H2(氢气)和N2(氮气)的混合气作为载气，具体地，包括以下步骤：
S10：提供一生长所需的衬底，在所述衬底上沉积缓冲层；
在本步骤中，采用金属有机气相化学沉积方法，在所述衬底上沉积AlN缓冲层或GaN缓冲层或AlGaN缓冲层，反应室的生长压力为50～200torr，石墨基座转速控制在500～1000r/min，通入流量为20slm～70slm的NH3作为N(氮)源，通入流量为20sccm～150sccm的TMGa作为Ga(镓)源，通入流量为20～120sccmTMAl(三甲基铝)作为铝源，以在衬底上沉积厚度为5nm～15nm的所述AlN缓冲层或所述GaN缓冲层或所述AlGaN缓冲层。
S20：在所述缓冲层上沉积三维岛状生长层；
在本步骤中，在所述缓冲层上通入流量为10slm～60slm的NH3作为N(氮)源，通入流量为200sccm～500sccm的TMGa作为Ga(镓)源，将所述反应室的温度升高至1060℃～1090℃，压力控制在200torr～500torr，所述石墨基座转速降低至500～1000r/min，使得生长出GaN三维岛状生长层，并控制所述三维岛状生长层的厚度为500nm～1000nm。
S30：在所述三维岛状生长层上沉积二维合并生长层；
在本步骤中，将所述反应室的温度升高至1100℃～1450℃，压力控制在150torr～250torr，将所述石墨基座转速控制在800～1200r/min，通入流量为40slm～90slm的NH3作为N(氮)源，通入流量为300sccm～1000sccm的TMGa作为Ga(镓)源，生长出GaN二维合并生长层，并控制所述二维合并生长层的厚度为1000nm～2000nm。
S40：在所述二维合并生长层上沉积n型GaN电流扩展层；
在本步骤中，将所述反应室的温度降低至1090℃～1100℃，压力控制在150torr～250torr，将所述石墨基座的转速控制在800～1200r/min，通入流量为30slm～80slm的NH3做为N(氮)源，通入流量为200sccm～500sccm的TMGa作为Ga(镓)源，通入流量为100sccm～300sccm的SiH4作为n型掺杂剂，其中，Si的掺杂浓度为8E18 atoms/cm3～1.5E19 atoms/cm3，生长出掺Si的所述n型GaN电流扩展层，并控制所述n型GaN层的厚度为1500nm～2000nm。
具体来说，所述n型GaN电流扩展层作为提供电子的主要外延层，在生长所述n型GaN层时，通入SiH4提供Si元素，Si为四价元素，而所述n型GaN层中Ga为三价元素，此时Si原子替换Ga原子时会提供电子，从而形成提供电子的所述n型GaN层。
S50：在所述n型GaN电流扩展层上沉积多量子阱发光层；
具体来说，在本步骤中，在所述n型GaN电流扩展层上沉积N个交替生长的多量子阱发光层，将所述反应室的温度降低至780℃～9000℃，压力控制在200-250torr，石墨基座转速控制在500-1600转/min，交替堆叠的InGaN量子阱层和GaN量子垒层，其中，InGaN量子阱层的生长温度为780℃～810℃，GaN量子垒层的生长温度为860℃～900℃，其生长厚度为12nm～16nm，其中5≤N≤9，N为正整数。
S60：在所述多量子阱发光层上沉积p型层。
在本步骤中，所述p型层包括层叠设置的复合电子阻挡层、p型GaN电流扩展层及p型欧姆接触层，将所述反应室的温度升高至850℃～950℃，压力控制在150torr～250torr，将承载所述衬底的所述石墨盘的转速控制在800～1200r/min，通入流量为40slm～90slm的NH3做为N(氮)源，流量为600sccm～1100sccm的TMGa作为Ga(镓)源，流量为10sccm～300sccm的TMAl作Al(铝)源，流量为50～500sccm的TRIPEr作为Er(铒)源，通入二茂镁(CP2Mg)作为掺杂剂，其中Mg的掺杂浓度为1.5E20 atoms/cm3，在所述多量子阱发光层上生长出所述复合电子阻挡层，并控制所述复合电子阻挡层的厚度为20nm；
具体地，在沉积所述复合电子阻挡层时，由M个周期性交替生长的所述p型掺杂EraAlbGa1-a-bN层及所述p型掺杂GaN层形成。
采用EraAlbGa1-a-bN/GaN超晶格结构，提高了多量子阱发光层中对电子的势垒高度，减少了电子的泄漏。由于所述p型掺杂EraAlbGa1-a-bN层和所述p型掺杂GaN层可实现面内晶格常数匹配和无应变材料生长，优选地，当所述p型掺杂EraAlbGa1-a-bN层中的Er的组分为24.9％时，ErAlN具有与GaN相同的晶格常数，从而降低器件有源区位错密度，减小位错散射和漏电通道,器件将具有更优越的性能及可靠性。
将所述反应室的温度升高至850℃～970℃，压力控制在150torr～250torr，将所述石墨盘的转速控制在800～1200r/min，通入流量为40slm～90slm的NH3做为N(氮)源，流量为600sccm～1100sccm的TMGa作为Ga(镓)源，通入二茂镁(CP2Mg)作为掺杂剂，其中Mg的掺杂浓度为1E19～5.5E20 atoms/cm3，生长出所述p型GaN电流扩展层，并控制厚度为20nm，及所述p型接触层，并控制厚度为5nm。
本发明第三实施例提供了一种发光二极管外延片，本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于：
p型掺杂EraAlbGa1-a-bN层中，Er的组分a为0.1，Al的组分b为0.42，Ga的组分1-a-b为0.48。
本发明第四实施例也提供了一种发光二极管外延片，本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于：
p型掺杂EraAlbGa1-a-bN层中，Er的组分a为0.2，Al的组分b为0.52，Ga的组分1-a-b为0.28。
本发明第五实施例也提供了一种发光二极管外延片，本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于：
第一子层与第二子层中Mg的掺杂浓度为：0。
对比例一
一种发光二极管外延片，本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于：
p型掺杂EraAlbGa1-a-bN层中的Er的组分a为0，即第一子层为p型掺杂AlGaN层。
对比例二
一种发光二极管外延片，本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于：
p型掺杂EraAlbGa1-a-bN层中的Er的组分a为0，即第一子层为p型掺杂AlGaN层。
并且第一子层及第二子层中Mg的掺杂浓度为0。
将上述实施例1、3～5和对比例1～2各制备的发光二极管外延片制备成约457.5nm波段，10×24mil尺寸的芯片，通入20mA的电流，进行光电测试，其对应的制备参数及测试结果如下表所示：
Figure BDA0003787805520000111
在实际应用当中，分别采用本发明上述实施例1～4及对比例1～2中的发光二极管外延片结构，并对各实例制备得到的发光二极管外延片制备成约457.5nm波段，10×24mil尺寸的芯片，通入20mA的电流，进行光电测试，测试数据如上表所示。需要说明的是，为了保证验证结果的可靠性，本发明上述实施例1～4及对比例1～2对应制备外延结构时，除上述参数不同以外、其它工艺及参数都应当保持一致。
由上表可以得出，本发明实施例1提供的生长方法制备的外延片的电压相较对比例1下降了0.08V，亮度提升3.9％，相较对比例2电压下降了0.39V，亮度提升1.37％。本发明实施例2提供的生长方法制备的外延片的电压相较对比例1下降了0.03V，亮度提升1.43％，相较对比例2电压下降了0.34V，亮度提升1.21％。本发明实施例3提供的生长方法制备的外延片的电压相较对比例1下降了0.05V，亮度提升2.41％，相较对比例2电压下降了0.36V，亮度提升2.19％。本发明实施例4提供的生长方法制备的外延片的电压相较对比例1下降了0.02V，亮度提升3.1％，相较对比例2电压下降了0.33V，亮度提升2.97％。
综上，通过将现有的p型AlGaN/GaN超晶格电子阻挡层转变成周期性依次层叠的p型掺杂EraAlbGa1-a-bN层和p型掺杂GaN层，采用GaN/EraAlbGa1-a-bN的超晶格结构，由于铒元素是轻稀土元素，稀土元素铒(Er)的原子半径比Al大(铒的原子系数为68，Al的原子系数为13)，稀土元素铒掺入AlGaN材料后，会在AlGaN材料中产生晶格畸变从而提高AlGaN材料的压电性能；同时，由于铒的电负性小，增加了AlN中的离子键比例，这两点进一步增强了p型掺杂EraAlbGa1-a-bN层高的自发极化系数，以此，电子阻挡层EraAlbGa1-a-bN和GaN周期性超晶格结构中，很薄的p型掺杂EraAlbGa1-a-bN层就可以产生很大的自发极化电场致GaN层的能带足够弯曲，从而降低Mg的激活能，获得高浓度空穴。并且由于p型掺杂EraAlbGa1-a-bN层的膜厚设计的很薄，空穴可以通过隧穿机制实现垂直方向上的有效输运，而且Er组分a为24.9％的EraAlbGa1-a-bN和GaN可以实现异质结界面上的晶格匹配(Er元素掺杂浓度为24.9％时，EraAlbGa1-a-bN的晶格常数a＝3.189，与GaN的晶格常数相同)，可实现面内晶格常数匹配和无应变材料生长，从而降低器件有源区位错密度，减小位错散射和漏电通道，避免EraAlbGa1-a-bN势垒高度下降，保持良好的电子阻挡能力，有效提高LED的光电效率和可靠性；
所述第一子层与所述第二子层的掺杂元素均为Mg，即所述p型掺杂EraAlbGa1-a-bN层711及所述p型掺杂GaN层712的掺杂元素均为Mg，Mg为二价元素，而所述p型掺杂GaN层712中Ga为三价元素，此时，Mg原子替换Ga原子时会少一个电子相当于多了一个空穴，当Er组分a为24.9％时，所述p型掺杂EraAlbGa1-a-bN层711及所述p型掺杂GaN层712可实现异质结界面上的晶格匹配，晶格匹配其界面应力基本为0，界面表面平滑，位错密度相对较小，消除界面应力，避免EraAlbGa1-a-bN势垒高度下降，可起到阻挡电子跃迁的作用，并且所述p型掺杂EraAlbGa1-a-bN层711和p型掺杂GaN层712周期性超晶格结构中，很薄的p型掺杂EraAlbGa1-a-bN层711就可以产生很大的自发极化电场致p型掺杂GaN层712的能带足够弯曲，从而降低Mg的激活能，获得高浓度空穴，而相对较薄的p型掺杂EraAlbGa1-a-bN层711进一步提升空穴在垂直方向的输运能力，让更多的电子和空穴被局限在所述多量子阱发光层60中，电子和空穴在所述多量子阱发光层60中复合发光，进一步提升了器件的发光率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明的保护范围应以所附权利要求为准。

Claims (10)

1.一种发光二极管外延片，包括复合电子阻挡层，其特征在于，所述复合电子阻挡层为超晶格结构，所述复合电子阻挡层包括M个周期交替层叠的第一子层以及第二子层；
其中，所述第一子层为p型掺杂EraAlbGa1-a-bN层，所述第二子层为p型掺杂GaN层。
2.根据权利要求1所述的发光二极管外延片，其特征在于，所述M的取值范围为：2≤M≤12。
3.根据权利要求1所述的发光二极管外延片，其特征在于，所述p型掺杂EraAlbGa1-a-bN层的厚度为1～5nm。
4.根据权利要求1所述的发光二极管外延片，其特征在于，所述p型掺杂GaN层的厚度为2～10nm。
5.根据权利要求1所述的发光二极管外延片，其特征在于，在所述p型掺杂EraAlbGa1-a-bN层中，满足：0.1<a<0.25，0＜b＜1，a+b≤1，a＜b。
6.根据权利要求1所述的发光二极管外延片，其特征在于，所述p型掺杂EraAlbGa1-a-bN层及所述p型掺杂GaN层的掺杂元素均为Mg，所述Mg的掺杂浓度为1×1019～2×1020cm-2。
7.根据权利要求1～6任一所述的发光二极管外延片，其特征在于，所述发光二极管外延片还包括：衬底，以及在所述衬底上依次层叠的缓冲层、三维岛状生长层、二维合并生长层、n型GaN电流扩展层、多量子阱发光层、所述复合电子阻挡层、p型GaN电流扩展层、p型欧姆接触层。
8.一种发光二极管外延片的制备方法，用于制备如权利要求1～7任一项所述的发光二极管外延片，其特征在于，所述发光二极管外延片的制备方法包括以下步骤：
在沉积复合电子阻挡层的步骤中，交替生长M个周期交替层叠的第一子层以及第二子层，以形成超晶格结构的复合电子阻挡层；
其中，所述第一子层为p型掺杂EraAlbGa1-a-bN层，所述第二子层为p型掺杂GaN层。
9.根据权利要求8所述的制备方法，其特征在于，还包括以下步骤：
提供一生长所需的衬底，在所述衬底上沉积缓冲层；
在所述缓冲层上沉积三维岛状生长层；
在所述三维岛状生长层上沉积二维合并生长层；
在所述二维合并生长层上沉积n型GaN电流扩展层；
在所述n型GaN电流扩展层上沉积多量子阱发光层；
在所述多量子阱发光层上沉积p型层；
其中，所述p型层包括依次层叠沉积的所述复合电子阻挡层、p型GaN电流扩展层、p型欧姆接触层。
10.根据权利要求8所述的制备方法，其特征在于，所述形成超晶格结构的复合电子阻挡层的步骤包括：
通入流量为40～90slm的NH3作为N源；
通入流量为600～1100sccm的TEGa作为Ga源；
通入流量为1000～2500sccm的TMIn作为In源；
通入流量为100～300sccm的SiH4作为n型掺杂剂；
通入流量为50～500sccm的TRIPEr作为Er源；
通入流量为10～300sccm的TMAl作为Al源。
CN202210946829.5A 2022-08-09 2022-08-09 一种发光二极管外延片及其制备方法 Pending CN115295693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210946829.5A CN115295693A (zh) 2022-08-09 2022-08-09 一种发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210946829.5A CN115295693A (zh) 2022-08-09 2022-08-09 一种发光二极管外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN115295693A true CN115295693A (zh) 2022-11-04

Family

ID=83828193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210946829.5A Pending CN115295693A (zh) 2022-08-09 2022-08-09 一种发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN115295693A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115995516A (zh) * 2023-03-21 2023-04-21 江西兆驰半导体有限公司 一种外延片、外延片制备方法及led芯片
CN117410413A (zh) * 2023-12-14 2024-01-16 江西兆驰半导体有限公司 一种led外延片及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115995516A (zh) * 2023-03-21 2023-04-21 江西兆驰半导体有限公司 一种外延片、外延片制备方法及led芯片
CN115995516B (zh) * 2023-03-21 2024-03-01 江西兆驰半导体有限公司 一种外延片、外延片制备方法及led芯片
CN117410413A (zh) * 2023-12-14 2024-01-16 江西兆驰半导体有限公司 一种led外延片及其制备方法
CN117410413B (zh) * 2023-12-14 2024-03-08 江西兆驰半导体有限公司 一种led外延片及其制备方法

Similar Documents

Publication Publication Date Title
CN114975704B (zh) 一种led外延片及制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109545925B (zh) 一种GaN基发光二极管外延片及其制备方法
CN114695612B (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
JP2023511822A (ja) マイクロ発光ダイオードのエピタキシャル構造及びその製造方法
CN114824007A (zh) 一种发光二极管外延结构及其制备方法
CN114883462A (zh) 发光二极管外延片及其制备方法
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN115377260A (zh) 一种led外延片、制备方法及电子设备
CN117832348B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN113990993B (zh) 用于降低欧姆接触电阻的发光二极管外延片及其制造方法
CN117199205A (zh) 一种外延片、外延片制备方法及发光二极管
CN117832348A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810325A (zh) 一种高光效的发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination