CN114695612B - 一种氮化镓基发光二极管外延结构及其制备方法 - Google Patents

一种氮化镓基发光二极管外延结构及其制备方法 Download PDF

Info

Publication number
CN114695612B
CN114695612B CN202210610853.1A CN202210610853A CN114695612B CN 114695612 B CN114695612 B CN 114695612B CN 202210610853 A CN202210610853 A CN 202210610853A CN 114695612 B CN114695612 B CN 114695612B
Authority
CN
China
Prior art keywords
layer
layers
quantum
quantum barrier
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210610853.1A
Other languages
English (en)
Other versions
CN114695612A (zh
Inventor
谢志文
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210610853.1A priority Critical patent/CN114695612B/zh
Publication of CN114695612A publication Critical patent/CN114695612A/zh
Application granted granted Critical
Publication of CN114695612B publication Critical patent/CN114695612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种氮化镓基发光二极管外延结构及其制备方法,外延结构包括多量子阱层,所述多量子阱层包括周期性依次层叠的多个量子阱层及量子垒层;所述量子垒层包括第一量子垒层和第二量子垒层,所述第二量子垒层包括交替生长的多个第一子层及第二子层,所述第一子层与所述量子阱层接触,所述第二子层或所述第一子层与所述P型AlGaN电子阻挡层接触。本发明第二量子垒层中第一子层AlxGa1‑xN层中Al组分越高,势垒高度越高,越有能力阻挡电子溢出到P型GaN层,便于更多的空穴向多量子阱层中的发光层注入,进一步提高电子和空穴在多量子阱层的有效发光。

Description

一种氮化镓基发光二极管外延结构及其制备方法
技术领域
本发明涉及芯片技术领域,特别涉及一种氮化镓基发光二极管外延结构及其制备方法。
背景技术
发光二极管(LED,Light Emitting Diode)是一种半导体固体发光器件,其利用半导体 PN结作为发光材料,可以直接将电转换为光。GaN基的发光二极管(LED)被广泛的应用于日用照明、手机背光、汽车车灯等领域。
而制备LED外延片是其中制备发光二极管的重要环节,目前 GaN基LED外延片包括衬底、依次层叠在衬底上的缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、多量子阱层、P型AlGaN电子阻挡层、P型接触层。其中,多量子阱层包括交替生长的InGaN势阱层和GaN势垒层,P型AlGaN电子阻挡层为P 型AlGaN层。
但是当前的外延结构中,由于电子具有较小的有效质量和较高的迁移率,所以电子的移动速率是远远大于空穴的,而且由于电子的数量也是大于空穴的数量,因此在大电流工作条件下,LED会出现电子溢流,电子会越过多量子阱层跑到P型GaN层出现非辐射复合,从而导致LED的发光效率低。
发明内容
基于此,本发明的目的是提供一种氮化镓基发光二极管外延结构及其制备方法,用于解决现有技术中由于LED会出现电子溢流从而导致LED的发光效率低的技术问题。
本申请一方面提供一种氮化镓基发光二极管外延结构,包括依次层叠的衬底、缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层,所述多量子阱层包括周期性依次层叠的多个量子阱层及量子垒层,多个所述量子阱层中的最底部一量子阱层层叠于所述N型GaN层上方;
所述量子垒层包括第一量子垒层和第二量子垒层,其中,所述第二量子垒层为多个所述量子垒层中最靠近所述P型AlGaN电子阻挡层的一量子垒层,所述第一量子垒层为除所述第二量子垒层之外的其他量子垒层;
所述第二量子垒层包括交替生长的多个第一子层及第二子层,多个所述第一子层中的最底部一第一子层与最靠近所述第二量子垒层的一量子阱层接触,所述第二量子垒层中的最顶层与所述P型AlGaN电子阻挡层接触,所述第二量子垒层中的最顶层为第二子层或第一子层;
其中,所述第一量子垒层为GaN层,所述量子阱层为InGaN层,所述第一子层为AlxGa1-xN层,其中,0.05<x<1,所述第二子层为MgIn合金层。
另外,根据本申请上述的氮化镓基发光二极管外延结构,还可以具有如下附加的技术特征:
进一步地,所述第一子层的厚度为3-8nm;所述第二子层的厚度为1-3nm。
进一步地,在所述MgIn合金层中:
Mg掺杂浓度范围为1×1019/cm3~8×1020/cm3
In掺杂浓度范围为8×1017/cm3~5×1018/cm3
本申请另一方面提供一种氮化镓基发光二极管外延结构制备方法,用于制备上述的氮化镓基发光二极管外延结构,所述方法包括:
获取一衬底;
在所述衬底上依次生长缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层;
在生长所述多量子阱层的步骤中,生长方法包括:
周期性依次层叠多个量子阱层及量子垒层以生长所述多量子阱层,其中,所述量子垒层包括第一量子垒层和第二量子垒层,所述第二量子垒层为多个所述量子垒层中最靠近所述P型AlGaN电子阻挡层的一量子垒层,所述第一量子垒层为除所述第二量子垒层之外的其他量子垒层;
在生长所述第二量子垒层的步骤中,生长方法包括:
交替生长多个第一子层及第二子层以生长所述第二量子垒层,其中,多个所述第一子层中的最底部一第一子层与最靠近所述第二量子垒层的一量子阱层接触,所述第二量子垒层中的最顶层与所述P型AlGaN电子阻挡层接触,所述第二量子垒层中的最顶层为第二子层或第一子层。
另外,根据本申请上述的氮化镓基发光二极管外延结构制备方法,还可以具有如下附加的技术特征:
进一步地,所述第一量子垒层为GaN层,所述量子阱层为InGaN层,所述第一子层为AlxGa1-xN层,其中,0.05<x<1,所述第二子层为MgIn合金层。
进一步地,在所述AlxGa1-xN层中,AlxGa1-xN层的Al组分随着交替生长周期的增加逐渐递增,或AlxGa1-xN层的Al组分随着交替生长周期的增加而固定不变。
进一步地,在所述MgIn合金层中,Mg的掺杂浓度随着交替生长周期的增加而逐渐递增,或Mg的掺杂浓度随着交替生长周期的增加而固定不变。
进一步地,在所述MgIn合金层中,In的掺杂浓度随着交替生长周期的增加而逐渐递减,或In的掺杂浓度随着交替生长周期的增加而固定不变。
进一步地,所述第一子层和所述第二子层的生长温度随着交替生长周期的增加而逐渐递增,或随着交替生长周期的增加而固定不变。
上述氮化镓基发光二极管外延结构及用于制备该氮化镓基发光二极管外延结构的制备方法具有如下有益效果:
1.本发明第二量子垒层中的第一子层AlxGa1-xN层与量子阱层接触,可以阻挡前面m个周期的量子阱层中In的析出,并且通过调节第一子层AlxGa1-xN层的Al组分,进一步提高势垒高度阻挡电子溢出到P型GaN层中而发出非辐射复合。
2.本发明第二量子垒层中第二子层MgIn合金层和第一子层AlxGa1-xN层交替生长可以阻挡Mg扩散至前面多量子阱层中去。但是第一子层AlxGa1-xN层由于Al-N键能较大(2.8eV)导致Al原子的表面迁移率较低,抑制了外延层的侧向成长,因此Al吸附原子很难在外延面上迁移到台阶和扭折等低能量处形核,这造成了AlxGa1-xN层表面粗化严重,晶体质量差,而和第一子层AlxGa1-xN层交替生长的第二子层MgIn合金层,由于In原子并没有成为组份并入到AlxGa1-xN晶体中,In原子的加入,使得AlxGa1-xN层表面N自由键饱和,从而降低AlxGa1-xN层的表面能,提高Al原子的表面的迁移率,大幅度的降低了晶界和位错缺陷,促进了外延层的侧向生长速率, AlxGa1-xN层表面更平滑,界面粗糙度大幅度降低。
3. 本发明第二量子垒层中第一子层AlxGa1-xN层中Al组分越高,势垒高度越高,越有能力阻挡电子溢出到P型GaN层。但是高Al组分的AlxGa1-xN层其电离能越高,电导率越低,而和第一子层AlxGa1-xN层交替生长的第二子层MgIn合金层,In的掺入,可以降低Mg的活化能,Mg的激活效率提高,Mg存在记忆效应,会形成Mg拖尾现象扩散到m个周期量子阱中,进而可以显著提高对前面m个周期的多量子层空穴注入以及空穴浓度,便于更多的空穴向多量子阱层中的发光层注入,进一步提高电子和空穴在多量子阱层的有效发光。
附图说明
图1为本发明中氮化镓基发光二极管外延结构的结构示意图;
图2为本发明中多量子阱层的结构示意图;
主要结构符号说明:
Figure 812832DEST_PATH_IMAGE001
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
目前业界氮化镓基发光二极管的主要难点是:因为电子具有较小的有效质量和较高的迁移率,所以电子的移动速率是远远大于空穴的,而且由于电子的数量也是大于空穴的数量,因此在大电流工作条件下,LED会出现电子溢流,电子会越过多量子阱层跑到P型GaN层出现非辐射复合。所以在传统的氮化镓基发光二极管的外延结构都是依靠在P型GaN层之前生长一层P型AlGaN电子阻挡层,通过调节外延结构中的P型AlGaN电子阻挡层的Al组分可以起到提高势垒高度,降低电子溢流,以提高载流子在多量子阱层复合效率的作用,但是高Al组分的AlGaN材料做P型掺杂非常困难,P型GaN中Mg掺杂的电离能在250emV已经非常高,当P型AlGaN电子阻挡层中的Al组分进一步提高时,例如,当Al组分达到15-20%时,P型AlGaN电子阻挡层甚至很难导电。
故在本申请中,提出一种氮化镓基发光二极管外延结构及其制备方法,用于解决现有技术中由于LED会出现电子溢流从而导致LED的发光效率低的技术问题。
具体的,本申请一方面提供一种氮化镓基发光二极管外延结构,包括依次层叠的衬底10、缓冲层20、三维成核层30、未掺杂的GaN层40、N型GaN层50、多量子阱层60、P型AlGaN电子阻挡层70、P型GaN层80以及P型接触层90,所述多量子阱层60包括周期性依次层叠的多个量子阱层61及量子垒层,多个所述量子阱层61中的最底部一量子阱层层叠于所述N型GaN层50上方;
所述量子垒层包括第一量子垒层62和第二量子垒层63,其中,所述第二量子垒层63为多个所述量子垒层中最靠近所述P型AlGaN电子阻挡层70的一量子垒层,所述第一量子垒层62为除所述第二量子垒层63之外的其他量子垒层;
所述第二量子垒层63包括交替生长的多个第一子层63a及第二子层63b,多个所述第一子层63a中的最底部一第一子层与最靠近所述第二量子垒层63的一量子阱层接触,所述第二量子垒层63中的最顶层与所述P型AlGaN电子阻挡层70接触,所述第二量子垒层63中的最顶层为第二子层63b或第一子层63a。
进一步地,所述第一量子垒层62为GaN层,所述量子阱层61为InGaN层,所述第一子层63a为AlxGa1-xN层,其中,0.05<x<1,所述第二子层63b为MgIn合金层。
进一步地,所述第一子层63a的厚度为3-8nm;所述第二子层63b的厚度为1-3nm。
进一步地,在所述MgIn合金层中:
Mg掺杂浓度范围为1×1019/cm3~8×1020/cm3
In掺杂浓度范围为8×1017 /cm3~5×1018/cm3
本申请另一方面提供一种氮化镓基发光二极管外延结构制备方法,用于制备上述的氮化镓基发光二极管外延结构,所述方法包括:
获取一衬底;
在所述衬底上依次生长缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层;
在生长所述多量子阱层的步骤中,生长方法包括:
周期性依次层叠多个量子阱层及量子垒层以生长所述多量子阱层,其中,所述量子垒层包括第一量子垒层和第二量子垒层,所述第二量子垒层为多个所述量子垒层中最靠近所述P型AlGaN电子阻挡层的一量子垒层,所述第一量子垒层为除所述第二量子垒层之外的其他量子垒层;
在生长所述第二量子垒层的步骤中,生长方法包括:
交替生长多个第一子层及第二子层以生长所述第二量子垒层,其中,多个所述第一子层中的最底部一第一子层与最靠近所述第二量子垒层的一量子阱层接触,所述第二量子垒层中的最顶层与所述P型AlGaN电子阻挡层接触,所述第二量子垒层中的最顶层为第二子层或第一子层。
具体地,所述第一量子垒层为GaN层,所述量子阱层为InGaN层,所述第一子层为AlxGa1-xN层,其中,0.05<x<1,所述第二子层为MgIn合金层。
进一步地,所述第一子层和所述第二子层的生长温度随着交替生长周期的增加而逐渐递增,或随着交替生长周期的增加而固定不变。
在所述AlxGa1-xN层中,AlxGa1-xN层的Al组分随着交替生长周期的增加逐渐递增,或AlxGa1-xN层的Al组分随着交替生长周期的增加而固定不变;
在所述MgIn合金层中, Mg的掺杂浓度随着交替生长周期的增加而逐渐递增,或Mg的掺杂浓度随着交替生长周期的增加而固定不变;In的掺杂浓度随着交替生长周期的增加而逐渐递减,或In的掺杂浓度随着交替生长周期的增加而固定不变。
具体地,氮化镓基发光二极管外延结构制备方法包括如下步骤:
制备缓冲层:采用金属有机气相化学沉积方法在该衬底上沉积AlN缓冲层或GaN缓冲层或AlGaN缓冲层,通入高纯NH3作为N(氮)源,通入三甲基镓(TMGa)作为Ga源,通入三甲基铝(TMAl)作为铝源,生长压力为60-200torr,用于制备一种衬底生长的AlN或GaN或AlGaN的缓冲层。
制备三维成核层:采用金属有机气相化学沉积方法在缓冲层上通入三甲基镓(TMGa)作为Ga源,生长温度升高到1060-1090℃,在缓冲层上生长三维成核层;
制备未掺杂的GaN层:采用金属有机气相化学沉积方法在GaN缓冲层上,通入三甲基镓作为Ga源,生长温度升高到1100-1125℃,在三维成核层上生长未掺杂的GaN层;
制备N型GaN层:采用金属有机气相化学沉积方法,以SiH4作为掺杂源, 通入三甲基镓作为Ga源,生长温度降低到1095-1100℃,Si的掺杂浓度为1×1019/cm3-1×1020/cm3,在未掺杂的GaN层上生长N型GaN层;
制备m+1个周期性的多量子阱层,其中m是大于0的正整数:采用金属有机气相化学沉积方法,通入三乙基镓作为Ga源,生长GaN垒层,随后通入三甲基铟源作为In源,三乙基镓作为Ga源,在GaN垒生长InyGa1-yN阱层,y=0.05-0.30,以此为量子阱层的一单位周期,整个多量子阱层由m+1(5≤m≤8)个周期构成,在生长完前m个周期的多量子阱层后,生长最后一个周期的InyGa1-yN层生长n个周期性层叠交替的第一子层和第二子层(其中n是大于0的正整数),通入三乙基镓作为Ga源、三甲基铝作为Al源,NH3作为N源,生长AlxGa1-xN第一子层,x=0.05-0.9,在第一子层上,同时切断Ga源和Al源,通入三甲基铟作为In源,二茂镁作为Mg源,生长MgIn合金层,其Mg掺杂浓度范围为1×1019/cm3~8×1020/cm3,其In掺杂浓度范围为8×1017/cm3~5×1018/cm3
制备P型AlGaN电子阻挡层:采用金属有机气相化学沉积方法在最后一个量子垒上,通入三甲基铝作为Al源,二茂镁作为Mg源,通入三甲基镓作为Ga源,生长温度变温到900-960℃生长P型AlGaN电子阻挡层,具体的,为P型AlZGa1-ZN电子阻挡层,其中z=0.05-0.5, 其中Mg的掺杂浓度为1.8×1019/cm3
制备P型GaN层:采用金属有机气相化学沉积方法,通入三甲基镓作为Ga源、二茂镁作为Mg源,生长P型GaN层,其中Mg的掺杂浓度为5×1020/cm3
实施例1
本实施例中采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition,简称MOCVD)设备生长外延片。采用高纯NH3作为N(氮)源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源,三甲基铟(TMIn)为In源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂。采用高纯H2 (氢气)、高纯N2(氮气)、高纯H2 (氢气)和高纯N2(氮气)的混合气体中作为MO源的载气。
提供一种衬底。衬底的材质包括但不限于蓝宝石、硅、碳化硅。在本实施例中采用蓝宝石作为外延层生长基底。
在衬底上沉积缓冲层。缓冲层可选的为AlN或GaN或AlGaN缓冲层。在本实施例中,缓冲层为GaN层,具体的,将反应室的温度控制在760-900℃,压力控制在60-200torr,石墨基座转速控制在800-1000转/min,GaN缓冲层厚度为10nm。
在缓冲层上沉积三维成核层。具体的,将反应室温度升高至1060-1090℃,反应室压力控制在150-200torr,石墨基座转速降低至700-900转/min,生长厚度为500nm的GaN三维成核层。
在三维成核层上沉积未掺杂的GaN层。具体的,将反应室温度升高至1100-1125℃,反应室压力控制在150-200torr,石墨基座转速控制在1000-1200转/min,生长厚度为2um的未掺杂的GaN层。
在未掺杂的GaN层上沉积N型GaN层。具体的,将反应室温度降低至1095-1100℃,压力控制在200-250torr,石墨基座转速控制在1000-1200转/min,生长厚度为2um的N型GaN层,Si的掺杂浓度为1×1019/cm3-1×1020/cm3
在N型GaN层上沉积m+1个周期性的多量子阱层。具体的,将反应室温度降低至790-900℃,压力控制在200-250torr,石墨基座转速控制在500-1600转/min,交替堆叠的InGaN量子阱层和GaN量子垒层,其中,InGaN量子阱层的生长温度为790℃~810℃,GaN量子垒层的生长温度为860℃~900℃,其生长厚度为12nm~16nm,其中5≤m≤8, m为正整数。
进一步的,生长第m+1个的多量子阱层的步骤具体为:将反应室温度变温至790-950℃,压力控制在100-250torr,石墨基座转速控制在500-1600转/min,依次堆叠的InGaN量子阱层和量子垒层,其中,InGaN量子阱层的生长温度为790℃~810℃,量子垒层的生长温度升高到860℃~950℃,量子垒层的生长氛围为N2氛围,NH3流量为10-100L,NH3流量保持不变,量子垒层包括n个周期性的交替堆叠的第一子层AlGaN层和第二子层MgIn合金层,生长第一子层时,通入三乙基镓作为Ga源、三甲基铝作为Al源,NH3作为N源,在第一子层上生长第二子层时,同时切断Ga源和Al源,通入三甲基铟作为In源,二茂镁作为Mg源。其中第一子层AlxGa1-xN层与InGaN量子阱层接触,第二子层MgIn合金层与P型AlGaN电子阻挡层接触。其生长厚度为12nm~16nm。第二子层MgIn合金层,其Mg掺杂浓度范围为1×1019/cm3~8×1020/cm3,其In掺杂浓度范围为8×1017/cm3~5×1018/cm3。由于外延层的生长过程一般都是从衬底一侧向相对的另一侧逐渐生长,因此可以控制第一子层AlxGa1-xN层中的Al组分的通入量保持不变,同时控制第二子层MgIn合金层中Mg源和In源的通入量保持不变,并且其第一子层和所述第二子层的生长温度随着生长周期的增加而固定不变。
在多量子阱层上沉积P型AlGaN电子阻挡层。具体的,反应室温度为950℃,压力为100torr,承载衬底的石墨盘转速为1000转/min,生长厚度为10nm-60nm的P型AlGaN电子阻挡层。
在P型AlGaN电子阻挡层上沉积P型GaN层。具体的,反应室温度为980℃,压力为200torr,承载衬底的石墨盘转速为1000转/min,生长厚度为90nm-120nm的GaN层, 其中Mg的掺杂浓度为1.8×1019/cm3
在P型GaN层上沉积P型接触层。具体的,反应室温度为880℃,压力为200torr,承载衬底的石墨盘转速为1200转/min,生长厚度为1nm-8nm的重掺Mg的GaN层,其中Mg的掺杂浓度为5×1020/cm3
实施例2
本实施例中采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition,简称MOCVD)设备生长外延片。采用高纯NH3作为N(氮)源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源,三甲基铟(TMIn)为In源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂。采用高纯H2 (氢气)、高纯N2(氮气)、高纯H2 (氢气)和高纯N2(氮气)的混合气体中作为MO源的载气。
提供一种衬底。衬底的材质包括但不限于蓝宝石、硅、碳化硅。在本实施例中采用蓝宝石作为外延层生长基底。
在衬底上沉积缓冲层。缓冲层可选的为AlN或GaN或AlGaN缓冲层。在本实施例中,缓冲层为GaN层,具体的,将反应室的温度控制在760-900℃,压力控制在60-200torr,石墨基座转速控制在800-1000转/min,GaN缓冲层厚度为10nm。
在缓冲层上沉积三维成核层。具体的,将反应室温度升高至1060-1090℃,反应室压力控制在150-200torr,石墨基座转速降低至700-900转/min,生长厚度为500nm的GaN三维成核层。
在三维成核层上沉积未掺杂的GaN层。具体的,将反应室温度升高至1100-1125℃,反应室压力控制在150-200torr,石墨基座转速控制在1000-1200转/min,生长厚度为2um的未掺杂的GaN层。
在未掺杂的GaN层上沉积N型GaN层。具体的,将反应室温度降低至1095-1100℃,压力控制在200-250torr,石墨基座转速控制在1000-1200转/min,生长厚度为2um的N型GaN层,Si的掺杂浓度为1×1019/cm3-1×1020/cm3
在N型GaN层上沉积m+1个周期性的多量子阱层。具体的,将反应室温度降低至790-900℃,压力控制在200-250torr,石墨基座转速控制在500-1600转/min,交替堆叠的InGaN量子阱层和GaN量子垒层,其中,InGaN量子阱层的生长温度为790℃~810℃,GaN量子垒层的生长温度为860℃~900℃,其生长厚度为12nm~16nm,其中5≤m≤8, m为正整数。
进一步的,生长第m+1个的多量子阱层的步骤具体为:将反应室温度变温至790-950℃,压力控制在100-250torr,石墨基座转速控制在500-1600转/min,依次堆叠的InGaN量子阱层和量子垒层,其中,InGaN量子阱层的生长温度为790℃~810℃,量子垒层的生长温度升高到860℃~950℃,量子垒层的生长氛围为N2氛围,NH3流量为10-100L,NH3流量保持不变,量子垒层包括n个周期性的交替堆叠的第一子层AlGaN层和第二子层MgIn合金层,生长第一子层时,通入三乙基镓作为Ga源、三甲基铝作为Al源,NH3作为N源,在第一子层上生长第二子层时,同时切断Ga源和Al源,通入三甲基铟作为In源,二茂镁作为Mg源。其中第一子层AlxGa1-xN层与InGaN量子阱层接触,第二子层MgIn合金层与P型AlGaN电子阻挡层接触。其生长厚度为12nm~16nm。第二子层MgIn合金层,其Mg掺杂浓度范围为1×1019/cm3~8×1020/cm3,其In掺杂浓度范围为8×1017/cm3~5×1018/cm3。由于外延层的生长过程一般都是从衬底一侧向相对的另一侧逐渐生长,因此可以控制第一子层AlxGa1-xN层中的Al组分的通入量从多量子层的一端向第二子层的一端渐变增加,同时控制第二子层MgIn合金层中Mg源通入量从第一子层的一端向P型AlGaN电子阻挡层的一端渐变增加In源的通入量从第一子层的一端向P型AlGaN电子阻挡层的一端渐变减少,其第一子层和所述第二子层的生长温度周期的增加而逐渐增加。
在多量子阱层上沉积P型AlGaN电子阻挡层。具体的,反应室温度为950℃,压力为100torr,承载衬底的石墨盘转速为1000转/min,生长厚度为10nm-60nm的P型AlGaN电子阻挡层。
在P型AlGaN电子阻挡层上沉积P型GaN层。具体的,反应室温度为980℃,压力为200torr,承载衬底的石墨盘转速为1000转/min,生长厚度为90nm-120nm的GaN层, 其中Mg的掺杂浓度为1.8×1019/cm3
在P型GaN层上沉积P型接触层。具体的,反应室温度为880℃,压力为200torr,承载衬底的石墨盘转速为1200转/min,生长厚度为1nm-8nm的重掺Mg的GaN层,其中Mg的掺杂浓度为5×1020/cm3
对比例1
对比例1为目前常见的传统的氮化镓基的发光二极管外延结构,对比例1与本发明上述实施例1的区别为:对比例1中的m+1个周期的多量子阱层均为InGaN量子阱层和GaN量子垒层,其他结构无差异。
本实施例中采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition,简称MOCVD)设备生长外延片。采用高纯NH3作为N(氮)源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源,三甲基铟(TMIn)为In源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂。采用高纯H2 (氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中作为MO源的载气。
提供一种衬底。包括但不限于蓝宝石、硅、碳化硅。在本对比例中采用蓝宝石作为外延层生长基底。
在衬底上沉积缓冲层,缓冲层可选的为AlN/GaN/AlGaN缓冲层。在本对比例中,缓冲层为GaN层,具体的,将反应室的温度控制在760-900℃,压力控制在100-200 torr,石墨基座转速控制在800-1000转/min,GaN缓冲层厚度为10nm。
在缓冲层上沉积三维成核层。具体的,将反应室温度升高至1060-1090℃,反应室压力控制在150-200torr,石墨基座转速降低至700-900转/min,生长厚度为500nm的GaN三维成核层。
在三维成核层上沉积未掺杂的GaN层。具体的,将反应室温度升高至1100-1125℃,反应室压力控制在150-200torr,石墨基座转速控制在1000-1200转/min,生长厚度为2um的未掺杂的GaN层。
在未掺杂的GaN层上沉积N型GaN层。具体的,将反应室温度降低至1095-1100℃,压力控制在200-250torr,石墨基座转速控制在1000-1200转/min,生长厚度为2um的N型GaN层,Si的掺杂浓度为1×1019/cm3-1×1020/cm3
在N型GaN层上沉积m+1个周期性的多量子阱层。具体的,将反应室温度降低至790-900℃,压力控制在200-250torr,石墨基座转速控制在500-1600转/min,交替堆叠的InGaN量子阱层和GaN量子垒层,其中,InGaN量子阱层的生长温度为790℃~810℃,GaN量子垒层的生长温度为860℃~900℃,其生长厚度为12nm~16nm,其中5≤m≤8, m为正整数。
在多量子阱层上沉积P型AlGaN电子阻挡层。具体的,反应室温度为950℃,压力为100torr,承载衬底的石墨盘转速为1000转/min,生长厚度为10nm-60nm的P型AlGaN电子阻挡层。
在P型AlGaN电子阻挡层上沉积P型GaN层。具体的,反应室温度为980℃,压力为200torr,承载衬底的石墨盘转速为1000转/min,生长厚度为90nm-120nm的GaN层, 其中Mg的掺杂浓度为1.8×1019/cm3
在P型GaN层上沉积P型接触层。具体的,反应室温度为880℃,压力为200torr,承载衬底的石墨盘转速为1200转/min,生长厚度为1nm-8nm的重掺Mg的GaN层,其中Mg的掺杂浓度为5×1020/cm3
将上述实施例1、实施例2和对比例1各制备的LED外延片制备成约458nm波段,10×24mil尺寸的芯片,通入20mA的电流,进行光电测试,结果如下表所示:
Figure 464393DEST_PATH_IMAGE002
由上表可以得出,本发明实施例1提供的生长方法制备的外延片的电压相较对比例1下降了2.5%,亮度提升1.9%。本发明实施例2提供的生长方法制备的外延片的电压相较对比例1下降了3.1%,亮度提升1.4%。
综上,上述氮化镓基发光二极管外延结构及用于制备该氮化镓基发光二极管外延结构的制备方法具有如下有益效果:
1.本发明第二量子垒层中的第一子层AlxGa1-xN层与量子阱层接触,可以阻挡前面m个周期的量子阱层中In的析出,并且通过调节第一子层AlxGa1-xN层的Al组分,进一步提高势垒高度阻挡电子溢出到P型GaN层中而发出非辐射复合。
2.本发明第二量子垒层中第二子层MgIn合金层和第一子层AlxGa1-xN层交替生长可以阻挡Mg扩散至前面多量子阱层中去。但是第一子层AlxGa1-xN层由于Al-N键能较大(2.8eV)导致Al原子的表面迁移率较低,抑制了外延层的侧向成长,因此Al吸附原子很难在外延面上迁移到台阶和扭折等低能量处形核,这造成了AlxGa1-xN层表面粗化严重,晶体质量差,而和第一子层AlxGa1-xN层交替生长的第二子层MgIn合金层,由于In原子并没有成为组份并入到AlxGa1-xN晶体中,In原子的加入,使得AlxGa1-xN层表面N自由键饱和,从而降低AlxGa1-xN层的表面能,提高Al原子的表面的迁移率,大幅度的降低了晶界和位错缺陷,促进了外延层的侧向生长速率, AlxGa1-xN层表面更平滑,界面粗糙度大幅度降低。
3. 本发明第二量子垒层中第一子层AlxGa1-xN层中Al组分越高,势垒高度越高,越有能力阻挡电子溢出到P型GaN层。但是高Al组分的AlxGa1-xN层其电离能越高,电导率越低,而和第一子层AlxGa1-xN层交替生长的第二子层MgIn合金层,In的掺入,可以降低Mg的活化能,Mg的激活效率提高,Mg存在记忆效应,会形成Mg拖尾现象扩散到m个周期量子阱中,进而可以显著提高对前面m个周期的多量子层空穴注入以及空穴浓度,便于更多的空穴向多量子阱层中的发光层注入,进一步提高电子和空穴在多量子阱层的有效发光。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种氮化镓基发光二极管外延结构,包括依次层叠的衬底、缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层,其特征在于:所述多量子阱层包括周期性依次层叠的多个量子阱层及量子垒层,多个所述量子阱层中的最底部一量子阱层层叠于所述N型GaN层上方;
所述量子垒层包括第一量子垒层和第二量子垒层,其中,所述第二量子垒层为多个所述量子垒层中最靠近所述P型AlGaN电子阻挡层的一量子垒层,所述第一量子垒层为除所述第二量子垒层之外的其他量子垒层;
所述第二量子垒层包括交替生长的多个第一子层及第二子层,多个所述第一子层中的最底部一第一子层与最靠近所述第二量子垒层的一量子阱层接触,所述第二量子垒层中的最顶层与所述P型AlGaN电子阻挡层接触,所述第二量子垒层中的最顶层为第二子层或第一子层;
其中,所述第一量子垒层为GaN层,所述量子阱层为InGaN层,所述第一子层为AlxGa1-xN层,其中,0.05<x<1,所述第二子层为MgIn合金层。
2.根据权利要求1所述的氮化镓基发光二极管外延结构,其特征在于,所述第一子层的厚度为3-8nm;所述第二子层的厚度为1-3nm。
3.根据权利要求1所述的氮化镓基发光二极管外延结构,其特征在于,在所述MgIn合金层中:
Mg掺杂浓度范围为1×1019/cm3~8×1020/cm3
4.根据权利要求3所述的氮化镓基发光二极管外延结构,其特征在于,在所述MgIn合金层中:
In掺杂浓度范围为8×1017 /cm3~5×1018/cm3
5.一种氮化镓基发光二极管外延结构制备方法,用于制备如权利要求1-4任意一项所述的氮化镓基发光二极管外延结构,其特征在于,所述方法包括:
获取一衬底;
在所述衬底上依次生长缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层;
在生长所述多量子阱层的步骤中,生长方法包括:
周期性依次层叠多个量子阱层及量子垒层以生长所述多量子阱层,其中,所述量子垒层包括第一量子垒层和第二量子垒层,所述第二量子垒层为多个所述量子垒层中最靠近所述P型AlGaN电子阻挡层的一量子垒层,所述第一量子垒层为除所述第二量子垒层之外的其他量子垒层;
在生长所述第二量子垒层的步骤中,生长方法包括:
交替生长多个第一子层及第二子层以生长所述第二量子垒层,其中,多个所述第一子层中的最底部一第一子层与最靠近所述第二量子垒层的一量子阱层接触,所述第二量子垒层中的最顶层与所述P型AlGaN电子阻挡层接触,所述第二量子垒层中的最顶层为第二子层或第一子层;
其中,所述第一量子垒层为GaN层,所述量子阱层为InGaN层,所述第一子层为AlxGa1-xN层,其中,0.05<x<1,所述第二子层为MgIn合金层。
6.根据权利要求5所述的氮化镓基发光二极管外延结构制备方法,其特征在于,在所述AlxGa1-xN层中,AlxGa1-xN层的Al组分随着交替生长周期的增加而逐渐递增,或AlxGa1-xN层的Al组分随着交替生长周期的增加而固定不变。
7.根据权利要求5所述的氮化镓基发光二极管外延结构制备方法,其特征在于,在所述MgIn合金层中,Mg的掺杂浓度随着交替生长周期的增加而逐渐递增,或Mg的掺杂浓度随着交替生长周期的增加而固定不变。
8.根据权利要求7所述的氮化镓基发光二极管外延结构制备方法,其特征在于,在所述MgIn合金层中,In的掺杂浓度随着交替生长周期的增加而逐渐递减,或In的掺杂浓度随着交替生长周期的增加而固定不变。
9.根据权利要求5所述的氮化镓基发光二极管外延结构制备方法,其特征在于,所述第一子层和所述第二子层的生长温度随着交替生长周期的增加而逐渐递增,或随着交替生长周期的增加而固定不变。
CN202210610853.1A 2022-06-01 2022-06-01 一种氮化镓基发光二极管外延结构及其制备方法 Active CN114695612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210610853.1A CN114695612B (zh) 2022-06-01 2022-06-01 一种氮化镓基发光二极管外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210610853.1A CN114695612B (zh) 2022-06-01 2022-06-01 一种氮化镓基发光二极管外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114695612A CN114695612A (zh) 2022-07-01
CN114695612B true CN114695612B (zh) 2022-08-26

Family

ID=82131120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210610853.1A Active CN114695612B (zh) 2022-06-01 2022-06-01 一种氮化镓基发光二极管外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114695612B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975704B (zh) * 2022-08-02 2022-11-01 江西兆驰半导体有限公司 一种led外延片及制备方法
CN116387425B (zh) * 2023-05-26 2023-08-11 中诚华隆计算机技术有限公司 一种多量子阱led外延结构、led芯片及其制备方法
CN116525735B (zh) * 2023-07-04 2023-10-17 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法
CN117253948B (zh) * 2023-11-20 2024-03-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423984B1 (en) * 1998-09-10 2002-07-23 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride compound semiconductor
US8796670B2 (en) * 2003-12-26 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
JP2015060978A (ja) * 2013-09-19 2015-03-30 株式会社東芝 半導体発光素子及びその製造方法
CN104022197B (zh) * 2014-05-23 2017-06-30 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN109148657B (zh) * 2018-07-12 2020-09-15 河源市众拓光电科技有限公司 一种Si衬底上GaN基紫外LED外延片及其制备方法
CN109768133B (zh) * 2019-01-18 2020-08-14 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN111180563A (zh) * 2020-02-12 2020-05-19 江西乾照光电有限公司 一种led芯片及其制作方法
CN114267756B (zh) * 2021-12-20 2024-09-10 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Also Published As

Publication number Publication date
CN114695612A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
CN114695612B (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN103824909B (zh) 一种提高GaN基LED发光亮度的外延方法
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN114975704B (zh) 一种led外延片及制备方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN116053369B (zh) 发光二极管外延片及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN103811601B (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN114944443B (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN116130569B (zh) 一种高效发光二极管及制备方法
CN114824007A (zh) 一种发光二极管外延结构及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115064622B (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116072780A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116646431A (zh) 发光二极管外延片及其制备方法、发光二极管
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant