CN114824007A - 一种发光二极管外延结构及其制备方法 - Google Patents

一种发光二极管外延结构及其制备方法 Download PDF

Info

Publication number
CN114824007A
CN114824007A CN202210462693.0A CN202210462693A CN114824007A CN 114824007 A CN114824007 A CN 114824007A CN 202210462693 A CN202210462693 A CN 202210462693A CN 114824007 A CN114824007 A CN 114824007A
Authority
CN
China
Prior art keywords
layer
type
algan
gan
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210462693.0A
Other languages
English (en)
Inventor
谢志文
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210462693.0A priority Critical patent/CN114824007A/zh
Publication of CN114824007A publication Critical patent/CN114824007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管外延结构及其制备方法，方法包括：在衬底上生长缓冲层、三维成核层、未掺杂的GaN层、N型复合AlGaN插入层、N型GaN层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层及P型接触层；或在衬底上生长缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、N型复合AlGaN插入层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层及P型GaN层；其中，N型复合AlGaN插入层包括依次交错层叠多个N型AlxInyGa1‑x‑yN层和N型AlzGa1‑zN层。通过调节AlxInyGa1‑x‑yN中In和Al的含量，避免其与GaN层及AlGaN层晶格不匹配的情况，减少裂片现象。

Description

一种发光二极管外延结构及其制备方法
技术领域
本发明涉及芯片技术领域，特别涉及一种发光二极管外延结构及其制备方法。
背景技术
发光二极管（LED，Light Emitting Diode）是一种半导体固体发光器件，其利用半导体 PN结作为发光材料，可以直接将电转换为光。GaN基的发光二极管（LED）被广泛的应用于日用照明、手机背光、汽车车灯等领域。而制备LED外延片是其中制备发光二极管的重要环节，目前 GaN基LED外延片包括衬底、依次层叠在衬底上的缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、多量子阱层、P型电子阻挡层、P型欧姆接触层。其中，多量子阱层包括交替生长的InGaN势阱层和GaN势垒层，P型电子阻挡层为P 型AlGaN层。
现有技术中，发光二极管外延结构中的N型AlGaN插入层一般设于未掺杂的GaN层与N型GaN层之间，因为电子的有效质量比空穴小，在大电流工作条件下，LED会出现电子溢流，电子会跑到P型GaN层出现非辐射复合，外延结构中的N型AlGaN插入层可以起到提高势垒高度，降低电子溢流，提高载流子在量子阱有源区的复合效率的作用；并且N型AlGaN插入层可以成为载流子的蓄积层，蓄积后的载流子迅速在二维平面内铺展，增强抗静电击穿能力。所以传统的N型AlGaN插入层增强电学特性的基本方法均为增加 AlGaN 层的 Al 比例以及使AlGaN层变厚,但是 AlGaN层与GaN晶格不匹配的问题会带来两个比较严重的后果：
首先，和 GaN材料之间晶格不匹配使得 AlGaN 势材料层有很多的由晶格不匹配引起的位错，会极大降低势垒层结晶质量以及异质结界面质量，而更高的Al组分的N型AlGaN插入层或更厚的N型AlGaN插入层，会进一步增大合金无序散射和界面粗糙度，从而会降低LED的电学特性；
其次，由于严重的晶格不匹配，处在应变下的 AlGaN 层会引入压应力，进而影响了外延片的翘曲变化，导致外延片在生长到N型AlGaN插入层时出现翘曲增大情况，更严重的会由于翘曲剧烈变大导致出现裂片现象。
发明内容
基于此，本发明的目的是提供一种发光二极管外延结构及其制备方法，用于解决现有技术中由于AlGaN层与GaN晶格不匹配，导致外延片的电学性能低以及外延片生长时容易出现翘曲增大的技术问题。
本申请一方面提供一种发光二极管外延结构，包括：
衬底；
依次层叠在所述衬底上的缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层；
所述外延结构还包括N型复合AlGaN插入层，所述N型复合AlGaN插入层设于所述未掺杂的GaN层与所述N型GaN层之间，或设于所述N型GaN层与所述InGaN/GaN多量子阱层之间；
所述N型复合AlGaN插入层包括交错层叠的多个N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，其中0＜x＜1，0＜y＜1，x+y≤1，z＜x，所述N型GaN层及所述未掺杂的GaN层分别与所述N型复合AlGaN插入层中的N型AlxInyGa1-x-yN层层叠接触，或所述N型GaN层及所述InGaN/GaN多量子阱层分别与所述N型复合AlGaN插入层中的N型AlxInyGa1-x-yN层层叠接触。
本申请另一方面提供一种发光二极管外延结构制备方法，用于制作上述发光二极管外延结构，所述方法包括：
获取一衬底；
在所述衬底上依次生长缓冲层、三维成核层、未掺杂的GaN层、N型复合AlGaN插入层、N型GaN层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层；
或在所述衬底上依次生长缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、N型复合AlGaN插入层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层；
其中，在生长所述N型复合AlGaN插入层时，包括：
依次交错层叠多个N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，以生长所述N型复合AlGaN插入层。
上述发光二极管外延结构及其制备方法，有益效果如下：
1.本发明所述的具有高Al组分N型复合AlGaN插入层的发光二极管外延结构，N型复合AlGaN插入层为交替生长的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，由于Al的原子系数较小，而In的原子系数较大，AlxInyGa1-x-yN的晶格常数有很大的可调范围，通过调节 In 组分和Al组分的含量，N型AlxInyGa1-x-yN层能够使其与GaN层以及N型AlzGa1-zN层三者产生在c面的 a 轴晶格常数的不匹配情况完全消失，在晶格不失配的AlInGaN/AlGaN/AlInGaN/GaN异质结外延结构里，其所引入的压应力也不复存在，外延片的翘曲得到了改善，进而也减少了裂片现象。
2.本发明所述的具有高Al组分N型复合AlGaN插入层的发光二极管外延结构，N型复合AlGaN插入层为交替生长的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，随着N型AlxInyGa1-x- yN层和N型AlzGa1-zN层交替生长，In组分在逐渐增多，其存在少量没有并入的In原子，In的加入，表面N自由键饱和，从而降低表面的表面能，提高Ga原子在表面的迁移率，促进了二维生长，填V形坑的能力增强，N型AlxInyGa1-x-yN层和N型AlzGa1-zN层表面更平坦，界面粗糙度降低。
3. 本发明所述的具有高Al组分N型复合AlGaN插入层的发光二极管外延结构，N型复合AlGaN插入层为交替生长的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，采用交替生长薄的N型AlxInyGa1-x-yN层和薄的N型AlzGa1-zN层可以生长Al原子排列更规整，N型AlxInyGa1-x-yN层和N型AlzGa1-zN层界面更加平整，表面凹坑更少的总厚度不变的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层。
另外，根据本发明上述的发光二极管外延结构及其制备方法，还可以具有如下附加的技术特征：
进一步地，所述N型GaN层包括相邻生长的第一N型GaN层及第二N型GaN层，所述N型复合AlGaN插入层设于所述第一N型GaN层与所述第二N型GaN层之间，所述第一N型GaN层及所述第二N型GaN层分别与所述N型复合AlGaN插入层中的N型AlxInyGa1-x-yN层层叠接触。
进一步地，所述N型复合AlGaN插入层包括n+1层N型AlxInyGa1-x-yN层和n层N型AlzGa1-zN层，其中3≤n≤20，n∈N+，N+为正整数。
进一步地，
所述N型AlxInyGa1-x-yN层的厚度为0.5~10nm；
所述N型AlzGa1-zN层的厚度为1~10nm。
进一步地，所述N型复合AlGaN插入层中掺杂剂的浓度小于所述N型GaN层中掺杂剂的浓度。
进一步地，所述N型复合AlGaN插入层中掺杂剂的浓度范围为1×E17atoms/cm3～1×E19atoms/cm3。
进一步地，所述N型AlxInyGa1-x-yN层与所述N型AlzGa1-zN层的生长温度、气氛、反应室压力分别相同。
进一步地，在所述N型AlxInyGa1-x-yN层中，Al组分含量随交替生长周期增加而逐渐递减，In组分含量随交替生长周期增加而逐渐递增。
附图说明
图1为本发明第一实施例中的发光二极管外延结构示意图；
图2为本发明第二实施例中的发光二极管外延结构示意图；
图3为本发明第三实施例中的发光二极管外延结构示意图；
图4为本发明对比例中的发光二极管外延结构示意图。
主要结构符号说明：
Figure 896816DEST_PATH_IMAGE001
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明提供一种发光二极管外延结构制备方法，具体为一种具有高Al组分N型复合AlGaN插入层的LED外延结构制备方法，用于制作具有高Al组分N型复合AlGaN插入层的LED外延结构，本申请方案的主要技术特征为：
1.N型复合AlGaN插入层是交替生长的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，其引入了一层AlxInyGa1-x-YN四元合金氮化物，并且N型AlxInyGa1-x-yN层的Al组分高于N型AlzGa1- zN层，通过调节In组分和Al组分的含量，可以优化其于GaN层以及AlGaN层的晶格失配情况，进而改善外延片的翘曲以及减少裂片现象。
2.N型复合AlGaN插入层引入了In原子，并且随着N型AlxInyGa1-x-yN层和N型AlzGa1- zN层交替生长，In组分在逐渐增多，其没有并入的少量In原子可以起到表面活化剂的作用，降低了表面能，提高Ga原子的表面迁移率，促进了二维生长，使得AlInGaN层和AlGaN层表面更平坦，界面粗糙度降低。
3. N型复合AlGaN插入层是交替生长Al组分高的厚度薄的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，可以生长表面凹坑更少，界面更平整的总厚度不变的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层。
本发明实施例针对现有技术中由于AlGaN层与GaN晶格不匹配，导致外延片的电学性能低以及外延片生长时容易出现翘曲增大的技术问题，具体提供了发光二极管外延结构及其制备方法，其中，所述方法包括：
获取一衬底；
在所述衬底上依次生长缓冲层、三维成核层、未掺杂的GaN层、N型复合AlGaN插入层、N型GaN层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层；
或在所述衬底上依次生长缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、N型复合AlGaN插入层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层；
其中，在生长所述N型复合AlGaN插入层时，包括：
依次交错层叠多个N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，以生长所述N型复合AlGaN插入层。
在本发明一些实施例当中，所述N型复合AlGaN插入层中掺杂剂的浓度小于所述N型GaN层中掺杂剂的浓度；所述N型复合AlGaN插入层中掺杂剂的浓度范围为1×E17atoms/cm3～1×E19atoms/cm3；所述N型AlxInyGa1-x-yN层与所述N型AlzGa1-zN层的生长温度、气氛、反应室压力分别相同；在所述N型AlxInyGa1-x-yN层中，Al组分含量随交替生长周期增加而逐渐递减，In组分含量随交替生长周期增加而逐渐递增。
具体的，发光二极管外延结构，包括：
依次层叠的衬底、缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层，还包括N型复合AlGaN插入层，所述N型复合AlGaN插入层设于所述未掺杂的GaN层与所述N型GaN层之间，或设于所述N型GaN层与所述InGaN/GaN多量子阱层之间；
其中，所述N型复合AlGaN插入层包括交错层叠的多个N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，其中0＜x＜1，0＜y＜1，x+y≤1，z＜x，所述N型GaN层及所述未掺杂的GaN层分别与所述N型复合AlGaN插入层中的N型AlxInyGa1-x-yN层层叠接触，或所述N型GaN层及所述InGaN/GaN多量子阱层分别与所述N型复合AlGaN插入层中的N型AlxInyGa1-x-yN层层叠接触。
在一些可选实施例中，所述N型GaN层包括相邻生长的第一N型GaN层及第二N型GaN层，所述N型复合AlGaN插入层设于所述第一N型GaN层与所述第二N型GaN层之间，所述第一N型GaN层及所述第二N型GaN层分别与所述N型复合AlGaN插入层中的N型AlxInyGa1-x-yN层层叠接触。
在本申请中，N型复合AlGaN插入层为交替生长的N型AlxInyGa1-x-yN层和N型AlzGa1- zN层，采用交替生长薄的N型AlxInyGa1-x-yN层和薄的N型AlzGa1-zN层可以生长Al原子排列更规整，N型AlxInyGa1-x-yN层和N型AlzGa1-zN层界面更加平整，表面凹坑更少的总厚度不变的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，所以可以在界面更加平整，晶体质量更好的前提下Al组分可以做的更高，进而提高N型AlzGa1-zN层禁带宽度和势垒高度，真正只是阻挡N型GaN层中的电子溢流，而不会集聚电子导致多量子阱层内没有电子集聚。
进一步地，本发明中交替生长的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，由于Al的原子系数较小，而In的原子系数较大，AlxInyGa1-x-yN的晶格常数有很大的可调范围，通过调节In 组分和Al组分的含量，AlxInyGa1-x-yN能够使其与GaN层以及N型AlzGa1-zN层三者产生在c面的 a 轴晶格常数的不匹配情况完全消失，在晶格不失配的AlInGaN/AlGaN/AlInGaN/GaN异质结外延结构里，其所引入的压应力也不复存在，外延片的翘曲在生长厚度最厚的N型GaN层即可得到改善，进而也减少了裂片现象的概率。
作为一个具体示例，所述N型复合AlGaN插入层包括n+1层N型AlxInyGa1-x-yN层和n层N型AlzGa1-zN层，其中3≤n≤20，n∈N+，N+为正整数。其中，所述N型AlxInyGa1-x-yN层的厚度为0.5~10nm；所述N型AlzGa1-zN层的厚度为1~10nm。
为了便于理解本发明，下面将给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例1
请参阅图1，所示为本发明实施例一中的发光二极管外延结构示意图，包括衬底1、以及在衬底上依次外延生长的缓冲层2、三维成核层3、未掺杂的GaN层4、 N型复合AlGaN插入层5(其中，N型AlxInyGa1-x-yN层51，N型AlzGa1-zN层52) 、 N型GaN层6、InGaN/ GaN多量子阱层7、P型AlGaN电子阻挡层8、P型GaN层9、P型接触层10。
本实施例中采用中微A7MOCVD(Metal-organic Chemical Vapor Deposition，简称MOCVD)设备生长外延片。采用高纯NH3作为N（氮）源，三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源，三甲基铟(TMIn)为In源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂。采用高纯H2 (氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中作为MO源的载气。
具体的，发光二极管外延结构制备方法包括：
获取一种衬底。衬底包括但不限于蓝宝石、硅、碳化硅。在本实施例中采用蓝宝石作为外延层生长基底。
在衬底上沉积缓冲层。缓冲层可选的为AlN/GaN/AlGaN缓冲层。在本实施例中，缓冲层为GaN层，具体的，将反应室的温度控制在760-900℃，压力控制在100-200 torr，石墨基座转速控制在800-1000转/min，GaN缓冲层厚度为10nm。
在缓冲层上沉积三维成核层。具体的，将反应室温度升高至1060-1090℃，反应室压力控制在150-200torr，石墨基座转速降低至700-900转/min，生长厚度为500nm的三维成核层。
在三维成核层上沉积未掺杂GaN层。具体的，将反应室温度升高至1100-1125℃，反应室压力控制在150-200torr，石墨基座转速控制在1000-1200转/min，生长厚度为2um的未掺杂GaN层。
在未掺杂GaN层上沉积N型复合AlGaN插入层。具体的，在未掺杂GaN层上，N2气氛下将反应室温度降低至950-1050℃，反应室压力控制在70-100torr，石墨基座转速控制在500-800转/min，以TMGa为Ga源，以TMIn为 In 源，以 TMAl 为 Al 源，以 NH3为 N 源，在该腔体环境下，通入120-300sccmTMAl, 在 TMAl通入之前、同时或之后通入30-600sccmTMIn生长厚度为0.5-10nm的N型AlxInyGa1-x-yN层, Si的掺杂浓度为1.5×E18atoms/cm3-8×E18atoms/cm3；
具体的，在生长N型AlxInyGa1-x-yN层上沉积N型AlzGa1-zN层,保持当前腔体环境不变（反应室压力，N2气氛，石墨盘转速均不变），通入50-116sccmTMAl，关闭TMIn生长厚度为1-10nm N型AlzGa1-zN层, Si的掺杂浓度为1.5×E18atoms/cm3-8×E18atoms/cm3；
具体的，N型AlxInyGa1-x-yN层和N型AlzGa1-zN层交替生长3-20个生长周期，N型AlxInyGa1-x-yN层比N型AlzGa1-zN层生长个数多1个，其中N型AlxInyGa1-x-yN层的TMIn流量随着交替生长周期增加以2.5%递增。
本发明的插入层是N型复合AlGaN插入层，该插入层是趋向于二维生长，由于N型复合AlGaN插入层中的AlxInyGa1-x-yN层的TMIn流量随着交替生长周期增加以2.5%递增，其存在少量没有并入的In原子，In的加入，表面N自由键饱和，从而降低表面的表面能，提高Ga原子在表面的迁移率，促进了二维生长，填V形坑的能力增强，使得N型AlxInyGa1-x-yN层和N型AlzGa1-zN层表面更平坦，界面粗糙度降低，晶体质量提升，LED的光电性提升。
在N型复合AlGaN插入层上生长N型GaN层。具体的，将反应室温度降低至1095-1100℃，压力控制在200-250torr，石墨基座转速控制在1000-1200转/min，生长厚度为2um的N型GaN层，Si的掺杂浓度为1×E19atoms/cm3-1×E20atoms/cm3。
在N型GaN层上沉积M个交替生长的多量子阱层。具体的，将反应室温度降低至790-900℃，压力控制在200-250torr，石墨基座转速控制在500-1600转/min，交替堆叠的InGaN量子阱层和GaN量子垒层，其中，InGaN量子阱层的生长温度为790℃~810℃，GaN量子垒层的生长温度为860℃~900℃，其生长厚度为12nm~16nm，其中5≤M≤9, M为正整数。
在多量子阱层上沉积P型AlGaN电子阻挡层。具体的，反应室温度为950℃，压力为100torr，承载衬底的石墨盘转速为1000转/min，生长厚度为10nm-60nm的P型AlGaN电子阻挡层。
在P型AlGaN电子阻挡层上沉积P型GaN层。具体的，反应室温度为980℃，压力为200torr，承载衬底的石墨盘转速为1000转/min，生长厚度为90nm-120nm的P型GaN层, 其中Mg的掺杂浓度为1.8×E19atoms/cm3。
在P型GaN层上沉积P型接触层。具体的，反应室温度为880℃，压力为200torr，承载衬底的石墨盘转速为1200转/min，生长厚度为1nm-8nm的重掺Mg的GaN层，其中Mg的掺杂浓度为5×E20atoms/cm3。
实施例2
请参阅图2，所示为本发明实施例二中的发光二极管外延结构示意图，包括衬底1、以及在衬底上依次外延生长的缓冲层2、三维成核层3、未掺杂的GaN层4、第一N型GaN层61、N型复合AlGaN插入层5(其中，N型AlxInyGa1-x-yN层51，N型AlzGa1-zN层52) 、第二N型GaN层62、InGaN/ GaN多量子阱层7、P型AlGaN电子阻挡层8、P型GaN层9、P型接触层10。
本实施例中采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition，简称MOCVD)设备生长外延片。采用高纯NH3作为N（氮）源，三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源，三甲基铟(TMIn)为In源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂。采用高纯H2 (氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中作为MO源的载气。
在本实施例中，在未掺杂GaN层上沉积第一N型GaN层，具体的，将反应室温度降低至1095-1100℃，压力控制在200-250torr，石墨基座转速控制在1000-1200转/min，生长厚度为0.5-1.5um的第一N型GaN层，Si的掺杂浓度为1×E19atoms/cm3/cm3-1.5×E20atoms/cm3。
在第一N型GaN层上沉积N型复合AlGaN插入层，具体的，在第一N型GaN层上，N2气氛下将反应室温度降低至950-1050℃，反应室压力控制在70-100torr，石墨基座转速控制在500-800转/min，以TMGa为Ga源，以TMIn为 In 源，以 TMAl 为 Al 源，以 NH3为 N 源，在该腔体环境下，通入120-300sccmTMAl, 在 TMAl通入之前、同时或之后通入30-600sccmTMIn生长厚度为0.5-10nm的N型AlxInyGa1-x-yN层, Si的掺杂浓度为1.5×E18atoms/cm3-8×E18atoms/cm3。
具体的，在生长N型AlxInyGa1-x-yN层上沉积N型AlzGa1-zN层，保持当前腔体环境不变（反应室压力，N2气氛，石墨盘转速均不变），通入50-116sccmTMAl，关闭TMIn生长厚度为1-10nm的N型AlzGa1-zN层, Si的掺杂浓度为1.5×E18atoms/cm3-8×E18atoms/cm3;
具体的，N型AlxInyGa1-x-yN层和N型AlzGa1-zN层交替生长3-20个生长周期，N型AlxInyGa1-x-yN层比N型AlzGa1-zN层生长个数多1个；其中N型AlxInyGa1-x-yN层的TMIn流量随着交替生长周期增加以2.5%递增。
在N型复合AlGaN插入层上沉积第二N型GaN层，具体的，将反应室温度降低至1095-1100℃，压力控制在200-250torr，石墨基座转速控制在1000-1200转/min，生长厚度为0.5-1.5um的第二N型GaN层，Si的掺杂浓度为1×E19atoms/cm3-1.5×E20atoms/cm3。
实施例3
请参阅图3，所示为本发明实施例三中的发光二极管外延结构示意图，包括衬底1、以及在衬底上依次外延生长的缓冲层2、三维成核层3、未掺杂的GaN层4、 N型GaN层6、N型复合AlGaN插入层5(其中N型AlXInyGa1-x-yN层51，N型AlzGa1-zN层52) 、 InGaN/ GaN多量子阱层7、P型AlGaN电子阻挡层8、P型GaN层9、P型接触层10。
本实施例中采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition，简称MOCVD)设备生长外延片。采用高纯NH3作为N（氮）源，三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源，三甲基铟(TMIn)为In源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂。采用高纯H2 (氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中作为MO源的载气。
在本实施例中，在N型GaN层上沉积N型复合AlGaN插入层，具体的，在N型GaN层上，N2气氛下将反应室温度降低至950-1050℃，反应室压力控制在70-100torr，石墨基座转速控制在500-800转/min，以TMGa为Ga源，以TMIn为 In 源，以 TMAl 为 Al 源，以 NH3为 N源，在该腔体环境下，通入120-300sccmTMAl, 在 TMAl通入之前、同时或之后通入30-600sccmTMIn生长厚度为0.5-10nm的N型AlxInyGa1-x-yN层, Si的掺杂浓度为1.5×E18atoms/cm3-8×E18atoms/cm3;
具体的，在生长的N型AlxInyGa1-x-yN层上沉积N型AlzGa1-zN层,保持当前腔体环境不变（反应室压力,N2气氛,石墨盘转速均不变），通入50-116sccmTMAl，关闭TMIn生长厚度为1-10nm的N型AlzGa1-zN层, Si的掺杂浓度为1.5×E18atoms/cm3-8×E18atoms/cm3；
具体的，N型AlxInyGa1-x-yN层和N型AlzGa1-zN层交替生长3-20个生长周期，N型AlxInyGa1-x-yN层比N型AlzGa1-zN层生长个数多1个；其中N型AlxInyGa1-x-yN层的TMIn流量随着交替生长周期增加以2.5%递增。
在N型复合AlGaN插入层上沉积M个交替生长的多量子阱层，具体的，将反应室温度降低至790-900℃，压力控制在200-250torr，石墨基座转速控制在500-1600转/min，交替堆叠的InGaN量子阱层和GaN量子垒层，其中，InGaN量子阱层的生长温度为790℃~810℃，GaN量子垒层的生长温度为860℃~900℃，其生长厚度为12nm~16nm，其中5≤M≤9, M为正整数。
对比例1
请参阅图4，对比例一为目前常见的传统的具有N型AlGaN插入层的发光二极管外延结构，与本发明的实施例的差别为N型AlGaN是Al组分固定的单层插入层,其他结构无差异。具体如下：包括衬底1、以及在衬底上依次外延生长的缓冲层2、三维成核层3、未掺杂的GaN层4、N型AlGaN层11、N型GaN层6、InGaN/ GaN多量子阱层7、P型AlGaN电子阻挡层8、P型GaN层9，P型接触层10。
本实施例中采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition，简称MOCVD)设备生长外延片。采用高纯NH3作为N（氮）源，三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源，三甲基铟(TMIn)为In源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂。采用高纯H2 (氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中作为MO源的载气。
提供一种衬底，包括但不限于蓝宝石、硅、碳化硅。在本对比例中采用蓝宝石作为外延层生长基底。
在衬底上沉积缓冲层。缓冲层可选的为AlN/GaN/AlGaN缓冲层。
在本对比例中，缓冲层为GaN层，具体的，将反应室的温度控制在760-900℃，压力控制在100-200 torr，石墨基座转速控制在800-1000转/min，GaN缓冲层厚度为10nm。
在缓冲层上沉积三维成核层。具体的，将反应室温度升高至1060-1090℃，反应室压力控制在150-200torr，石墨基座转速降低至700-900转/min，生长厚度为500nm的三维成核层。
在三维成核层上沉积未掺杂GaN层。具体的，将反应室温度升高至1100-1125℃，反应室压力控制在150-200torr，石墨基座转速控制在1000-1200转/min，生长厚度为2um的未掺杂GaN层。
在未掺杂GaN层上沉积N型AlGaN层。具体的，在未掺杂GaN层上，N2气氛下将反应室温度降低至950-1050℃，反应室压力控制在70-100torr，石墨基座转速控制在500-800转/min，以TMGa为Ga源，以 TMAl 为 Al 源，以 NH3为 N 源，在该腔体环境下，通入50-116sccmTMAl生长厚度为4.5-400nm的N型AlGaN层, Si的掺杂浓度为1.5×E18atoms/cm3-8×E18atoms/cm3。
在N型AlGaN层上生长N型GaN层。具体的，将反应室温度降低至1095-1100℃，压力控制在200-250torr，石墨基座转速控制在1000-1200转/min，生长厚度为2um的N型GaN层，Si的掺杂浓度为1×E19atoms/cm3-1×E20atoms/cm3。
在N型GaN层上沉积M个交替生长的多量子阱层。具体的，将反应室温度降低至790-900℃，压力控制在200-250torr，石墨基座转速控制在500-1600转/min，交替堆叠的InGaN量子阱层和GaN量子垒层，其中，InGaN量子阱层的生长温度为790℃~810℃，GaN量子垒层的生长温度为860℃~900℃，其生长厚度为12nm~16nm，其中5≤M≤9, M为正整数。
在多量子阱层上沉积P型AlGaN电子阻挡层。具体的，反应室温度为950℃，压力为100torr，承载衬底的石墨盘转速为1000转/min，生长厚度为10nm-60nm的P型AlGaN电子阻挡层。
在P型AlGaN电子阻挡层上沉积P型GaN层。具体的，反应室温度为980℃，压力为200torr，承载衬底的石墨盘转速为1000转/min，生长厚度为90nm-120nm的GaN层, 其中Mg的掺杂浓度为1.8×E19atoms/cm3。
在P型GaN层上沉积P型接触层。具体的，反应室温度为880℃，压力为200torr，承载衬底的石墨盘转速为1200转/min，生长厚度为1nm-8nm的重掺Mg的GaN层，其中Mg的掺杂浓度为5×E20atoms/cm3。
将上述实施例1、实施例2、实施例3和对比例1各制备100片外延片，用平整度检测仪器测量外延片翘曲度，并统计不同实施例和对比例的破片率以及每片外延片中心位置的位错密度，结果如表1所示：
表1.本申请中与对比例中的方法制备的外延片的翘曲度、位错密度及破片率数据
Figure 282798DEST_PATH_IMAGE002
由上表可以得出，采用本发明制备方法制备发光二极管外延结构的实施例与对比例相比，翘曲度分别下降了13%、15%及12%；位错密度分别下降了23%、28%及25%；破片数分别下降了89%，83%及100%；故通过翘曲度及破片数对比可得，本发明中的发光二极管外延结构制备方法，能够改善了外延片的翘曲度，也减少了外延片的裂片、破片现象；通过位错密度对比可得，本发明中的发光二极管外延结构制备方法，降低了外延片的位错密度，提高了外延片的晶体质量，从而提高了LED的电学特性。
与现有的技术相比，本发明提出的发光二极管外延结构，具体的，提出的具有高Al组分N型复合AlGaN插入层的发光二极管外延结构，实现以下有益效果：
1.本发明所述的具有高Al组分N型复合AlGaN插入层的发光二极管外延结构，N型复合AlGaN插入层为交替生长的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，由于Al的原子系数较小，而In的原子系数较大，AlxInyGa1-x-yN的晶格常数有很大的可调范围，通过调节 In 组分和Al组分的含量，N型AlxInyGa1-x-yN层能够使其与GaN层以及N型AlzGa1-zN层三者产生在c面的 a 轴晶格常数的不匹配情况完全消失，在晶格不失配的AlInGaN/AlGaN/AlInGaN/GaN异质结外延结构里，其所引入的压应力也不复存在，外延片的翘曲得到了改善，进而也减少了裂片现象。
2.本发明所述的具有高Al组分N型复合AlGaN插入层的发光二极管外延结构，N型复合AlGaN插入层为交替生长的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，随着N型AlxInyGa1-x- yN层和N型AlzGa1-zN层交替生长，In组分在逐渐增多，其存在少量没有并入的In原子，In的加入，表面N自由键饱和，从而降低表面的表面能，提高Ga原子在表面的迁移率，促进了二维生长，填V形坑的能力增强，N型AlxInyGa1-x-yN层和N型AlzGa1-zN层表面更平坦，界面粗糙度降低。
3. 本发明所述的具有高Al组分N型复合AlGaN插入层的发光二极管外延结构，N型复合AlGaN插入层为交替生长的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，采用交替生长薄的N型AlxInyGa1-x-yN层和薄的N型AlzGa1-zN层可以生长Al原子排列更规整，N型AlxInyGa1-x-yN层和N型AlzGa1-zN层界面更加平整，表面凹坑更少的总厚度不变的N型AlxInyGa1-x-yN层和N型AlzGa1-zN层。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种发光二极管外延结构，包括依次层叠的衬底、缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层，其特征在于，还包括N型复合AlGaN插入层，所述N型复合AlGaN插入层设于所述未掺杂的GaN层与所述N型GaN层之间，或设于所述N型GaN层与所述InGaN/GaN多量子阱层之间；
其中，所述N型复合AlGaN插入层包括交错层叠的多个N型AlxInyGa1-x-yN层和N型AlzGa1- zN层，其中0＜x＜1，0＜y＜1，x+y≤1，z＜x，所述N型GaN层及所述未掺杂的GaN层分别与所述N型复合AlGaN插入层中的N型AlxInyGa1-x-yN层层叠接触，或所述N型GaN层及所述InGaN/GaN多量子阱层分别与所述N型复合AlGaN插入层中的N型AlxInyGa1-x-yN层层叠接触。
2.根据权利要求1所述的发光二极管外延结构，其特征在于，所述N型GaN层包括相邻生长的第一N型GaN层及第二N型GaN层，所述N型复合AlGaN插入层设于所述第一N型GaN层与所述第二N型GaN层之间，所述第一N型GaN层及所述第二N型GaN层分别与所述N型复合AlGaN插入层中的N型AlxInyGa1-x-yN层层叠接触。
3.根据权利要求1所述的发光二极管外延结构，其特征在于，所述N型复合AlGaN插入层包括n+1层N型AlxInyGa1-x-yN层和n层N型AlzGa1-zN层，其中3≤n≤20，n∈N+，N+为正整数。
4.根据权利要求1所述的发光二极管外延结构，其特征在于，
所述N型AlxInyGa1-x-yN层的厚度为0.5~10nm；
所述N型AlzGa1-zN层的厚度为1~10nm。
5.一种发光二极管外延结构制备方法，其特征在于，用于制作上述权利要求1-4任意一项所述的发光二极管外延结构，所述方法包括：
获取一衬底；
在所述衬底上依次生长缓冲层、三维成核层、未掺杂的GaN层、N型复合AlGaN插入层、N型GaN层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层；
或在所述衬底上依次生长缓冲层、三维成核层、未掺杂的GaN层、N型GaN层、N型复合AlGaN插入层、InGaN/GaN多量子阱层、P型AlGaN电子阻挡层、P型GaN层以及P型接触层；
其中，在生长所述N型复合AlGaN插入层时，包括：
依次交错层叠多个N型AlxInyGa1-x-yN层和N型AlzGa1-zN层，以生长所述N型复合AlGaN插入层。
6.根据权利要求5所述的发光二极管外延结构制备方法，其特征在于，所述N型复合AlGaN插入层中掺杂剂的浓度小于所述N型GaN层中掺杂剂的浓度。
7.根据权利要求6所述的发光二极管外延结构制备方法，其特征在于，所述N型复合AlGaN插入层中掺杂剂的浓度范围为1×E17atoms/cm3～1×E19atoms/cm3。
8.根据权利要求5所述的发光二极管外延结构制备方法，其特征在于，所述N型AlxInyGa1-x-yN层与所述N型AlzGa1-zN层的生长温度、气氛、反应室压力分别相同。
9.根据权利要求5所述的发光二极管外延结构制备方法，其特征在于，在所述N型AlxInyGa1-x-yN层中，Al组分含量随交替生长周期增加而逐渐递减。
10.根据权利要求9所述的发光二极管外延结构制备方法，其特征在于，在所述N型AlxInyGa1-x-yN层中，In组分含量随交替生长周期增加而逐渐递增。
CN202210462693.0A 2022-04-29 2022-04-29 一种发光二极管外延结构及其制备方法 Pending CN114824007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210462693.0A CN114824007A (zh) 2022-04-29 2022-04-29 一种发光二极管外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210462693.0A CN114824007A (zh) 2022-04-29 2022-04-29 一种发光二极管外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114824007A true CN114824007A (zh) 2022-07-29

Family

ID=82508648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210462693.0A Pending CN114824007A (zh) 2022-04-29 2022-04-29 一种发光二极管外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114824007A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295697A (zh) * 2022-10-09 2022-11-04 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115472720A (zh) * 2022-10-31 2022-12-13 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116314510A (zh) * 2023-05-23 2023-06-23 江西兆驰半导体有限公司 复合非掺杂AlGaN层及制备方法、外延片及LED
CN117293241A (zh) * 2023-11-27 2023-12-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295697A (zh) * 2022-10-09 2022-11-04 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115295697B (zh) * 2022-10-09 2022-12-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115472720A (zh) * 2022-10-31 2022-12-13 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115472720B (zh) * 2022-10-31 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116314510A (zh) * 2023-05-23 2023-06-23 江西兆驰半导体有限公司 复合非掺杂AlGaN层及制备方法、外延片及LED
CN116314510B (zh) * 2023-05-23 2023-08-15 江西兆驰半导体有限公司 复合非掺杂AlGaN层及制备方法、外延片及LED
CN117293241A (zh) * 2023-11-27 2023-12-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117293241B (zh) * 2023-11-27 2024-01-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
CN114975704B (zh) 一种led外延片及制备方法
CN114824007A (zh) 一种发光二极管外延结构及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN116053369B (zh) 发光二极管外延片及其制备方法
CN114695612B (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN114824004A (zh) 一种led外延结构及其制备方法
CN114927601B (zh) 一种发光二极管及其制备方法
CN114883462A (zh) 发光二极管外延片及其制备方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116314502A (zh) 高光效发光二极管外延片及其制备方法、led芯片
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN115064622A (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN115377260A (zh) 一种led外延片、制备方法及电子设备
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN118099301B (zh) 复合N型GaN层及制备方法、外延片及LED
CN118099313B (zh) 一种发光二极管外延片、制备方法及led芯片
CN114497306B (zh) 一种GaN基LED外延片、外延生长方法及LED芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination