CN116314510B - 复合非掺杂AlGaN层及制备方法、外延片及LED - Google Patents

复合非掺杂AlGaN层及制备方法、外延片及LED Download PDF

Info

Publication number
CN116314510B
CN116314510B CN202310582565.4A CN202310582565A CN116314510B CN 116314510 B CN116314510 B CN 116314510B CN 202310582565 A CN202310582565 A CN 202310582565A CN 116314510 B CN116314510 B CN 116314510B
Authority
CN
China
Prior art keywords
layer
nucleation
dimensional
composite
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310582565.4A
Other languages
English (en)
Other versions
CN116314510A (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310582565.4A priority Critical patent/CN116314510B/zh
Publication of CN116314510A publication Critical patent/CN116314510A/zh
Application granted granted Critical
Publication of CN116314510B publication Critical patent/CN116314510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种复合非掺杂AlGaN层及制备方法、外延片及LED,复合非掺杂AlGaN层包括成核点层、包裹在所述成核点层上的第一三维成核层、依次层叠在所述第一三维成核层上的第二三维成核层和二维本征层;其中,所述成核点层为Ga成核点层,所述第一三维成核层为AlCrGaN层,所述第二三维成核层为AlScGaN层,所述二维本征层为AlGaN层。本发明解决了现有技术中由于外延片在成核层生长时会形成高密度的小岛,导致外延层晶体质量下降、AlGaN外延层薄膜龟裂,最终导致外延片发光效率低的问题。

Description

复合非掺杂AlGaN层及制备方法、外延片及LED
技术领域
本发明涉及半导体技术领域,特别涉及一种复合非掺杂AlGaN层及制备方法、外延片及LED。
背景技术
深紫外光具有很高的光子能量,因此对于细菌、病毒、微生物具有显著的杀灭作用。目前对于深紫外LED在医疗、净化等方面的应用引起了广泛的关注。随着深紫外LED光效的提高,采用固态LED的深紫外光源替代原有的紫外灯管,可发挥体积小、功耗低的优势。
由于AlGaN材料衬底的缺失,目前AlGaN薄膜主要是通过在蓝宝石衬底上异质外延生长得到。然而,因为两者之间存在较大的晶格失配和热膨胀系数失配,因此传统MOCVD方法生长的AlGaN薄膜存在离密度的位错和较大的内部张应力,导致材料表面粗糙、易龟裂、载流子迁移率低等问题,严重降低了AlGaN材料的晶体质量。尤其与GaN基蓝光LED相比,随着Al组分的增加,AlGaN材料从外延生长到器件制备的难度也随之增大,因为随着Al组分的増加,外延生长过程中更加难以有效地维持二维生长模式,容易导致薄膜缺陷密度高、表面不平整、极性混杂等诸多问题。
现有在AlGaN生长过程中,Al原子与表面的黏附系数远大于Ga原子,故其在表面的移动性就比较差,生长中很难到达最合适的格点位置,而是就近成核生长,因此在成核层生长时会形成高密度的小岛,导致后续成核小岛合并产生大量的位错,使得AlGaN外延层晶体质量下降,甚至导致AlGaN外延层薄膜龟裂,最终导致发光效率低的问题。
发明内容
基于此,本发明的目的是提供一种复合非掺杂AlGaN层及制备方法、外延片及LED,旨在解决现有技术中的外延片在成核层生长时会形成高密度的小岛,导致外延层晶体质量下降、AlGaN外延层薄膜龟裂,最终导致外延片发光效率低的问题。
本发明实施例是这样实现的:
一方面,本发明提出一种复合非掺杂AlGaN层,包括成核点层、包裹在所述成核点层上的第一三维成核层、依次层叠在所述第一三维成核层上的第二三维成核层和二维本征层;
其中,所述成核点层为Ga成核点层,所述第一三维成核层为AlCrGaN层,所述第二三维成核层为AlScGaN层,所述二维本征层为AlGaN层。
另外,根据本发明提出的复合非掺杂AlGaN层,至少还可以具有如下的附加技术特征:
进一步的,所述成核点层的直径为1 nm ~100 nm、高度为1 nm ~100 nm、相邻的所述成核点层的间距为10 nm ~1000 nm;
进一步的,所述第一三维成核层厚度为10 nm ~200 nm;
进一步的,所述第二三维成核层与二维本征层厚度均为0.5 um ~5 um。
进一步的,所述第一三维成核层的、第二三维成核层以及二维本征层的Al组分均为0.5~1,所述第一三维成核层的Cr组分与第二三维成核层的Sc组分均为0.01~0.5。
另一方面,本发明提出一种复合非掺杂AlGaN层的制备方法,用于制备上述的复合非掺杂AlGaN层,所述制备方法包括:
通入生长所需的源及生长气氛;
生长Ga点层以得到成核点层,在所述Ga点层上生长包裹所述Ga点层的AlCrGaN层以形成第一三维成核层;
依次在所述AlCrGaN层上沉积AlScGaN层、AlGaN层以形成第二三维成核层以及二维本征层,最终得到复合非掺杂AlGaN层。
进一步的,上述复合非掺杂AlGaN层的制备方法,其中,所述成核点层、第一三维成核层以及第二三维成核层的生长温度均为800℃~1200℃。
进一步的,上述复合非掺杂AlGaN层的制备方法,其中,所述二维本征层的生长温度为1000℃~1400℃。
进一步的,上述复合非掺杂AlGaN层的制备方法,其中,所述成核点层、第一三维成核层、第二三维成核层以及二维本征层的生长压力均为50torr ~500torr。
进一步的,上述复合非掺杂AlGaN层的制备方法,其中,
所述成核点层的生长气氛为纯N2
所述第一三维成核层、第二三维成核层以及二维本征层的生长气氛分别为 N2、H2以及NH3
再一方面,本发明还提出一种外延片,包括上述的复合非掺杂AlGaN层,所述外延片还包括衬底、缓冲层、n型AlGaN层、多量子阱层、电子阻挡层、p型AlGaN层以及p型接触层;
所述缓冲层、复合非掺杂AlGaN层、n型AlGaN层、多量子阱层、电子阻挡层、p型AlGaN层以及p型接触层依次层叠在所述衬底上。
再一方面,本发明还提出一种LED,包括上述的外延片。
与现有技术相比,本发明实施例具有以下有益效果:
先沉积Ga点层的成核点层可以有效控制成核点的密度,因为Ga原子的迁移率远高于Al原子,降低Ga原子集聚效应。包裹在所述成核点层上AlCrGaN三维成核层,在成核点层继续长大,避免成核层过早合并,引入Cr可以降低AlGaN层的晶轴扭转的势垒和应变驰豫,提高AlCrGaN三维成核层的晶体质量,在AlCrGaN三维成核层的AlScGaN三维成核层促进成核层三维生长,提高AlScGaN三维成核层的晶体质量,沉积的二维本征AlGaN层利用AlGaN侧向外延技术沉积本征AlGaN,由于本征AlGaN层未掺杂其他任何杂质,晶体质量较好,随着本征AlGaN层厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,从而避免在成核层生长时会形成高密度的小岛,导致后续成核小岛合并产生大量的位错,使得AlGaN外延层晶体质量下降,甚至导致AlGaN外延层薄膜龟裂,最终导致发光效率低的问题。并且,压应力的减少,反向漏电流降低。而且压应力的减少,降低量子阱的极化效应,减少深紫外LED载流子非辐射复合,最终提高了深紫外LED的发光效率。
附图说明
图1为本发明一实施例当中的外延片的结构示意图;
图2为本发明一实施例当中的复合非掺杂AlGaN层制备方法的流程图;
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明实施例针对由于外延片在成核层生长时会形成高密度的小岛,导致外延层晶体质量下降、AlGaN外延层薄膜龟裂,最终导致外延片发光效率低的问题,提出了一种复合非掺杂AlGaN层300、制备方法、外延片及LED,其中:
请参阅图1,所示为本发明一实施例当中提出的外延片的结构示意图,该外延片包括:
衬底100,依次层叠在所述衬底100上的缓冲层200、复合非掺杂AlGaN层300、n型AlGaN层400、多量子阱层500、电子阻挡层600、p型AlGaN层700以及p型接触层800。
其中,复合非掺杂AlGaN层300包括成核点层310、包裹在所述成核点层310上的第一三维成核层320、依次层叠在所述第一三维成核层320上的第二三维成核层330和二维本征层340。
具体的,成核点层310为Ga成核点层,第一三维成核层320为AlCrGaN层,第二三维成核层330为AlScGaN层,二维本征层340为AlGaN层。
可以理解的,先沉积成核点层310可以有效控制成核点的密度,因为Ga原子的迁移率远高于Al原子,降低Ga原子集聚效应。包裹在所述Ga点层的成核点层310上AlCrGaN三维成核层,在成核点层310继续长大,避免成核层过早合并,引入Cr可以降低AlGaN层的晶轴扭转的势垒和应变驰豫,提高AlCrGaN三维成核层的晶体质量,在AlCrGaN三维成核层的AlScGaN三维成核层促进成核层三维生长,提高AlScGaN三维成核层的晶体质量,沉积的二维本征AlGaN层利用AlGaN侧向外延技术沉积本征AlGaN层,由于本征AlGaN层未掺杂其他任何杂质,晶体质量较好,随着本征AlGaN层厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,从而避免在成核层生长时会形成高密度的小岛,导致后续成核小岛合并产生大量的位错,使得AlGaN外延层晶体质量下降,甚至导致AlGaN外延层薄膜龟裂,最终导致发光效率低的问题。并且,压应力的减少,反向漏电流降低。而且压应力的减少,降低量子阱的极化效应,减少深紫外LED载流子非辐射复合,最终提高了深紫外LED的发光效率。
具体的,成核点层310直径为1 nm ~100 nm,高度为1 nm ~100 nm,相邻成核点层310的间距为10 nm ~1000 nm,AlCrGaN三维成核层厚度为10 nm ~200 nm,AlScGaN三维成核层厚度为0.5um ~5 um,二维本征AlGaN层厚度为0.5um ~5 um。
更具体的,第一三维成核层320的、第二三维成核层330以及二维本征层340的Al组分均为0.5~1,第一三维成核层320的Cr组分与第二三维成核层330的Sc组分均为0.01~0.5。
示例性的,衬底100可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种,在本实施例当中,衬底选用蓝宝石衬底,蓝宝石是目前最常用的衬底材料,蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理,高温下有很好的稳定性
缓冲层200可以采用AlN/GaN层,其厚度为100 nm,采用AlN缓冲层提供了与衬底100取向相同的成核中心,释放了AlGaN和衬底100之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,进一步的生长提供了平整的成核表面,减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面,转变为二维外延生长,提高后续沉积AlGaN层晶体质量,降低位错密度,提高多量子阱层500辐射复合效率。
在本实施例中,采用MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积,简称MOCVD)设备,高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
可选地,n型AlGaN层400的生长温度为1000℃~1400℃,掺杂浓度为1E19~5E20atoms/cm3,厚度为1~5 um。
优选的,n型AlGaN层400生长温度可以为1200℃,生长压力100 torr,生长厚度为2~3 um,Si掺杂浓度为2.5E19 atoms/cm3,首先n型掺杂的AlGaN层为紫外LED发光提供充足电子与空穴发生复合,其次n型掺杂的AlGaN层的电阻率要比p型GaN层上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的降低n型AlGaN层400电阻率,最后n型掺杂的AlGaN层足够的厚度可以有效释放应力并提升LED的发光效率。
可选的,多量子阱层500为交替堆叠的AlxGa1-xN量子阱层和AlyGa1-yN量子垒层,堆叠周期数3~15个,其中AlxGa1-xN量子阱层生长温度为950~1150℃,厚度为2~5nm,生长压力50~300 torr,Al组分为0.2~0.6,AlyGa1-yN量子垒层生长温度为1000-1300℃,厚度为5~15nm,生长压力50~300 torr,Al组分为0.4~0.8。
优选的,多量子阱层500为交替堆叠的AlxGa1-xN量子阱层和AlyGa1-yN量子垒层,堆叠周期数为9个,其中量子阱AlxGa1-xN生长温度为1050℃,厚度为3.5nm,压力200torr,Al组分为0.55,AlyGa1-yN量子垒层生长温度为1150℃,厚度为11nm,生长压力为200torr,Al组分为0.7,多量子阱层500为电子和空穴复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高 LED 器件发光效率。
可选地,AlGaN电子阻挡层600的厚度为10nm ~100 nm,生长温度为1000℃~1100℃,压力100 torr ~300 torr,其中Al组分为0.4~0.8。
优选的,AlGaN电子阻挡层600厚度30 nm,其中Al组分0.75,生长温度1050℃,生长压力200torr,既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高LED的发光效率。
可选地,p型AlGaN层700的生长温度为1000℃-1100℃,厚度为20nm ~200 nm,生长压力为100torr~600 torr,Mg掺杂浓度1E+19~5E+20 atoms/cm3
优选的,p型AlGaN层700的生长温度为1050℃,厚度为100nm,生长压力为200torr,Mg掺杂浓度为5E+19 atoms/cm3,Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度。同时,p型掺杂的AlGaN层可以有效填平外延层,得到表面光滑的深紫外LED外延片。
可选地,p型接触层800的生长温度为900℃-1100℃,厚度为5nm ~50 nm,生长压力为100 torr ~600 torr,Mg掺杂浓度为5E+19~5E+20 atoms/cm3
优选的,p型掺杂的AlGaN层的生长温度为1050℃,厚度为10nm,生长压力为200torr,Mg掺杂浓度为1E+20 atoms/cm3,高掺杂浓度的p型GaN接触层降低接触电阻。
请参阅图2,另一方面,本发明实施例提出的复合非掺杂AlGaN层制备方法,用于制备上述的复合非掺杂AlGaN层,所述外延片制备方法包括步骤S10~S12。
步骤S10,通入生长所需的源及生长气氛。
其中,通过Ga源、Cr源以及Sc源等生长所需的源、以及生长气氛为生长复合非掺杂AlGaN层提供准备条件,具体的,成核点层的生长气氛为纯N2;第一三维成核层、第二三维成核层以及二维本征层的生长气氛分别为 N2、H2以及NH3
步骤S11,生长Ga点层以得到成核点层,在所述Ga点层上生长包裹所述Ga点层的AlCrGaN层以形成第一三维成核层。
具体的,第一三维成核层的生长温度为800~1200℃,生长压力为50torr ~500torr。
步骤S12,依次在所述AlCrGaN层上沉积AlScGaN层、AlGaN层以形成第二三维成核层以及二维本征层,最终得到复合非掺杂AlGaN层。
具体的,第二三维成核层的生长温度为800~1200℃,二维本征层的生长温度为1000~1400℃,第二三维成核层以及二维本征层均为50torr ~500torr。
优选的,成核点层直径为50 nm,高度为60 nm,相邻成核点层的间距为100 nm,AlCrGaN三维成核层厚度为100 nm,AlScGaN三维成核层厚度为1.8 um,二维本征AlGaN层厚度为2 um。AlCrGaN三维成核层Al组分0.7,Cr组分0.1,AlScGaN三维成核层Al组分0.7,Sc组分0.1,二维本征AlGaN层Al组分0.7。成核点层生长气氛为纯N2, AlCrGaN三维成核层/AlScGaN三维成核层/二维本征AlGaN层生长气氛为 N2/H2/NH3。成核点层/AlCrGaN三维成核层/AlScGaN三维成核层生长温度1100℃,二维本征AlGaN层生长温度1200℃。成核点层/AlCrGaN三维成核层/AlScGaN三维成核层/二维本征AlGaN层生长压力300 torr。
另一方面,本发明实施例提出的LED,包括上述的外延片。
为了便于理解本发明,下面将参照相关实施例对本发明进行更全面的描述。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例1
提供一衬底;
在PVD设备内,在衬底上生长AlN层;
在MOCVD设备内,依次生长成核点层、包裹在所述成核点层上的第一三维成核层、以及第二三维成核层和二维本征层、n型AlGaN层、多量子阱层、电子阻挡层、p型AlGaN层以及p型接触层;
其中,成核点层的直径为50nm、高度为60nm、相邻成核点层间距为100nm、AlCrGaN三维成核层厚度为100nm、AlScGaN三维成核层/二维本征AlGaN层厚度分别为1.8/2um、AlCrGaN三维成核层Al组分/Cr组分为0.7/0.1、AlScGaN三维成核层Al组分/Sc组分为0.7/0.1、二维本征AlGaN层Al组分为0.7。
实施例2
本发明实施例2也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
其中,成核点层的直径为40 nm、高度为50nm、相邻成核点层间距为120nm。
实施例3
本发明实施例3也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
其中,成核点层的直径为60nm、高度为75nm、相邻成核点层间距为80nm。
实施例4
本发明实施例4也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
AlCrGaN三维成核层厚度为120nm。
实施例5
本发明实施例5也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
其中,AlCrGaN三维成核层厚度为75nm。
实施例6
本发明实施例6也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
其中,AlScGaN三维成核层/二维本征AlGaN层厚度(um)为2/2.2。
实施例7
本发明实施例7也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
其中,AlScGaN三维成核层/二维本征AlGaN层厚度(um)为1.5/1.8。
实施例8
本发明实施例8也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
其中,AlScGaN三维成核层/二维本征AlGaN层厚度(um)为2/2.2、AlCrGaN三维成核层、AlScGaN三维成核层、二维本征AlGaN层Al组分均为0.8。
实施例9
本发明实施例9也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
其中,AlCrGaN三维成核层Al组分/Cr组分为0.5/0.05,AlScGaN三维成核层Al组分/Sc组分为0.5/0.05,二维本征AlGaN层Al组分为0.5。
为了与本发明上述实施例进行对比,本发明实施例还提出以下对照例。
对照例1
本发明对照例一也提出一种外延片制备方法,本对照例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
非掺杂GaN层为2 um 厚度的Al0.7Ga0.3N非掺杂GaN层。
请参阅下表 1,所示为本发明上述实施例 1~9及对照例1对应的参数以及性能提升。
表1
需要说明的是,为了保证验证结果的可靠性,本发明上述实施例 1-9、及对照例 1对应制备外延片时除上述参数不同以外、其它都应当相同,例如外延片的每一层的制备工艺及参数都应当保持一致。
结合实施例1和实施例2可以明显看出,适当的成核点层直径、高度和间距可以促进有效控制成核点的密度;结合实施例1、实施例4和实施例5可以明显看出,合理的设置AlCrGaN三维成核层的厚度避免成核层过早合并;结合实施例1和实施例9可以明显看出,合理的设置Cr组份含量可以有效的降低AlGaN层的晶轴扭转的势垒和应变驰豫,提高AlCrGaN三维成核层的晶体质量,最终减少成核生长时产生的缺陷,最终提高LED的发光效率。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种复合非掺杂AlGaN层,应用于LED当中,其特征在于,包括生长在氮化物的缓冲层上的成核点层、包裹在所述成核点层上的第一三维成核层、依次层叠在所述第一三维成核层上的第二三维成核层和二维本征层,所述复合非掺杂AlGaN层上层叠有用于制作所述LED的n型AlGaN层;
其中,所述成核点层为Ga成核点层,所述第一三维成核层为AlCrGaN层,所述第二三维成核层为AlScGaN层,所述二维本征层为AlGaN层。
2.根据权利要求1所述的复合非掺杂AlGaN层,其特征在于,所述成核点层的直径为1nm~100 nm、高度为1nm ~100 nm、相邻的所述成核点层的间距为10nm ~1000 nm;
所述第一三维成核层厚度为10 nm ~200 nm;
所述第二三维成核层与二维本征层厚度均为0.5um ~5 um。
3.根据权利要求1所述的复合非掺杂AlGaN层,其特征在于,所述第一三维成核层的、第二三维成核层以及二维本征层的Al组分均为0.5~1,所述第一三维成核层的Cr组分与第二三维成核层的Sc组分均为0.01~0.5。
4.一种复合非掺杂AlGaN层的制备方法,其特征在于,用于制备权利要求1至3中任一项所述的复合非掺杂AlGaN层,所述制备方法包括:
通入生长所需的源及生长气氛;
生长Ga点层以得到成核点层,在所述Ga点层上生长包裹所述Ga点层的AlCrGaN层以形成第一三维成核层;
依次在所述AlCrGaN层上沉积AlScGaN层、AlGaN层以形成第二三维成核层以及二维本征层,最终得到复合非掺杂AlGaN层。
5.根据权利要求4所述的复合非掺杂AlGaN层的制备方法,其特征在于,所述成核点层、第一三维成核层以及第二三维成核层的生长温度均为800℃~1200℃。
6.根据权利要求4所述的复合非掺杂AlGaN层的制备方法,其特征在于,所述二维本征层的生长温度为1000℃~1400℃。
7.根据权利要求4所述的复合非掺杂AlGaN层的制备方法,其特征在于,所述成核点层、第一三维成核层、第二三维成核层以及二维本征层的生长压力为50 torr ~500 torr。
8.根据权利要求4所述的复合非掺杂AlGaN层的制备方法,其特征在于,所述成核点层的生长气氛为纯N2
所述第一三维成核层、第二三维成核层以及二维本征层的生长气氛分别为 N2、H2以及NH3
9.一种外延片,其特征在于,包括权利要求1至3中任一项所述的复合非掺杂AlGaN层,所述外延片还包括衬底、缓冲层、n型AlGaN层、多量子阱层、电子阻挡层、p型AlGaN层以及p型接触层;
所述缓冲层、复合非掺杂AlGaN层、n型AlGaN层、多量子阱层、电子阻挡层、p型AlGaN层以及p型接触层依次层叠在所述衬底上。
10.一种LED,其特征在于,包括根据权利要求9所述的外延片。
CN202310582565.4A 2023-05-23 2023-05-23 复合非掺杂AlGaN层及制备方法、外延片及LED Active CN116314510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310582565.4A CN116314510B (zh) 2023-05-23 2023-05-23 复合非掺杂AlGaN层及制备方法、外延片及LED

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310582565.4A CN116314510B (zh) 2023-05-23 2023-05-23 复合非掺杂AlGaN层及制备方法、外延片及LED

Publications (2)

Publication Number Publication Date
CN116314510A CN116314510A (zh) 2023-06-23
CN116314510B true CN116314510B (zh) 2023-08-15

Family

ID=86785444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310582565.4A Active CN116314510B (zh) 2023-05-23 2023-05-23 复合非掺杂AlGaN层及制备方法、外延片及LED

Country Status (1)

Country Link
CN (1) CN116314510B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598395B (zh) * 2023-07-14 2023-09-29 江西兆驰半导体有限公司 一种发光二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236477A (zh) * 2013-04-19 2013-08-07 安徽三安光电有限公司 一种led外延结构及其制备方法
CN109216514A (zh) * 2018-07-26 2019-01-15 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN114824007A (zh) * 2022-04-29 2022-07-29 江西兆驰半导体有限公司 一种发光二极管外延结构及其制备方法
CN115064620A (zh) * 2022-06-22 2022-09-16 西安电子科技大学 阶梯组分YAlN/AlGaN超晶格p型层的高效深紫外发光二极管及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109728B2 (en) * 2016-11-11 2018-10-23 Robert L. Coffie Transistor structure including a scandium gallium nitride back-barrier layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236477A (zh) * 2013-04-19 2013-08-07 安徽三安光电有限公司 一种led外延结构及其制备方法
CN109216514A (zh) * 2018-07-26 2019-01-15 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN114824007A (zh) * 2022-04-29 2022-07-29 江西兆驰半导体有限公司 一种发光二极管外延结构及其制备方法
CN115064620A (zh) * 2022-06-22 2022-09-16 西安电子科技大学 阶梯组分YAlN/AlGaN超晶格p型层的高效深紫外发光二极管及制备方法

Also Published As

Publication number Publication date
CN116314510A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
CN109980056B (zh) 氮化镓基发光二极管外延片及其制造方法
CN116053369B (zh) 发光二极管外延片及其制备方法
CN115714155A (zh) 深紫外发光二极管外延片及其制备方法、深紫外发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN114864770A (zh) 一种硅基氮化镓外延片及其制作方法
CN116314510B (zh) 复合非掺杂AlGaN层及制备方法、外延片及LED
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN115692553A (zh) 深紫外发光二极管外延片及其制备方法
CN116230823A (zh) 一种高效发光二极管外延片及制备方法
CN116130569A (zh) 一种高效发光二极管及制备方法
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN114927601A (zh) 一种发光二极管及其制备方法
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116387426A (zh) 一种发光二极管外延片及制备方法
CN116154072A (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN116544327B (zh) 一种发光二极管及制备方法
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant