CN116364820B - 发光二极管外延片及其制备方法、led - Google Patents

发光二极管外延片及其制备方法、led Download PDF

Info

Publication number
CN116364820B
CN116364820B CN202310627319.6A CN202310627319A CN116364820B CN 116364820 B CN116364820 B CN 116364820B CN 202310627319 A CN202310627319 A CN 202310627319A CN 116364820 B CN116364820 B CN 116364820B
Authority
CN
China
Prior art keywords
layer
gan
bpgan
epitaxial wafer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310627319.6A
Other languages
English (en)
Other versions
CN116364820A (zh
Inventor
郑文杰
程龙
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310627319.6A priority Critical patent/CN116364820B/zh
Publication of CN116364820A publication Critical patent/CN116364820A/zh
Application granted granted Critical
Publication of CN116364820B publication Critical patent/CN116364820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、LED，所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、极化层、多量子阱层、电子阻挡层、P型GaN层；所述极化层包括依次层叠在所述N型GaN层上的掺C的GaN层、Si3N4层、BPGaN\GaN超晶格层、BInGaN层。本发明提供的发光二极管外延片能够减少电子迁移数量和提高底层的晶格质量来间接的降低量子阱极化效应，提升发光二极管的发光效率。

Description

发光二极管外延片及其制备方法、LED
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
近年来，随着LED材料外延和器件制备工艺的进步，高亮度GaN基LED器件得到了迅猛的发展。利用图形化蓝宝石衬底和氧化铟锡P电极的蓝光LED在正向电流20 mA时的外量子效率己经达到60%，同时LED器件在光效、寿命、节能等方而均优于传统光源。但是，基于异质外延的III族氮化物LED技术的发展仍然面临很多问题，尤其是LED结构有源区量子阱中存在的极化效应和Droop效应。
GaN基LED器件量子阱结构由晶格失配引起的压电极化对器件的发光性能有非常负而的影响，尤其是会导致LED器件发光波长的偏移和发光效率的降低和电子过多导致电子的溢流。近年来，研究者不断关注通过应变补偿的方法来降低量子阱结构的压电极化效应通过制备极化匹配的InGaN/GaN量子阱结构来降低量子阱中的极化电场。通过制备极化匹配的InGaN/GaN量子阱结构释放量子阱层与生长量子阱前GaN外延层的压应力，来降低量子阱中的极化电场效应，但是量子阱/量子垒本身的晶格失配导致的压电极化效应并未改善，同时电子阻挡层也未能阻挡更多的电子溢流，导致的Droop效应。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其能够减少电子迁移数量和提高底层的晶格质量来间接的降低量子阱极化效应，提升发光二极管的发光效率。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得发光效率良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、极化层、多量子阱层、电子阻挡层、P型GaN层；
所述极化层包括依次层叠在所述N型GaN层上的掺C的GaN层、Si3N4层、BPGaN\GaN超晶格层、BInGaN层，所述BPGaN\GaN超晶格层包括交替层叠的BPGaN层和GaN层。
在一种实施方式中，所述掺C的GaN层的厚度为10nm~100nm；
所述掺C的GaN层的C掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3。
在一种实施方式中，所述Si3N4层的厚度为10nm~100nm。
在一种实施方式中，所述BPGaN\GaN超晶格层的周期数为3~5；
所述BPGaN层的厚度为2nm~3nm；
所述GaN层的厚度为2nm~3nm。
在一种实施方式中，所述BPGaN层的B组分含量为0~0.6；
所述BPGaN层的P组分含量为0.3~0.6。
在一种实施方式中，所述BInGaN层的B组分含量为0~0.6；
所述BInGaN层的In组分含量为0~0.1；
所述BInGaN层的厚度为10nm~100nm。
为解决上述问题，本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、极化层、多量子阱层、电子阻挡层、P型GaN层；
所述极化层包括依次层叠在所述N型GaN层上的掺C的GaN层、Si3N4层、BPGaN\GaN超晶格层、BInGaN层，所述BPGaN\GaN超晶格层包括交替层叠的BPGaN层和GaN层。
在一种实施方式中，所述掺C的GaN层的生长温度为700℃~850℃；
所述Si3N4层的生长温度为800℃~1000℃；
所述BPGaN\GaN超晶格层的生长温度为800℃~1000℃；
所述BInGaN层的生长温度为800℃~1000℃。
在一种实施方式中，所述极化层的生长压力为50torr~300torr。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明提供的发光二极管外延片，其在N型GaN层和多量子阱层之间插入具有特定结构的极化层，所述极化层包括掺C的GaN层、Si3N4层、BPGaN\GaN超晶格层、BInGaN层。所述Si3N4层、BPGaN\GaN超晶格层、BInGaN层会向所述掺C的GaN层施加张应力，以补偿由于底层所带来的压应力，减少缺陷的产生，同时所述掺C的GaN层可以缓解电子迁移速度，减少多余的电子溢流。所述Si3N4层能够阻挡位错线的上移，改变位错线的方向，使之相交，从而发生湮灭化。所述BPGaN\GaN超晶格层可以释放底层的压应力，降低缺陷的产生，同时其有更宽的带隙和更强的极化效应，产生二维电子气，减少了电子迁移，有效的降低电子溢流，有效抑制LED效率droop效应和提高了器件击穿电压，提高GaN材料击穿电压和可靠性。所述BInGaN层可以调节B、In元素组分比，使得BInGaN材料实现晶格匹配并消除多量子阱层前中的压电极化效应，提高In的并入效率。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图；
图2为本发明提供的发光二极管外延片的制备方法的流程图；
图3为本发明提供的发光二极管外延片的制备方法的步骤S2的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示包括衬底1及依次层叠于所述衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、极化层5、多量子阱层6、电子阻挡层7、P型GaN层8；
所述极化层5包括依次层叠在所述N型GaN层4上的掺C的GaN层51、Si3N4层52、BPGaN\GaN超晶格层53、BInGaN层54，所述BPGaN\GaN超晶格层53包括交替层叠的BPGaN层和GaN层。需要说明的是，这里的C是指碳元素，B是指硼元素，P是指磷元素。
本发明提供的发光二极管外延片，其在N型GaN层4和多量子阱层6之间插入具有特定结构的极化层5，所述极化层5的具体结构如下所示。
在一种实施方式中，所述掺C的GaN层51的厚度为10nm~100nm；所述掺C的GaN层51的示例性厚度为20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm，但不限于此；所述掺C的GaN层51的C掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3；优选地，所述掺C的GaN层51的C掺杂浓度为2×1017atoms/cm3~9×1017atoms/cm3。需要说明的是，所述Si3N4层52、BPGaN\GaN超晶格层53、BInGaN层54会向所述掺C的GaN层51施加张应力，以补偿由于底层所带来的压应力，减少缺陷的产生，同时所述掺C的GaN层51可以缓解电子迁移速度，减少多余的电子溢流。
在一种实施方式中，所述Si3N4层52的厚度为10nm~100nm；所述Si3N4层52的示例性厚度为20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm，但不限于此。所述Si3N4层52能够阻挡位错线的上移，改变位错线的方向，使之相交，从而发生湮灭化。
在一种实施方式中，所述BPGaN\GaN超晶格层53的周期数为3~5；示例性的周期数为4；所述BPGaN层的厚度为2nm~3nm；所述BPGaN层的示例性厚度为2.2nm、2.4nm、2.6nm、2.8nm，但不限于此；所述GaN层的厚度为2nm~3nm；所述GaN层的示例性厚度为2.2nm、2.4nm、2.6nm、2.8nm，但不限于此。在一种实施方式中，所述BPGaN层的B组分含量为0~0.6；所述BPGaN层的P组分含量为0.3~0.6；优选地，所述BPGaN层的B组分含量为0.1~0.5；所述BPGaN层的P组分含量为0.4~0.5。需要说明的是，所述BPGaN\GaN超晶格层53可以释放底层的压应力，降低缺陷的产生，同时其有更宽的带隙和更强的极化效应，产生二维电子气，减少了电子迁移，有效的降低电子溢流，有效抑制LED效率Droop效应和提高了器件击穿电压，提高GaN材料击穿电压和可靠性。
在一种实施方式中，所述BInGaN层54的B组分含量为0~0.6；优选地，所述BInGaN层54的B组分含量为0.1~0.5；所述BInGaN层54的In组分含量为0~0.1；优选地，所述BInGaN层54的In组分含量为0.01~0.09。在一种实施方式中，所述BInGaN层54的厚度为10nm~100nm；所述BInGaN层54的示例性厚度为20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm，但不限于此。所述BInGaN层54可以调节B、In元素组分比，使得BInGaN材料实现晶格匹配并消除多量子阱层前中的压电极化效应，提高In的并入效率。
综上，本发明提出的极化层5结构，在所述掺C的GaN层51、Si3N4层52、BPGaN\GaN超晶格层53、BInGaN层54这四个子层的共同作用下，实现了减少电子迁移数量和提高底层的晶格质量来间接的降低量子阱极化效应，提升发光二极管的发光效率。
相应地，本发明提供了一种发光二极管外延片的制备方法，如图2所示，包括以下步骤：
S1、准备衬底1；
在一种实施方式中，所述衬底底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种；优选地，选用蓝宝石衬底。蓝宝石是目前最常用的衬底材料，蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
S2、在所述衬底1上依次沉积缓冲层2、非掺杂GaN层3、N型GaN层4、极化层5、多量子阱层6、电子阻挡层7、P型GaN层8。
如图3所示，步骤S2包括以下步骤：
S21、在衬底1上沉积缓冲层2。
在一种实施方式中，将所述衬底在MOCVD系统中，通入NH3作为N源，TMAl作为Al源，在衬底上依次生长AlN缓冲层。优选地，AlN缓冲层的厚度为10nm~50nm。
S22、在缓冲层2上沉积非掺杂GaN层3。
优选地，将反应室的压力控制至100torr~600torr，反应室温度为1050℃~1200℃，通入TMGa为Ga源，通入NH3为N源，N2和H2做载气。优选地，生长总厚度为1μm~5μm。
S23、在非掺杂GaN层3沉积N型GaN层4。
优选地，控制反应室的温度在1050℃~1200℃，压力控制为100torr~600torr，通TMGa为Ga源，通入NH3作为N源，N2和H2作载气，通入SiH4提供N型掺杂，生长得到厚度为2μm~3μm的N型GaN层。
S24、在N型GaN层4上沉积极化层5。
在一种实施方式中，所述掺C的GaN层的生长温度为700℃~850℃，生长压力为50torr~300torr，通入C源、Ga源和N源，完成所述掺C的GaN层的生长沉积；
所述Si3N4层的生长温度为800℃~1000℃，生长压力为50torr~300torr，通入Si源和N源，完成沉积；
所述BPGaN\GaN超晶格层的生长温度为800℃~1000℃，生长压力为50torr~300torr，通入B源和P源、Ga源和N源，完成BPGaN层的沉积，再通入Ga源和N源，完成GaN层的沉积，交替层叠BPGaN层和GaN层，得到BPGaN\GaN超晶格层；
所述BInGaN层的生长温度为800℃~1000℃，生长压力为50torr~300torr，通入B源和In源、Ga源和N源，完成沉积。
S25、在极化层5上沉积多量子阱层6。
在一种实施方式中，所述多量子阱层包括多个交替层叠的InGaN量子阱层和AlGaN量子垒层。首先，生长InGaN量子阱层，控制反应室温度为790℃~810℃，生长压力为50torr~300torr，通入N2作为载气，通N源、In源、Ga源，生长获得InGaN层；随后再通入H2作为载气，通N源、Al源、Ga源，控制温度至800℃~900℃，继续生长获得AlGaN量子垒层。量子阱层和量子垒层交替生长获得多量子阱层。
S26、在多量子阱层6上沉积电子阻挡层7。
在一种实施方式中，电子阻挡层为AlInGaN层，厚度为10nm~40nm，生长温度为900℃~1000℃，压力为100torr~300torr，其中，Al组分含量为0.005~0.1，In组分含量为0.01~0.2。
S27、在电子阻挡层7上沉积P型GaN层8。
在一种实施方式中，控制反应腔温度在900℃~1050℃，压力为100torr~600torr，通N2和H2作为载气，通入N源、Ga源和Mg源，生长P型GaN层。优选地，P型GaN层的厚度为10nm~50nm，Mg的掺杂浓度为1×1019atoms/cm3~1×1021atoms/cm3。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。所述LED的光电效率得到有效提升，且其他项电学性能良好。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、极化层、多量子阱层、电子阻挡层、P型GaN层；
所述极化层包括依次层叠在所述N型GaN层上的掺C的GaN层、Si3N4层、BPGaN\GaN超晶格层、BInGaN层，所述BPGaN\GaN超晶格层包括交替层叠的BPGaN层和GaN层。
其中，所述掺C的GaN层的厚度为50nm，C掺杂浓度为5×1017atoms/cm3。
所述Si3N4层的厚度为70nm。
所述BPGaN\GaN超晶格层的周期数为5，所述BPGaN层的厚度为3nm，所述GaN层的厚度为3nm，所述BPGaN层的B组分含量为0.3，P组分含量为0.5。
所述BInGaN层的B组分含量为0.3，In组分含量为0.05，厚度为40nm。
实施例2
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述BPGaN\GaN超晶格层的周期数为4。其余皆与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述BPGaN\GaN超晶格层的周期数为3。其余皆与实施例1相同。
实施例4
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述BPGaN层的厚度为2nm，所述GaN层的厚度为2nm。其余皆与实施例1相同。
实施例5
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述BPGaN\GaN超晶格层的周期数为4，所述BPGaN层的厚度为2nm，所述GaN层的厚度为2nm。其余皆与实施例1相同。
实施例6
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述BPGaN\GaN超晶格层的周期数为3，所述BPGaN层的厚度为2nm，所述GaN层的厚度为2nm。其余皆与实施例1相同。
对比例1
本对比例与实施例1不同之处在于，不设有极化层，其余皆与实施例1相同。
对比例2
本对比例与实施例1不同之处在于，不设有掺C的GaN层。其余皆与实施例1相同。
对比例3
本对比例与实施例1不同之处在于，不设有Si3N4层。其余皆与实施例1相同。
对比例4
本对比例与实施例1不同之处在于，不设有BPGaN\GaN超晶格层。其余皆与实施例1相同。
对比例5
本对比例与实施例1不同之处在于，不设有BInGaN层。其余皆与实施例1相同。
以实施例1~实施例6和对比例1~对比例5制得发光二极管外延片使用相同芯片工艺条件制备成10×24mil的芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试芯片的光电性能，以对比例1为基础，计算各实施例和对比例相较于对比例1的光效提升率，具体测试结果如表1所示。
表1实施例1~实施例6和对比例1~对比例5制得LED的性能测试结果
由上述结果可知，本发明提供的发光二极管外延片，其在N型GaN层和多量子阱层之间插入具有特定结构的极化层，所述极化层包括掺C的GaN层、Si3N4层、BPGaN\GaN超晶格层、BInGaN层。所述Si3N4层、BPGaN\GaN超晶格层、BInGaN层会向所述掺C的GaN层施加张应力，以补偿由于底层所带来的压应力，减少缺陷的产生，同时所述掺C的GaN层可以缓解电子迁移速度，减少多余的电子溢流。所述Si3N4层能够阻挡位错线的上移，改变位错线的方向，使之相交，从而发生湮灭化。所述BPGaN\GaN超晶格层可以释放底层的压应力，降低缺陷的产生，同时其有更宽的带隙和更强的极化效应，产生二维电子气，减少了电子迁移，有效的降低电子溢流，有效抑制LED效率droop效应和提高了器件击穿电压，提高GaN材料击穿电压和可靠性。所述BInGaN层可以调节B、In元素组分比，使得BInGaN材料实现晶格匹配并消除多量子阱层前中的压电极化效应，提高In的并入效率。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (9)

1.一种发光二极管外延片，其特征在于，包括衬底及依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、极化层、多量子阱层、电子阻挡层、P型GaN层；
所述极化层包括依次层叠在所述N型GaN层上的掺C的GaN层、Si3N4层、BPGaN/GaN超晶格层、BInGaN层，所述BPGaN/GaN超晶格层包括交替层叠的BPGaN层和GaN层；
所述BPGaN层的P组分含量为0.3~0.6。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述掺C的GaN层的厚度为10nm~100nm；
所述掺C的GaN层的C掺杂浓度为1×1017atoms/cm3~1×1018atoms/cm3。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述Si3N4层的厚度为10nm~100nm。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述BPGaNGaN超晶格层的周期数为3~5；
所述BPGaN层的厚度为2nm~3nm；
所述GaN层的厚度为2nm~3nm。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述BInGaN层的B组分含量为0~0.6；
所述BInGaN层的In组分含量为0~0.1；
所述BInGaN层的厚度为10nm~100nm。
6.一种如权利要求1~5任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、极化层、多量子阱层、电子阻挡层、P型GaN层；
所述极化层包括依次层叠在所述N型GaN层上的掺C的GaN层、Si3N4层、BPGaN/GaN超晶格层、BInGaN层，所述BPGaN/GaN超晶格层包括交替层叠的BPGaN层和GaN层；
所述BPGaN层的P组分含量为0.3~0.6。
7.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述掺C的GaN层的生长温度为700℃~850℃；
所述Si3N4层的生长温度为800℃~1000℃；
所述BPGaNGaN超晶格层的生长温度为800℃~1000℃；
所述BInGaN层的生长温度为800℃~1000℃。
8.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述极化层的生长压力为50torr~300torr。
9.一种LED，其特征在于，所述LED包括如权利要求1~5任一项所述的发光二极管外延片。
CN202310627319.6A 2023-05-31 2023-05-31 发光二极管外延片及其制备方法、led Active CN116364820B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310627319.6A CN116364820B (zh) 2023-05-31 2023-05-31 发光二极管外延片及其制备方法、led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310627319.6A CN116364820B (zh) 2023-05-31 2023-05-31 发光二极管外延片及其制备方法、led

Publications (2)

Publication Number Publication Date
CN116364820A CN116364820A (zh) 2023-06-30
CN116364820B true CN116364820B (zh) 2023-09-05

Family

ID=86922504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310627319.6A Active CN116364820B (zh) 2023-05-31 2023-05-31 发光二极管外延片及其制备方法、led

Country Status (1)

Country Link
CN (1) CN116364820B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393667B (zh) * 2023-12-13 2024-03-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302082A (zh) * 1999-12-14 2001-07-04 理化学研究所 半导体层的形成方法
CN103180973A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 Iii族氮化物发光器件
CN106098882A (zh) * 2016-07-25 2016-11-09 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN107170864A (zh) * 2017-05-11 2017-09-15 华南师范大学 一种led外延片及其制备方法
CN108831978A (zh) * 2018-04-24 2018-11-16 华灿光电(苏州）有限公司 一种发光二极管外延片及其制造方法
CN109802020A (zh) * 2018-12-26 2019-05-24 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302082A (zh) * 1999-12-14 2001-07-04 理化学研究所 半导体层的形成方法
CN103180973A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 Iii族氮化物发光器件
CN106098882A (zh) * 2016-07-25 2016-11-09 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN107170864A (zh) * 2017-05-11 2017-09-15 华南师范大学 一种led外延片及其制备方法
CN108831978A (zh) * 2018-04-24 2018-11-16 华灿光电(苏州）有限公司 一种发光二极管外延片及其制造方法
CN109802020A (zh) * 2018-12-26 2019-05-24 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN116364820A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
CN115458650A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN115986018A (zh) 一种外延片、外延片制备方法及发光二极管
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN116364819B (zh) 发光二极管外延片及其制备方法、led
CN117153964A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116885067A (zh) 发光二极管外延片及其制备方法
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116978991B (zh) 发光二极管外延片及其制备方法、led
CN117832348B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116995166B (zh) 发光二极管外延片及其制备方法、led
CN116799118B (zh) 发光二极管外延片及其制备方法、led
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN117810324A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117457819A (zh) 发光二极管外延片及其制备方法、led
CN116387427A (zh) 发光二极管外延片及其制备方法、led

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant