CN117457819A - 发光二极管外延片及其制备方法、led - Google Patents

发光二极管外延片及其制备方法、led Download PDF

Info

Publication number
CN117457819A
CN117457819A CN202311365366.4A CN202311365366A CN117457819A CN 117457819 A CN117457819 A CN 117457819A CN 202311365366 A CN202311365366 A CN 202311365366A CN 117457819 A CN117457819 A CN 117457819A
Authority
CN
China
Prior art keywords
layer
nitrogen
source
emitting diode
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311365366.4A
Other languages
English (en)
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311365366.4A priority Critical patent/CN117457819A/zh
Publication of CN117457819A publication Critical patent/CN117457819A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种发光二极管外延片及其制备方法、LED，所述发光二极管外延片包括衬底，所述衬底上依次设有缓冲层、复合非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；所述复合非掺杂GaN层包括依次层叠在所述缓冲层上的SiN层、氮极性AlInGaN层、非掺杂GaN层、BN层和氮极性InGaN层。本发明提供的发光二极管外延片能够降低GaN外延层缺陷密度，提高GaN外延层的晶体质量，提高多量子阱层晶体质量，降低多量子阱层极化效应，提升发光二极管的发光效率。

Description

发光二极管外延片及其制备方法、LED
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
蓝宝石被广泛的用作GaN材料外延生长的衬底。蓝宝石与GaN之间存在高达之间存在高达13.3％左右的晶格失配，较大的晶格失配会使得GaN外延材料中产生高密度的位错。这些位错可充当非辐射复合中心，使得载流子被缺陷所捕获位错可充当非辐射复合中心，使得载流子被缺陷所捕获降低载流子寿命和迁移率，严重影响LED性能。目前发光二极管外延结构中，通常采用AlGaN作为缺陷阻挡层，以此来阻挡位错向多量子阱层延伸，降低外延层的缺陷密度，减少非辐射复合，提高发光二极管的发光效率。
但是，采用AlGaN层的作为阻挡层存在以下劣势：第一，生长AlGaN薄膜晶体质量较差，因Al原子的表面迁移率较低，他们无法在表面获得足够的能量移动到合适的晶格位置，导致了三维岛状生长，结果造成AlGaN薄膜生长过程产生了不同的成核点，成核点增长成岛均并且合并导致生长的AlGaN薄膜缺陷密度非常高。第二，AlGaN薄膜层能阻挡韧位错，但部分螺位错、点缺陷、线缺陷等无法阻挡，导致多量子阱层非辐射复合，降低发光二极管的发光效率。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其能够降低GaN外延层缺陷密度，提高GaN外延层的晶体质量，提高多量子阱层晶体质量，降低多量子阱层极化效应，提升发光二极管的发光效率。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得发光效率良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底，所述衬底上依次设有缓冲层、复合非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述复合非掺杂GaN层包括依次层叠在所述缓冲层上的SiN层、氮极性AlInGaN层、非掺杂GaN层、BN层和氮极性InGaN层。
在一种实施方式中，所述氮极性AlInGaN层的In组分沿生长方向逐渐升高，Al组分沿生长方向逐渐降低；
所述氮极性InGaN层的In组分沿生长方向逐渐升高，Ga组分沿生长方向逐渐降低。
在一种实施方式中，所述氮极性AlInGaN层的In组分沿生长方向由(0.01～0.09)逐渐升高至(0.1～0.2)；
所述氮极性AlInGaN层的Al组分沿生长方向由(0.2～0.5)逐渐降低至(0.01～0.19)。
在一种实施方式中，所述氮极性InGaN层的In组分沿生长方向由(0.01～0.09)逐渐升高至(0.1～0.2)；
所述氮极性InGaN层的Ga组分沿生长方向由(0.91～0.99)逐渐降低至(0.8～0.9)。
在一种实施方式中，所述SiN层的厚度为1nm～10nm；
所述氮极性AlInGaN层的厚度为5nm～50nm；
所述非掺杂GaN层的厚度为0.5μm～5μm；
所述BN层的厚度为0.5nm～5nm；
所述氮极性InGaN层的厚度为1nm～10nm。
为解决上述问题，本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、复合非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述复合非掺杂GaN层包括依次层叠在所述缓冲层上的SiN层、氮极性AlInGaN层、非掺杂GaN层、BN层和氮极性InGaN层。
在一种实施方式中，所述氮极性AlInGaN层采用下述方法制得：
先将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Al源、Ga源、N源，生长AlInGaN层；
然后在1000℃～1200℃温度下，通入NH3高温处理所述AlInGaN层，得到所述氮极性AlInGaN层。
在一种实施方式中，所述氮极性InGaN层采用下述方法制得：
先将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Ga源、N源，生长InGaN层；
然后在1000℃～1200℃温度下，通入NH3高温处理所述InGaN层，得到所述氮极性InGaN层。
在一种实施方式中，所述SiN层采用下述方法制得：
将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Si源，生长得到SiN层；
所述BN层采用下述方法制得：
将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、B源，生长得到BN层；
所述非掺杂GaN层采用下述方法制得：
将反应室的温度控制在1000℃～1200℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Ga源，生长得到非掺杂GaN层。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明提供的发光二极管外延片，其具有特定结构的复合非掺杂GaN层，所述复合非掺杂GaN层包括依次层叠在所述缓冲层上的SiN层、氮极性AlInGaN层、非掺杂GaN层、BN层和氮极性InGaN层。
首先，沉积在衬底上的GaN外延层是异质外延，其衬底与GaN的晶格常数差异较大，导致GaN外延层存在大量的位错，所述SiN层可以过滤部分位错，避免位错向上延伸，造成外延层晶体质量下降。
其次，所述氮极性AlInGaN层是经NH3高温处理后得到的，因此In与N成键的键能较弱，所以部分In脱离形成In空位，In空位诱导位错融合然后湮灭，降低位错密度。再者，所述氮极性AlInGaN层的In组分沿生长方向逐渐升高，Al组分沿生长方向逐渐降低，能够减少晶格失配，提高非掺杂GaN层的晶体质量。
再次，所述BN层能够起到二次阻挡的作用，阻挡位错向上延伸，进一步降低位错密度。
最后，所述氮极性InGaN层是经NH3高温处理后得到的，同样会形成In空位，In空位诱导位错融合然后湮灭，降低位错密度。另外，所述氮极性InGaN层还可以释放外延层累积的应力，降低极化效应。并且，所述氮极性AlInGaN层和所述氮极性InGaN层因其是氮极性外延层，因而能够降低外延层的极化效应，提高多量子阱层In并入，提高发光二极管的发光效率。
综上，本发明通过沉积特定结构的复合非掺杂GaN层可以降低位错密度，提高外延层晶体质量，减少因位错充当非辐射复合中心，使得载流子被缺陷所捕获降低载流子寿命和迁移率，降低外延层的极化效应及释放应力，提高发光二极管的发光效率。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图；
图2为本发明提供的发光二极管外延片的制备方法的流程图；
图3为本发明提供的发光二极管外延片的制备方法的步骤S2的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括衬底100，所述衬底100上依次设有缓冲层200、复合非掺杂GaN层300、N型GaN层400、多量子阱层500、电子阻挡层600、P型GaN层700；
所述复合非掺杂GaN层300包括依次层叠在所述缓冲层200上的SiN层310、氮极性AlInGaN层320、非掺杂GaN层330、BN层340和氮极性InGaN层350。
所述复合非掺杂GaN层300的具体结构如下：
在一种实施方式中，所述SiN层310的厚度为1nm～10nm；所述SiN层310的示例性长度为2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm，但不限于此。沉积在衬底上的GaN外延层是异质外延，其衬底与GaN的晶格常数差异较大，导致GaN外延层存在大量的位错，所述SiN层310可以过滤部分位错，避免位错向上延伸，造成外延层晶体质量下降。
在一种实施方式中，所述氮极性AlInGaN层320的厚度为5nm～50nm；所述氮极性AlInGaN层320的示例性直径为10nm、15nm、20nm、25nm、30nm、35nm、40nm、45nm，但不限于此。
在一种实施方式中，所述氮极性AlInGaN层320采用下述方法制得：先将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Al源、Ga源、N源，生长AlInGaN层；然后在1000℃～1200℃温度下，通入NH3高温处理所述AlInGaN层，得到所述氮极性AlInGaN层320。也就是说，所述氮极性AlInGaN层320是经NH3高温处理后得到的氮极性，因此In与N成键的键能较弱，所以部分In脱离形成In空位，In空位诱导位错融合然后湮灭，降低位错密度。
在一种实施方式中，所述氮极性AlInGaN层320的In组分沿生长方向逐渐升高，Al组分沿生长方向逐渐降低。优选地，所述氮极性AlInGaN层320的In组分沿生长方向由(0.01～0.09)逐渐升高至(0.1～0.2)；所述氮极性AlInGaN层320的Al组分沿生长方向由(0.2～0.5)逐渐降低至(0.01～0.19)。这样能够减少晶格失配，提高非掺杂GaN层的晶体质量。
在一种实施方式中，所述非掺杂GaN层330的厚度为0.5μm～5μm；所述非掺杂GaN层330的示例性直径为1μm、2μm、3μm、4μm，但不限于此。
在一种实施方式中，所述非掺杂GaN层330采用下述方法制得：将反应室的温度控制在1000℃～1200℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Ga源，生长得到非掺杂GaN层330。所述非掺杂GaN层330的生长温度较高，压力较低，制备的到GaN的晶体质量较优，同时厚度随着GaN厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低。
在一种实施方式中，所述BN层340的厚度为0.5nm～5nm；所述BN层340的示例性直径为1mm、2mm、3mm、4mm，但不限于此。所述BN层340能够起到二次阻挡的作用，阻挡位错向上延伸，进一步降低位错密度。
在一种实施方式中，所述氮极性InGaN层350的厚度为1nm～10nm；所述氮极性InGaN层350的示例性长度为2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm，但不限于此。
在一种实施方式中，所述氮极性InGaN层350采用下述方法制得：先将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Ga源、N源，生长InGaN层；然后在1000℃～1200℃温度下，通入NH3高温处理所述InGaN层，得到所述氮极性InGaN层。也就是说，所述氮极性InGaN层350是经NH3高温处理后得到的氮极性，因此In与N成键的键能较弱，所以部分In脱离形成In空位，In空位诱导位错融合然后湮灭，降低位错密度。另外，所述氮极性InGaN层还可以释放外延层累积的应力，降低极化效应。并且，所述氮极性AlInGaN层和所述氮极性InGaN层因其是氮极性外延层，因而能够降低外延层的极化效应，提高多量子阱层In并入，提高发光二极管的发光效率。
在一种实施方式中，所述氮极性InGaN层350的In组分沿生长方向逐渐升高，Ga组分沿生长方向逐渐降低。优选地，所述氮极性InGaN层350的In组分沿生长方向由(0.01～0.09)逐渐升高至(0.1～0.2)；所述氮极性InGaN层350的Ga组分沿生长方向由(0.91～0.99)逐渐降低至(0.8～0.9)。这样能够减少晶格失配，提高非掺杂GaN层的晶体质量。
综上，本发明通过沉积特定结构的复合非掺杂GaN层可以降低位错密度，提高外延层晶体质量，减少因位错充当非辐射复合中心，使得载流子被缺陷所捕获降低载流子寿命和迁移率，降低外延层的极化效应及释放应力，提高发光二极管的发光效率。
相应地，本发明提供了一种发光二极管外延片的制备方法，如图2所示，包括以下步骤：
S1、准备衬底100；
在一种实施方式中，衬底选自蓝宝石衬底、SiO2/蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
S2、在所述衬底100上依次沉积缓冲层200、复合非掺杂GaN层300、N型GaN层400、多量子阱层500、电子阻挡层600、P型GaN层700。
如图3所示，所述步骤S2具体包括以下步骤：
S21、在衬底100上沉积缓冲层200。
在一种实施方式中，选用在PVD中沉积AlN缓冲层，其厚度为20nm～50nm。
优选地，对已沉积缓冲层的蓝宝石衬底进行预处理。
更佳地，将已沉积缓冲层的蓝宝石衬底转入MOCVD中，在H2气氛进行预处理1min～10min，处理温度为1000℃～1200℃，再对蓝宝石衬底进行氮化处理，提升AlN缓冲层的晶体质量，并且可以有效提高后续沉积GaN外延层的晶体质量。
S22、在缓冲层200上沉积复合非掺杂GaN层300。
所述复合非掺杂GaN层300包括依次层叠在所述缓冲层200上的SiN层310、氮极性AlInGaN层320、非掺杂GaN层330、BN层340和氮极性InGaN层350。
在一种实施方式中，所述SiN层310采用下述方法制得：
将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Si源，生长得到SiN层；
所述氮极性AlInGaN层320采用下述方法制得：
先将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Al源、Ga源、N源，生长AlInGaN层；
然后在1000℃～1200℃温度下，通入NH3高温处理所述AlInGaN层，得到所述氮极性AlInGaN层；
所述非掺杂GaN层330采用下述方法制得：
将反应室的温度控制在1000℃～1200℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Ga源，生长得到非掺杂GaN层；
所述BN层340采用下述方法制得：
将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、B源，生长得到BN层；
所述氮极性InGaN层350采用下述方法制得：
先将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Ga源、N源，生长InGaN层；
然后在1000℃～1200℃温度下，通入NH3高温处理所述InGaN层，得到所述氮极性InGaN层。
S23、在复合非掺杂GaN层300上沉积N型GaN层400。
在一种实施方式中，将反应室的温度控制在1050℃～1200℃，压力控制在100torr～600torr，通入N源、Ga源、Al源、Si源，生长所述N型GaN层。优选地，所述N型GaN层的厚度为2μm～3μm；Si掺杂浓度为1×1019atoms/cm3～5×1019atoms/cm3。N型GaN层为LED发光提供充足电子。而且，N型GaN层的电阻率要比P型GaN层上的透明电极的电阻率高，因此足够的Si掺杂，可以有效的降低N型GaN层的电阻率。并且，N型GaN层具有足够的厚度可以有效释放应力发光二极管的发光效率。
S24、在N型GaN层400上沉积多量子阱层500。
在一种实施方式中，所述多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数6～12个；所述InGaN量子阱层的生长温度为790℃～810℃，厚度为2nm～5nm，生长压力为50torr～300torr；所述AlGaN量子垒层的生长温度为800℃～900℃，厚度为5nm～15nm，生长压力为50torr～300torr。所述多量子阱层为电子和空穴复合的区域，合理的结构设计可以显著增加电子和空穴波函数交叠程度，从而提高LED器件发光效率。
S25、在多量子阱层500上沉积电子阻挡层600。
在一种实施方式中，将反应室的温度控制在900℃～1000℃，压力控制在100torr～300torr，通入N源、Al源、In源Ga源，生长厚度为10nm～40nm的AlInGaN电子阻挡层。所述AlInGaN电子阻挡层既可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合，提高发光二极管的发光效率。
S26、在电子阻挡层600上沉积P型GaN层700。
在一种实施方式中，将反应室的温度控制在900℃～1050℃，压力控制在100torr～600torr，通入N源、Ga源、Mg源，生长厚度为10nm～50nm的P型GaN层。优选地，Mg掺杂浓度为1×1019atoms/cm3～1×1021atoms/cm3；Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。所述LED的光电效率得到有效提升，且其他项电学性能良好。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底，所述衬底上依次设有缓冲层、复合非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述复合非掺杂GaN层包括依次层叠在所述缓冲层上的SiN层、氮极性AlInGaN层、非掺杂GaN层、BN层和氮极性InGaN层。
所述SiN层的厚度为4.5nm；
所述氮极性AlInGaN层的厚度为25nm，In组分沿生长方向由0.05逐渐升高至0.15，Al组分沿生长方向由0.25逐渐降低至0.05；
所述非掺杂GaN层的厚度为3μm；
所述BN层的厚度为2.5nm；
所述氮极性InGaN层的厚度为3.5nm，In组分沿生长方向由0.05逐渐升高至0.15，Ga组分沿生长方向由0.95逐渐降低至0.85。
实施例2
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述氮极性AlInGaN层的In组分沿生长方向由0.05逐渐升高至0.2，Al组分沿生长方向由0.3逐渐降低至0.1，其余均参照实施例1。
实施例3
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述氮极性InGaN层的In组分沿生长方向由0.05逐渐升高至0.1，Ga组分沿生长方向由0.95逐渐降低至0.9，其余均参照实施例1。
实施例4
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述SiN层的厚度为6nm，所述氮极性AlInGaN层的厚度为30nm，其余均参照实施例1。
实施例5
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述BN层的厚度为3.5nm，所述氮极性InGaN层的厚度为5nm，其余均参照实施例1。
实施例6
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述非掺杂GaN层的厚度为1.5μm，其余均参照实施例1。
实施例7
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述非掺杂GaN层的厚度为4μm，其余均参照实施例1。
对比例1
本对比例提供一种发光二极管外延片，其余实施例1不同之处在于：以厚度为3μm的非掺杂GaN层替代所述复合非掺杂GaN层，即不包括SiN层、氮极性AlInGaN层、BN层和氮极性InGaN层，其余参照实施例1。
对比例2
本对比例提供一种发光二极管外延片，其余实施例1不同之处在于：其复合非掺杂GaN层包括依次层叠在所述缓冲层上的SiN层、氮极性AlInGaN层、非掺杂GaN层，不包括BN层和氮极性InGaN层，其余参照实施例1。
对比例3
本对比例提供一种发光二极管外延片，其余实施例1不同之处在于：其复合非掺杂GaN层包括依次层叠在所述缓冲层上的非掺杂GaN层、BN层和氮极性InGaN层，不包括SiN层、氮极性AlInGaN层，其余参照实施例1。
以实施例1～实施例7和对比例1～对比例3制得发光二极管外延片使用相同芯片工艺条件制备成10mil×24mil芯片，分别抽取300颗LED芯片，在120mA/60mA电流下测试，以对比例1为参照，计算各实施例和对比例的发光效率提升率，具体测试结果如表1所示。
表1实施例1～实施例7和对比例1～对比例3制得LED的性能测试结果
由上述结果可知，本发明提供的发光二极管外延片，其具有特定结构的复合非掺杂GaN层，所述复合非掺杂GaN层包括依次层叠在所述缓冲层上的SiN层、氮极性AlInGaN层、非掺杂GaN层、BN层和氮极性InGaN层。其中，XRD(002)数据可以表征螺位错，XRD(102)数据可以表征螺位错和刃位错的混合位错，XRD(002)或XRD(102)的数值越小说明位错密度越低，晶体质量越好。相较于常规的发光二极管的外延片，本发明通过沉积特定结构的复合非掺杂GaN层可以降低位错密度，提高外延层晶体质量，减少因位错充当非辐射复合中心，使得载流子被缺陷所捕获降低载流子寿命和迁移率，降低外延层的极化效应及释放应力，提高发光二极管的发光效率。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片，其特征在于，包括衬底，所述衬底上依次设有缓冲层、复合非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述复合非掺杂GaN层包括依次层叠在所述缓冲层上的SiN层、氮极性AlInGaN层、非掺杂GaN层、BN层和氮极性InGaN层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述氮极性AlInGaN层的In组分沿生长方向逐渐升高，Al组分沿生长方向逐渐降低；
所述氮极性InGaN层的In组分沿生长方向逐渐升高，Ga组分沿生长方向逐渐降低。
3.如权利要求2所述的发光二极管外延片，其特征在于，所述氮极性AlInGaN层的In组分沿生长方向由(0.01～0.09)逐渐升高至(0.1～0.2)；
所述氮极性AlInGaN层的Al组分沿生长方向由(0.2～0.5)逐渐降低至(0.01～0.19)。
4.如权利要求2所述的发光二极管外延片，其特征在于，所述氮极性InGaN层的In组分沿生长方向由(0.01～0.09)逐渐升高至(0.1～0.2)；
所述氮极性InGaN层的Ga组分沿生长方向由(0.91～0.99)逐渐降低至(0.8～0.9)。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述SiN层的厚度为1nm～10nm；
所述氮极性AlInGaN层的厚度为5nm～50nm；
所述非掺杂GaN层的厚度为0.5μm～5μm；
所述BN层的厚度为0.5nm～5nm；
所述氮极性InGaN层的厚度为1nm～10nm。
6.一种如权利要求1～5任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、复合非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述复合非掺杂GaN层包括依次层叠在所述缓冲层上的SiN层、氮极性AlInGaN层、非掺杂GaN层、BN层和氮极性InGaN层。
7.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述氮极性AlInGaN层采用下述方法制得：
先将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Al源、Ga源、N源，生长AlInGaN层；
然后在1000℃～1200℃温度下，通入NH3高温处理所述AlInGaN层，得到所述氮极性AlInGaN层。
8.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述氮极性InGaN层采用下述方法制得：
先将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Ga源、N源，生长InGaN层；
然后在1000℃～1200℃温度下，通入NH3高温处理所述InGaN层，得到所述氮极性InGaN层。
9.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述SiN层采用下述方法制得：
将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Si源，生长得到SiN层；
所述BN层采用下述方法制得：
将反应室的温度控制在800℃～1000℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、B源，生长得到BN层；
所述非掺杂GaN层采用下述方法制得：
将反应室的温度控制在1000℃～1200℃，压力控制在50torr～500torr，通入N2、H2和NH3，N2、H2和NH3的通入比例为1：(1～10)：(1～10)，通入N源、Ga源，生长得到非掺杂GaN层。
10.一种LED，其特征在于，所述LED包括如权利要求1～5任一项所述的发光二极管外延片。
CN202311365366.4A 2023-10-20 2023-10-20 发光二极管外延片及其制备方法、led Pending CN117457819A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311365366.4A CN117457819A (zh) 2023-10-20 2023-10-20 发光二极管外延片及其制备方法、led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311365366.4A CN117457819A (zh) 2023-10-20 2023-10-20 发光二极管外延片及其制备方法、led

Publications (1)

Publication Number Publication Date
CN117457819A true CN117457819A (zh) 2024-01-26

Family

ID=89590162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311365366.4A Pending CN117457819A (zh) 2023-10-20 2023-10-20 发光二极管外延片及其制备方法、led

Country Status (1)

Country Link
CN (1) CN117457819A (zh)

Similar Documents

Publication Publication Date Title
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115188863B (zh) 发光二极管外延片及其制备方法
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116190519A (zh) 发光二极管外延片及其制备方法、led
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN117133841B (zh) InGaN基绿光发光二极管外延片及其制备方法、LED
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN116364819B (zh) 发光二极管外延片及其制备方法、led
CN117153964A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN115842075A (zh) 一种高光效发光二极管外延片及其制备方法
CN117457819A (zh) 发光二极管外延片及其制备方法、led
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116344691B (zh) 发光二极管外延片及其制备方法、led
CN116978991B (zh) 发光二极管外延片及其制备方法、led
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN116995166B (zh) 发光二极管外延片及其制备方法、led
CN116799118B (zh) 发光二极管外延片及其制备方法、led

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination