CN115911201A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents
发光二极管外延片及其制备方法、发光二极管 Download PDFInfo
- Publication number
- CN115911201A CN115911201A CN202211454849.7A CN202211454849A CN115911201A CN 115911201 A CN115911201 A CN 115911201A CN 202211454849 A CN202211454849 A CN 202211454849A CN 115911201 A CN115911201 A CN 115911201A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- source
- ingan
- gan layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、发光二极管，所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、应力补偿层、应力释放层、多量子阱层、P型GaN层；所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。本发明提供的发光二极管外延片，其良率高，且能够有效提升芯片发光亮度。
Description
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
以多量子阱结构为主要发光层的GaN基发光二极管具有很高的辐射复合效率，成为近年来半导体领域的核心技术。其生长方式主要以两种不同禁带宽度的材料InGaN/GaN周期交替生长而成，InGaN的禁带宽度相比GaN更小，电子由N型半导体至P型半导体传输过程中，更容易限制在禁带宽度小的量子阱层中与空穴发生辐射复合。因此，InGaN/GaN多量子阱结构起到限制载流子提升辐射复合效率的作用。但由于InGaN和GaN晶格常数匹配性较差，产生较大的应变极化电场，导致能带倾斜严重，无法有效限制载流子，使得更多载流子发生溢流现象，加剧光效衰减。为了减少晶格失配带来的压电极化效应，有效释放量子阱区的应力，通常在量子阱层之前先生长一段低In组分的InGaN/GaN量子阱准备层，或InGaN/GaN超晶格准备层。
单纯的InGaN/GaN量子阱准备层或者InGaN/GaN超晶格准备层受底层缺陷延申或者生长温度不匹配等的因素，导致In偏析现象严重，晶体质量变差，堆垛层错增多，且更容易在应力释放层或后续生长的有源层之间开出尺寸更小的V型缺陷，小尺寸的V型缺陷更容易成为漏电通道，影响最终的产品良率；同时不平整的应力释放层使后续生长的量子阱层晶体质量变差，缺陷贯穿至有源层，增加了有源层非辐射复合几率，最终导致内量子效率下降。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其良率高，且能够有效提升芯片发光亮度。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得上述性能良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、应力补偿层、应力释放层、多量子阱层、P型GaN层；
所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。
在一种实施方式中，所述AlGaN层中Al组分浓度为0.01-0.1；
所述第一GaN层为重掺Si的GaN层，所述第一GaN层的Si掺杂浓度为9*1018atoms/cm3-9.5*1018atoms/cm3；
所述第二GaN层为低掺Si的GaN层，所述第二GaN层的Si掺杂浓度为1*1017atoms/cm3-1*1018atoms/cm3，且由所述InGaN/GaN超晶格层至所述应力释放层由低至高渐变。
在一种实施方式中，所述InGaN/GaN超晶格层包括交叠设置的InGaN层和GaN层，交叠周期数为20-30；
所述InGaN/GaN超晶格层为低掺Si的InGaN/GaN超晶格层，Si掺杂浓度为5*1017atoms/cm3-1*1018atoms/cm3；
所述InGaN层中In组分浓度为0.01-0.1；
所述InGaN层与所述GaN层的厚度比＜1.5。
在一种实施方式中，所述应力补偿层的厚度为300nm-500nm；
所述AlGaN层的厚度为20nm-30nm；
所述InGaN/GaN超晶格层的厚度为100nm-150nm；
所述第一GaN层的厚度为所述第二GaN层的厚度的2.5倍-4倍。
为解决上述问题，本发明提供了一种发光二极管外延片的制备方法，包括以下步骤：
准备衬底；
在所述衬底上依次沉积缓冲层、N型GaN层、应力补偿层、应力释放层、多量子阱层、P型GaN层；
所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。
在一种实施方式中，在所述N型GaN层上沉积所述AlGaN层包括以下步骤：
将反应室温度控制在950℃-1200℃，通入N源、Ga源和Al源完成沉积。
在一种实施方式中，在所述AlGaN层上沉积所述第一GaN层包括以下步骤：
先将反应室温度控制在800℃-980℃，通入N2和H2作载气，通入N源、Ga源和Si源完成沉积；
其中，N2：H2的气氛比例为(3-4)：1。
在一种实施方式中，在所述第一GaN层上沉积所述InGaN/GaN超晶格层包括以下步骤：
将反应室温度控制在900℃-1050℃，通入N2和H2作载气，先通入Ga源、In源、N源和Si源完成InGaN层沉积，再通入Ga源、N源和Si源完成GaN层沉积，交叠沉积20-30个周期；
其中，N2：H2的气氛比例为(2-3)：1。
在一种实施方式中，在所述InGaN/GaN超晶格层上沉积所述第二GaN层包括以下步骤：
将反应室温度控制在900℃-1050℃，通入N2和H2作载气，通入Ga源、N源和Si源完成沉积；
其中，N2：H2的气氛比例为1：(1-2)。
相应地，本发明还提供一种发光二极管，所述发光二极管包括上文所述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明在所述多量子阱层前生长应力补偿层，所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。所述应力补偿层的插入能够减少应力释放层In偏析导致的晶体质量变差现象，同时减少在应力释放层中或有源层中开出的小型缺陷，提升产品良率；改善应力释放层晶体质量，进而改善有源层晶体质量，提升内量子效率。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图。
其中：衬底为1、缓冲层为2、N型GaN层3、应力补偿层4、应力释放层5、多量子阱层6、P型GaN层7、AlGaN层41、第一GaN层42、InGaN/GaN超晶格层43、第二GaN层44。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，所使用的“其组合”、“其任意组合”、“其任意组合方式”等中包括所列项目中任两个或任两个以上项目的所有合适的组合方式。
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括衬底1及依次层叠于所述衬底1上的缓冲层2、N型GaN层3、应力补偿层4、应力释放层5、多量子阱层6、P型GaN层7；
所述应力补偿层4包括依次层叠于所述N型GaN层3上的AlGaN层41、第一GaN层42、InGaN/GaN超晶格层43和第二GaN层44。
本发明所述应力补偿层的插入能够减少应力释放层In偏析导致的晶体质量变差现象，同时减少在应力释放层中或有源层中开出的小型缺陷，提升产品良率；改善应力释放层晶体质量，进而改善有源层晶体质量，提升内量子效率。
具体地，在一种实施方式中，所述AlGaN层中Al组分浓度为0.01-0.1。由于衬底和N型GaN层的晶格失配度较高，AlGaN的晶格常数介于衬底与GaN之间，有效阻断了来自底层的失配应力，为后续应力释放起到补偿作用。另一方面，由于所述InGaN/GaN超晶格层的晶体质量较高，对电子限制作用减弱，增加了后续有源层电子溢流的风险。而所述AlGaN层的势垒相对更高，起到了限制电子的作用。
在一种实施方式中，所述第一GaN层为重掺Si的GaN层，所述第一GaN层的Si掺杂浓度为9*1018atoms/cm3-9.5*1018atoms/cm3；
所述InGaN/GaN超晶格层为低掺Si的InGaN/GaN超晶格层，Si掺杂浓度为5*1017atoms/cm3-1*1018atoms/cm3；
所述第二GaN层为低掺Si的GaN层，所述第二GaN层的Si掺杂浓度为1*1017atoms/cm3-1*1018atoms/cm3，且由所述InGaN/GaN超晶格层至所述应力释放层由低至高渐变。
需要说明的是，所述应力补偿层的Si掺杂浓度从所述第一GaN层至所述InGaN/GaN超晶格层逐渐降低的形式，更有利于电流的横向扩展，起到减速载流子的作用。其中所述第二GaN层的掺杂浓度由低至高渐变，且掺杂浓度范围控制在1*1017atoms/cm3-1*1018atoms/cm3。所述第二GaN层作为空间电荷层，其空乏区大小受到Si掺杂浓度的影响，同时空乏区大小又制约着反向电压和抗静电能力。也就是说，Si掺杂浓度越高空乏区越小，进而反向截止电压越小；另一方面，Si掺杂浓度越低空乏区越大，电容越小，进而抗静电能力越差。因此，二极管空间电荷区内的Si掺杂浓度既不能太高也不能太低。由低至高渐变的掺杂模式，在保证足够的反向电压同时提升二极管抗静电能力。
在一种实施方式中，所述InGaN/GaN超晶格层包括交叠设置的InGaN层和GaN层，交叠周期数为20-30；所述InGaN层中In组分浓度为0.01-0.1；所述InGaN层与所述GaN层的厚度比＜1.5。所述应力补偿层的厚度为300nm-500nm；所述AlGaN层的厚度为20nm-30nm；所述InGaN/GaN超晶格层的厚度为100nm-150nm；所述第一GaN层的厚度为所述第二GaN层的厚度的2.5倍-4倍。
需要说明的是，所述第一GaN层作为控制V型开口起始位置的关键层，需要有足够的厚度支撑开口分布，开出尺寸更大且贯穿于整个量子阱的V型Pits，增加了空穴从V型侧壁注入效率。而所述InGaN/GaN超晶格层的所述InGaN层与所述GaN层的厚度比＜1.5，能够使得所述InGaN层即满足了补偿应力的作用，又能控制In的并入效率，减少In团簇现象，降低小V型缺陷的数量，提升应力释放层界面质量，进而改善量子阱晶体质量，提升有效复合效率。
除了上述应力补偿层外，本发明的其它层状结构的特点如下：
在一种实施方式中，所述衬底选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
优选地，衬底选用蓝宝石衬底，蓝宝石是目前最常用的GaN基LED衬底材料，市场上大部分GaN基LED都是使用蓝宝石作为衬底材料。蓝宝石衬底的最大优点是技术成熟，稳定性好，生产成本低。
在一种实施方式中，所述缓冲层为AlGaN缓冲层或AlN缓冲层。优选地，所述缓冲层为AlN缓冲层，采用AlN缓冲层控制晶体缺陷，能够改善后续生长晶体的质量，缓解衬底与外延层之间由于晶格失配和热失配引起的应力。在一种实施方式中，所述缓冲层的厚度为10nm-20nm。
在一种实施方式中，所述N型GaN层的厚度为2μm-3μm，所述N型GaN层为Si掺杂，所述Si的掺杂浓度为1*1019atoms/cm3-1*1020atoms/cm3。
在一种实施方式中，所述应力释放层为低掺Si的InGaN/GaN周期交替的多量子阱层，其Si的掺杂浓度为1*1015atoms/cm3-1*1017atoms/cm3，周期数在5-8。
在一种实施方式中，所述多量子阱层是由InGaN量子阱层和AlGaN量子垒层交替层叠的周期性结构，所述多量子阱层的周期数为5-10；所述InGaN量子阱层的厚度为2nm-5nm；所述AlGaN量子垒的厚度为8nm-10nm。多量子阱有源区为电子和空穴复合的区域，合理的结构设计可以显著增加电子和空穴波函数交叠程度，从而提高LED器件发光效率。
在一种实施方式中，所述P型GaN层的厚度50nm-80nm；所述N型GaN层为Mg掺杂，所述Mg的掺杂浓度为1*1019atoms/cm3-1*1020atoms/cm3。
相应地，本发明还提供了上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
在一种实施方式中，所述衬底选用蓝宝石衬底。
S2、在所述衬底上依次沉积缓冲层、N型GaN层、应力补偿层、应力释放层、多量子阱层、P型GaN层；
所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。
在一种实施方式中，所述步骤S2包含以下步骤：
S21、在所述衬底的正面沉积所述缓冲层：
在一种实施方式中，所述在所述衬底的正面沉积所述缓冲层，包括以下步骤：
在应用材料PVD中沉积AlN缓冲层，其厚度为10nm-20nm。
S22、在所述缓冲层上沉积所述N型GaN层：
将反应室温度控制在1000℃-1200℃，通入N源、Ga源和Si源，完成沉积。
S23、在所述N型GaN层上沉积所述AlGaN层：
将反应室温度控制在950℃-1200℃，通入N源、Ga源和Al源完成沉积。
S24、在所述AlGaN层上沉积所述第一GaN层：
先将反应室温度控制在850℃-950℃，通入N2和H2作载气，通入N源、Ga源和Si源完成沉积；
其中，N2：H2的气氛比例为(3-4)：1。
S25、在所述第一GaN层上沉积所述InGaN/GaN超晶格层：
将反应室温度控制在900℃-1050℃，通入N2和H2作载气，先通入Ga源、In源、N源和Si源完成InGaN层沉积，再通入Ga源、N源和Si源完成GaN层沉积，交叠沉积20-30个周期；
其中，N2：H2的气氛比例为(2-3)：1。
S26、在所述InGaN/GaN超晶格层上沉积所述第二GaN层：
将反应室温度控制在900℃-1050℃，通入N2和H2作载气，通入Ga源、N源和Si源完成沉积；
其中，N2：H2的气氛比例为1：(1-2)。
S27、在所述第二GaN层上沉积所述应力释放层：
将反应室温度控制在800℃-900℃，通入Ga源、N源、In源和Si源完成InGaN层沉积，再关闭In源，通入Ga源、N源和Si源完成GaN层沉积，交叠沉淀5-8个周期。
S28、在所述应力释放层上沉积所述多量子阱层：
将反应室温度控制在750℃-850℃，通入Ga源、N源、In源和Si源完成InGaN层沉积，再关闭In源，通入Ga源、N源和Si源完成GaN层沉积，交叠沉淀5-10个周期。
S29、在所述多量子阱层上沉积所述P型GaN层：
将反应室温度控制在800℃-980℃，通入Ga源、N源和Mg源完成沉积。
需要说明的是，本发明提供的制备方法中，所述AlGaN层的温度控制在950℃-1200℃，Al原子迁移率相对较低，高温可促进Al原子的并入效率。所述第一GaN层的温度控制在850℃-950℃之间，相对低的温度，使生长速率减慢，利于穿透位错在该层开出V型缺口，抑制底层缺陷向上的延申。所述InGaN/GaN超晶格层的温度相比所述第一GaN层的高，高温生长模式使InGaN层中的In组分减少，进而减少In团簇发生的概率，同时保证超晶格晶体质量更平缓。所述第二GaN层的温度略低于所述InGaN/GaN超晶格层，相对低的温度对所述InGaN/GaN超晶格层起到退火重结晶的作用，提升InGaN/GaN超晶格的晶体质量。
并且，由所述第一GaN层至所述InGaN/GaN超晶格层至所述第二GaN层，N2/H2气氛比例逐渐降低。其中，所述第一GaN层的N2占比相对较高，N2气氛可降低对表面分子吸附的运输作用，更有利于V型缺陷的形成。所述InGaN/GaN超晶格层的H2占比拉高，更有利于去除InGaN层表面的富In团簇，减少小V型缺陷的形成，减少漏电通道，提升二极管良率。所述第二GaN层的H2占比相对更高，通过H2气氛比例的提升，起到表面清洁处理的作用，得到界面更光滑的超晶格应力补偿层。
相应地、本发明还提供一种发光二极管，所述发光二极管包括上文所述的发光二极管外延片。
以上采用MOCVD设备、CVD设备或PVD设备完成沉积过程，本发明对沉积方法不作限定。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、应力补偿层、应力释放层、多量子阱层、P型GaN层；
所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。
上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
S2、在所述衬底上依次沉积缓冲层、N型GaN层、应力补偿层、应力释放层、多量子阱层、P型GaN层；
所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。
在一种实施方式中，所述步骤S2包含以下步骤：
S21、在所述衬底的正面沉积所述缓冲层：
在应用材料PVD中沉积AlN缓冲层，其厚度为15nm。
S22、在所述缓冲层上沉积所述N型GaN层：
将反应室温度控制在1100℃，通入N源、Ga源和Si源，完成沉积，其厚度为2.5μm，其Si的掺杂浓度为1.5*1019atoms/cm3。
S23、在所述N型GaN层上沉积所述AlGaN层：
将反应室温度控制在940℃，通入N源、Ga源和Al源完成沉积，其厚度20nm，Al组分浓度为0.05。
S24、在所述AlGaN层上沉积所述第一GaN层：
先将反应室温度控制在940℃，通入N2和H2作载气，通入N源、Ga源和Si源完成沉积；
其中，N2：H2的气氛比例为3：1。所述第一GaN层厚度180nm，Si的掺杂浓度为9.2*1018atoms/cm3。
S25、在所述第一GaN层上沉积所述InGaN/GaN超晶格层：
将反应室温度控制在990℃，通入N2和H2作载气，先通入Ga源、In源、N源和Si源完成InGaN层沉积，再通入Ga源、N源和Si源完成GaN层沉积，交叠沉积22个周期；
其中，N2：H2的气氛比例为2：1。
所述InGaN层与GaN层的厚度比为1.2：1，所述InGaN/GaN超晶格层的厚度120nm，In组分浓度为0.05，Si掺杂浓度为5*1017atoms/cm3。
S26、在所述InGaN/GaN超晶格层上沉积所述第二GaN层：
将反应室温度控制在940℃，通入N2和H2作载气，通入Ga源、N源和Si源完成沉积；
其中，N2：H2的气氛比例为1：1.5。
所述第二GaN层厚度60nm，Si掺杂浓度由5*1017atoms/cm3渐变至9*1017atoms/cm3。
S27、在所述第二GaN层上沉积所述应力释放层：
将反应室温度控制在850℃，通入Ga源、N源、In源和Si源完成InGaN层沉积，再关闭In源，通入Ga源、N源和Si源完成GaN层沉积，交叠沉淀6个周期，其Si的掺杂浓度为1*1016atoms/cm3。
S28、在所述应力释放层上沉积所述多量子阱层：
将反应室温度控制在800℃，通入Ga源、N源、In源和Si源完成InGaN层沉积，再关闭In源，通入Ga源、N源和Si源完成GaN层沉积，交叠沉淀8个周期。所述InGaN量子阱层的厚度为3nm；所述AlGaN量子垒的厚度为9nm。
S29、在所述多量子阱层上沉积所述P型GaN层：
将反应室温度控制在900℃，通入Ga源、N源和Mg源完成沉积。所述P型GaN层的厚度70nm；所述N型GaN层为Mg掺杂，所述Mg的掺杂浓度为5*1019atoms/cm3。
实施例2
本实施例提供一种发光二极管外延片，其与实施例1不同之处在于：所述AlGaN层中Al组分浓度为0.1，其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，其与实施例1不同之处在于：所述第一GaN层的Si掺杂浓度为9.5*1018atoms/cm3；所述第二GaN层的Si掺杂浓度所述InGaN/GaN超晶格层至所述应力释放层由1*1017atoms/cm3至9*1017atoms/cm3渐变。其余均与实施例1相同。
实施例4
本实施例提供一种发光二极管外延片，其与实施例1不同之处在于：所述InGaN/GaN超晶格层包括交叠设置的InGaN层和GaN层，交叠周期数为25，Si掺杂浓度为7*1017atoms/cm3。其余均与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1不同之处在于不设有应力补偿层，其余均与实施例1相同。
以实施例1-实施例4和对比例1制得发光二极管外延片制作芯片进行性能测试，测试方法为使用相同芯片工艺条件将上述发光二极管外延片制备成10mil×24mil芯片，进行发光亮度测试，以对比例制得的芯片为基础，计算各实施例的亮度提升率，具体测试结果如表1所示。
表1为实施例1-实施例4制得发光二极管外延片性能测试结果
由上述结果可知，本发明提出的外延片制作的芯片VR在35V以上，IR良率不低于98％，亮度提升幅度高于0.5％。本发明在所述多量子阱层前生长应力补偿层，所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。所述应力补偿层的插入能够减少应力释放层In偏析导致的晶体质量变差现象，同时减少在应力释放层中或有源层中开出的小型缺陷，提升产品良率；改善应力释放层晶体质量，进而改善有源层晶体质量，提升内量子效率。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种发光二极管外延片，其特征在于，包括衬底及依次层叠于所述衬底上的缓冲层、N型GaN层、应力补偿层、应力释放层、多量子阱层、P型GaN层；
所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述AlGaN层中Al组分浓度为0.01-0.1；
所述第一GaN层为重掺Si的GaN层，所述第一GaN层的Si掺杂浓度为9*1018atoms/cm3-9.5*1018atoms/cm3；
所述第二GaN层为低掺Si的GaN层，所述第二GaN层的Si掺杂浓度为1*1017atoms/cm3-1*1018atoms/cm3，且由所述InGaN/GaN超晶格层至所述应力释放层由低至高渐变。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述InGaN/GaN超晶格层包括交叠设置的InGaN层和GaN层，交叠周期数为20-30；
所述InGaN/GaN超晶格层为低掺Si的InGaN/GaN超晶格层，Si掺杂浓度为5*1017atoms/cm3-1*1018atoms/cm3；
所述InGaN层中In组分浓度为0.01-0.1；
所述InGaN层与所述GaN层的厚度比＜1.5。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述应力补偿层的厚度为300nm-500nm；
所述AlGaN层的厚度为20nm-30nm；
所述InGaN/GaN超晶格层的厚度为100nm-150nm；
所述第一GaN层的厚度为所述第二GaN层的厚度的2.5倍-4倍。
5.一种如权利要求1-4任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
准备衬底；
在所述衬底上依次沉积缓冲层、N型GaN层、应力补偿层、应力释放层、多量子阱层、P型GaN层；
所述应力补偿层包括依次层叠于所述N型GaN层上的AlGaN层、第一GaN层、InGaN/GaN超晶格层和第二GaN层。
6.如权利要求5所述的发光二极管外延片的制备方法，其特征在于，在所述N型GaN层上沉积所述AlGaN层包括以下步骤：
将反应室温度控制在950℃-1200℃，通入N源、Ga源和Al源完成沉积。
7.如权利要求5所述的发光二极管外延片的制备方法，其特征在于，在所述AlGaN层上沉积所述第一GaN层包括以下步骤：
先将反应室温度控制在800℃-980℃，通入N2和H2作载气，通入N源、Ga源和Si源完成沉积；
其中，N2：H2的气氛比例为(3-4)：1。
8.如权利要求5所述的发光二极管外延片的制备方法，其特征在于，在所述第一GaN层上沉积所述InGaN/GaN超晶格层包括以下步骤：
将反应室温度控制在900℃-1050℃，通入N2和H2作载气，先通入Ga源、In源、N源和Si源完成InGaN层沉积，再通入Ga源、N源和Si源完成GaN层沉积，交叠沉积20-30个周期；
其中，N2：H2的气氛比例为(2-3)：1。
9.如权利要求5所述的发光二极管外延片的制备方法，其特征在于，在所述InGaN/GaN超晶格层上沉积所述第二GaN层包括以下步骤：
将反应室温度控制在900℃-1050℃，通入N2和H2作载气，通入Ga源、N源和Si源完成沉积；
其中，N2：H2的气氛比例为1：(1-2)。
10.一种发光二极管，其特征在于，所述发光二极管包括如权利要求1-4中任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211454849.7A CN115911201A (zh) | 2022-11-21 | 2022-11-21 | 发光二极管外延片及其制备方法、发光二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211454849.7A CN115911201A (zh) | 2022-11-21 | 2022-11-21 | 发光二极管外延片及其制备方法、发光二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115911201A true CN115911201A (zh) | 2023-04-04 |
Family
ID=86479084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211454849.7A Pending CN115911201A (zh) | 2022-11-21 | 2022-11-21 | 发光二极管外延片及其制备方法、发光二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115911201A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116130569A (zh) * | 2023-04-17 | 2023-05-16 | 江西兆驰半导体有限公司 | 一种高效发光二极管及制备方法 |
| CN116914046A (zh) * | 2023-09-12 | 2023-10-20 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN116995169A (zh) * | 2023-09-26 | 2023-11-03 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
-
2022
- 2022-11-21 CN CN202211454849.7A patent/CN115911201A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116130569A (zh) * | 2023-04-17 | 2023-05-16 | 江西兆驰半导体有限公司 | 一种高效发光二极管及制备方法 |
| CN116914046A (zh) * | 2023-09-12 | 2023-10-20 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN116914046B (zh) * | 2023-09-12 | 2023-11-21 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN116995169A (zh) * | 2023-09-26 | 2023-11-03 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116995169B (zh) * | 2023-09-26 | 2024-04-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115911201A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN115458650A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN108447952B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN114883462B (zh) | 发光二极管外延片及其制备方法 | |
| CN116230825B (zh) | 一种氢杂质调控空穴注入层的led外延片及其制备方法 | |
| CN116364820B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| JP2023511822A (ja) | マイクロ発光ダイオードのエピタキシャル構造及びその製造方法 | |
| CN115911202A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116207197A (zh) | 高光效的发光二极管外延片及其制备方法 | |
| CN116598396A (zh) | 发光二极管外延片及其制备方法、led | |
| CN115986018A (zh) | 一种外延片、外延片制备方法及发光二极管 | |
| CN116914043A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117476827B (zh) | 一种低接触电阻的发光二极管的外延片及其制备方法 | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN106848008B (zh) | 一种利用v型缺陷改善led光电特性的方法 | |
| CN116995166B (zh) | 发光二极管外延片及其制备方法、led | |
| CN118099301B (zh) | 复合N型GaN层及制备方法、外延片及LED | |
| CN116978991B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116344691B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117913191B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116387427A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116666511A (zh) | 一种GaN基发光二极管外延片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |