CN116914046A - 发光二极管外延片及其制备方法 - Google Patents
发光二极管外延片及其制备方法 Download PDFInfo
- Publication number
- CN116914046A CN116914046A CN202311167465.1A CN202311167465A CN116914046A CN 116914046 A CN116914046 A CN 116914046A CN 202311167465 A CN202311167465 A CN 202311167465A CN 116914046 A CN116914046 A CN 116914046A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- doped
- growth temperature
- stress release
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 230000000737 periodic effect Effects 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000000903 blocking effect Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 26
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 15
- 238000001451 molecular beam epitaxy Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 14
- 239000013078 crystal Substances 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法，涉及半导体光电器件领域。发光二极管外延片依次包括衬底、缓冲层、本征GaN层、N型GaN层、第一应力释放层、第二应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层；第一应力释放层为交替层叠的InxGa1‑xN层和第一Si掺GaN层形成的周期性结构；第二应力释放层为交替层叠的InyGa1‑yN层、GaN层、第二Si掺GaN层和Si掺InzGa1‑zN层形成的周期性结构；多量子阱层为交替层叠的InwGa1‑wN量子阱层、GaN帽层和Si掺GaN量子垒层形成的周期性结构。实施本发明，可提升发光二极管的发光效率和抗静电性能，降低工作电压。
Description
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法。
背景技术
绿光波段的LED一般采用高In组分的量子阱，但随着In组分的提高，InGaN 量子阱层和GaN量子垒层之间因晶格失配而产生较大的应力，导致多量子阱有源区内存在较强的极化电场。由于强压电极化会在InGaN量子阱区产生高强度的极化电场，导致量子阱有源区能带的倾斜和电子与空穴的分离，严重降低了LED器件的发光效率。另外，由于高In组分的InGaN势阱层的生长温度相对较低，低温下，NH3裂解困难，原子迁移率降低，导致活性N源不足，点缺陷增多，导致有源区内的非辐射复合中心增多，造成发光效率的衰减和抗静电能力下降。
为了缓解以上现象，最常用的方法是采用准备层来缓冲量子阱垒间的失配应力。一般的做法是通过在N型层后插入一层InGaN/GaN超晶格层来缓解量子阱垒中的应力，其生长温度一般恒定，且介于800~900℃之间；但由于其结构单一、晶体质量较差，因此对高In组分的GaN基LED的应力缓冲作用不足。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可提升发光二极管的发光效率、抗静电性能，降低其工作电压。
为了解决上述问题，本发明公开了一种发光二极管外延片，其包括衬底，依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层；
所述应力释放层包括依次层叠于所述N型GaN层上的第一应力释放层和第二应力释放层；所述第一应力释放层为周期性结构，每个周期均包括依次层叠的InxGa1-xN层和第一Si掺GaN层；
所述第二应力释放层为周期性结构，每个周期均包括依次层叠的InyGa1-yN层、GaN层、第二Si掺GaN层和Si掺InzGa1-zN层；
所述多量子阱层为周期性结构，每个周期均包括依次层叠的InwGa1-wN量子阱层、GaN帽层和Si掺GaN量子垒层；
其中，z≤x＜y≤w。
作为上述技术方案的改进，所述第一应力释放层的周期数为3~6，所述第二应力释放层的周期数为4~8，所述多量子阱层的周期数为6~12。
作为上述技术方案的改进，x为0.05~0.12，y为0.15~0.25，z为0.05~0.1，w为0.25~0.4；
且z＜x＜y＜w。
作为上述技术方案的改进，所述InxGa1-xN层的厚度为3nm~4nm；
所述第一Si掺GaN层的厚度为5nm~10nm，其Si掺杂浓度为2.3×1017cm-3~6.6×1017cm-3。
作为上述技术方案的改进，所述InyGa1-yN层的厚度为2nm~4nm；
所述GaN层的厚度为0.5nm~2nm；
所述第二Si掺GaN层的厚度为6nm~16nm，其Si掺杂浓度为2.3×1017cm-3~6.6×1017cm-3；
所述Si掺InzGa1-zN层的厚度为1nm~3nm，其Si掺杂浓度为1.3×1017cm-3~3.6×1017cm-3。
作为上述技术方案的改进，所述InwGa1-wN量子阱层的厚度为2nm~5nm；所述GaN帽层的厚度为0.4nm~1.2nm；
所述Si掺GaN量子垒层的厚度为8nm~20nm，其Si掺杂浓度为3.3×1017cm-3~5.6×1017cm-3。
作为上述技术方案的改进，所述第一Si掺GaN层、第二Si掺GaN层的Si掺杂浓度相同；
所述Si掺InzGa1-zN层的Si掺杂浓度小于所述第二Si掺GaN层的Si掺杂浓度。
相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括：
提供衬底，在所述衬底上依次生长缓冲层、本征GaN层、N型GaN层、第一应力释放层、第二应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层；
其中，所述第一应力释放层为周期性结构，每个周期均包括依次层叠的InxGa1-xN层和第一Si掺GaN层；
所述第二应力释放层为周期性结构，每个周期均包括依次层叠的InyGa1-yN层、GaN层、第二Si掺GaN层和Si掺InzGa1-zN层；
所述多量子阱层为周期性结构，每个周期均包括依次层叠的InwGa1-wN量子阱层、GaN帽层和Si掺GaN量子垒层；其中，z≤x＜y≤w；
所述InxGa1-xN层的生长温度≥900℃，所述第一Si掺GaN层的生长温度≥950℃；
所述InyGa1-yN层的生长温度≤850℃，所述GaN层的生长温度≤850℃，所述第二Si掺GaN层的生长温度≤950℃，所述Si掺InzGa1-zN层的生长温度≤900℃。
作为上述技术方案的改进，所述InxGa1-xN层的生长温度为900℃~950℃，生长压力为100torr~200torr；
所述第一Si掺GaN层的生长温度为950℃~1000℃，生长压力为100torr~200torr；
所述InyGa1-yN层的生长温度为800℃~850℃，生长压力为100torr~200torr；
所述GaN层的生长温度为800℃~850℃，生长压力为100torr~200torr；
所述第二Si掺GaN层的生长温度为850℃~950℃，生长压力为100torr~200torr；
所述Si掺InzGa1-zN层的生长温度830℃~880℃，生长压力为100torr~200torr。
作为上述技术方案的改进，所述InwGa1-wN量子阱层的生长温度为700℃~750℃，生长压力为100torr~150torr；
所述GaN帽层的生长温度为700℃~750℃，生长压力为100torr~150torr；
所述Si掺GaN量子垒层的生长温度为850℃~900℃，生长压力为100torr~150torr。
实施本发明，具有如下有益效果：
本发明的发光二极管外延片中，在N型GaN层和多量子阱层之间依次设置了第一应力释放层和第二应力释放层。第一应力释放层为交替层叠的InxGa1-xN层和第一Si掺GaN层所形成的周期性结构；第二应力释放层为交替层叠的InyGa1-yN层、GaN层、第二Si掺GaN层和Si掺InzGa1-zN层所形成的周期性结构。且InyGa1-yN层的生长温度≤850℃，GaN层的生长温度≤850℃，第二Si掺GaN层的生长温度≤950℃，Si掺InzGa1-zN层的生长温度≤900℃。本发明中第一应力释放层中In组分占比低，生长温度高，其晶体质量高，也有利于提升后期第二应力释放层的晶体质量。且本发明的第一应力释放层由于晶体质量高，可对底层延伸上的晶体缺陷进行阻挡、填充甚至转向和湮灭。本发明的第二应力释放层中In组分占比低，生长温度低，其能够较大限度的模拟多量子阱层的生长模式，降低电子的流速，缓解阱垒之间的应力，从而降低多量子阱层内的极化电场。小结而言，本发明可以增加多量子阱层的辐射复合，提升了发光二极管的光效，同时增强了发光二极管的抗静电能力。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图；
图2是本发明一实施例中第一应力释放层的结构示意图；
图3是本发明一实施例中第二应力释放层的结构示意图；
图4是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1~图3，本发明公开了一种发光二极管外延片，其包括衬底100、依次层叠于衬底100上的缓冲层200、本征GaN层300、N型GaN层400、应力释放层500、多量子阱层600、电子阻挡层700、P型GaN层800和欧姆接触层900。其中，应力释放层500包括依次层叠于N型GaN层400上的第一应力释放层510和第二应力释放层520。第一应力释放层510为周期性结构，每个周期均包括依次层叠的InxGa1-xN层511和第一Si掺GaN层512；第二应力释放层520为周期性结构，每个周期均包括依次层叠的InyGa1-yN层521、GaN层522、第二Si掺GaN层523和Si掺InzGa1-zN层524。
其中，第一应力释放层510的周期数为3~10，当其周期数＜3时，难以有效阻挡来自底部的位错，也难以提升应力释放层500整体的晶体质量。当其周期数＞10时，难以有效提升抗静电性能。示例性的，第一应力释放层510的周期数为4、5、7、8或9，但不限于此。优选的为3~6。
其中，InxGa1-xN层511的厚度为2nm~5nm，示例性的为3.3nm、3.7nm、4.1nm、4.5nm或4.9nm，但不限于此。优选的为3nm~4nm。
InxGa1-xN层511的In组分占比（即x）为0.05~0.15，当x＞0.15时，InxGa1-xN层511在较高温度生长时晶体质量较差；当x＜0.05时，难以有效释放应力。示例性的，x为0.07、0.09、0.11或0.13，但不限于此。优选的为0.05~0.12。
其中，第一Si掺GaN层512的厚度为5nm~15nm，示例性的为7nm、9nm、11nm、13nm或14nm，但不限于此。优选的为5nm~10nm。
第一Si掺GaN层512的Si掺杂浓度为2×1017cm-3~7×1017cm-3，示例性的为2.5×1017cm-3、3×1017cm-3、5×1017cm-3或6×1017cm-3。优选的为2.3×1017cm-3~6.6×1017cm-3。
其中，第二应力释放层520的周期数为4~15，示例性的为6、8、10、12或14，但不限于此。优选的为4~8。
其中，InyGa1-yN层521的厚度为2nm~5nm，示例性的为2.4nm、2.8nm、3.2nm、3.6nm、4nm、4.4nm或4.8nm，但不限于此。优选的为2nm~4nm。
InyGa1-yN层521中In组分占比（即y）为0.13~0.3。这种In组分占比范围的InyGa1-yN层521与InwGa1-wN量子阱层610组成更为相近，可更好地弱化应变场。示例性的，y为0.15、0.18、0.21、0.24或0.27，但不限于此。优选的，y为0.15~0.25。
其中，InxGa1-xN层511中In组分占比小于InyGa1-yN层521中In组分占比（即x＜y），且InyGa1-yN层521中In组分占比≤InwGa1-wN量子阱层610中In组分的占比（即y≤w）。基于这种结构，可更好地弱化高In组分多量子阱层中的应变场。优选的，y＜w，基于这种结构，可进一步提升发光效率。
其中，GaN层522的厚度为0.5nm~3nm，示例性的为0.8nm、1.2nm、1.6nm、2nm、2.4nm或2.8nm，但不限于此。优选的为0.5nm~2nm。
其中，第二Si掺GaN层523的厚度为5nm~20nm，示例性的为7nm、9nm、11nm、13nm、16nm或18nm，但不限于此。优选的为6nm~16nm。
第二Si掺GaN层523的Si掺杂浓度为2×1017cm-3~7×1017cm-3，示例性的为2.5×1017cm-3、3×1017cm-3、5×1017cm-3或6×1017cm-3。优选的为2.3×1017cm-3~6.6×1017cm-3。
优选的，在本发明的一个实施例之中，第一Si掺GaN层512与第二Si掺GaN层523的Si掺杂浓度相同，可进一步降低工作电压。
其中，Si掺InzGa1-zN层524的厚度为1nm~4nm，示例性的为1.6nm、2.2nm、2.8nm、3.4nm或3.7nm，但不限于此。优选的为1nm~3nm。
Si掺InzGa1-zN层524中Si掺杂浓度为1×1017cm-3~5×1017cm-3，示例性的为1.5×1017cm-3、2×1017cm-3、3.5×1017cm-3或4×1017cm-3，但不限于此。优选的为1.3×1017cm-3~3.6×1017cm-3。
Si掺InzGa1-zN层524中In组分占比（即z）为0.05~0.12，示例性的为0.07、0.09或0.11，但不限于此。优选的为0.05~0.1。
其中，Si掺InzGa1-zN层524中In组分占比≤InxGa1-xN层中In组分占比（即z≤x）。优选的，控制z＜x。
优选的，在本发明的一个实施例之中，Si掺InzGa1-zN层524中Si掺杂浓度小于第二Si掺GaN层523中Si掺杂浓度。通过该控制，可进一步提升发光效率、抗静电性能。
其中，多量子阱层600为周期性结构，其周期数为5~15，示例性的为6、8、10、12或14，但不限于此。优选的为6~12。每个周期的多量子阱层600均包括依次层叠的InwGa1-wN量子阱层610、GaN帽层620和Si掺GaN量子垒层630。
其中，InwGa1-wN量子阱层610的厚度为2nm~5nm，示例性的为2.5nm、3nm、3.5nm、4nm或4.5nm，但不限于此。
InwGa1-wN量子阱层610中In组分占比（即w）为0.2~0.4，示例性的为0.23、0.27、0.31、0.35或0.39，但不限于此。优选的为0.25~0.4。本发明中发光二极管外延片适应于长波长的绿光LED、黄绿光LED、黄光LED。
其中，GaN帽层620的厚度为0.4nm~1.5nm，示例性的为0.5nm、0.8nm、1.1nm或1.4nm，但不限于此。优选的为0.4nm~1.2nm。
其中，Si掺GaN量子垒层630的厚度为5nm~20nm，示例性的为6nm、9nm、12nm、15nm或19nm，但不限于此。优选的为8nm~20nm。
Si掺GaN量子垒层630中Si掺杂浓度为2×1017cm-3~8×1017cm-3，示例性的为2.5×1017cm-3、4×1017cm-3、5.5×1017cm-3或7×1017cm-3，但不限于此。优选的为3.3×1017cm-3~5.6×1017cm-3。
其中，衬底100为蓝宝石衬底、硅衬底或碳化衬底，但不限于此。
其中，缓冲层200为AlN层或低温GaN层，但不限于此。优选的为低温GaN层。缓冲层200的厚度为20nm~80nm。
其中，本征GaN层300的厚度为1.5μm~3μm。
其中，N型GaN层400的N型掺杂元素为Si或Ge，但不限于此。N型GaN层400的N型掺杂浓度为4.3×1018cm-3~8.6×1018cm-3，厚度为1μm~2μm。
其中，电子阻挡层700为AlGaN层或InAlGaN层，但不限于此。优选的为AlGaN层，其Al组分占比为0.45~0.65，厚度为20nm~100nm。
其中，P型GaN层800中的P型掺杂元素为Mg、Be或Zn，但不限于此。优选的为Mg。P型GaN层800中P型掺杂浓度为4.9×1018cm-3~2.5×1019cm-3。P型GaN层800的厚度为50nm~200nm。
其中，欧姆接触层900为In、Mg共掺GaN层，其Mg掺杂浓度为5×1019cm-3~1×1020cm-3，In掺杂浓度为4×10cm-3~1×102cm-3；其厚度为5nm~50nm。
相应的，参考图4，本发明还提供了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其具体包括以下步骤：
S1：提供衬底；
S2：在衬底上生长缓冲层；
其中，可通过PVD、MOCVD、MBE或HVPE生长缓冲层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长低温GaN层，作为缓冲层。其生长温度为500℃~600℃，生长压力为100torr~500torr。
S3：在缓冲层上生长本征GaN层；
其中，可通过PVD、MOCVD、MBE或HVPE生长本征GaN层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长本征GaN层。其生长温度为1000℃~1100℃，生长压力为100torr~200torr。
S4：在本征GaN层上生长N型GaN层；
其中，可通过MOCVD、MBE或HVPE生长N型GaN层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长N型GaN层，其生长温度为1100℃~1200℃，生长压力为150torr~300torr。
S5：在N型GaN层上生长应力释放层；
具体的，步骤S5包括：
S51：在N型GaN层上生长第一应力释放层；
具体的，在N型GaN层上周期性生长InxGa1-xN层和第一Si掺GaN层，直至得到第一应力释放层。
其中，可通过MOCVD、MBE或HVPE生长InxGa1-xN层，但不限于此。其生长温度≥900℃，以提升其晶体质量。
优选的，在本发明的一个实施例之中，通过MOCVD生长InxGa1-xN层，其生长温度为900℃~950℃，生长压力为100torr~200torr。
其中，可通过MOCVD、MBE或HVPE生长第一Si掺GaN层，但不限于此。其生长温度≥950℃，以提升其晶体质量。
优选的，在本发明的一个实施例之中，通过MOCVD生长第一Si掺GaN层，其生长温度为950℃~1000℃，生长压力为100torr~200torr。
S52：在第一应力释放层上生长第二应力释放层，得到应力释放层；
具体的，在第一应力释放层上周期性生长InyGa1-yN层、GaN层、第二Si掺GaN层和Si掺InzGa1-zN层，直至得到第二应力释放层。
其中，可通过MOCVD、MBE或HVPE生长InyGa1-yN层，但不限于此。其生长温度≤850℃，以更好地弱化多量子阱层中的应变场。
优选的，在本发明的一个实施例之中，通过MOCVD生长InyGa1-yN层，其生长温度为800℃~850℃，生长压力为100torr~200torr。
其中，可通过PVD、MOCVD、MBE或HVPE生长GaN层，但不限于此。其生长温度≤850℃，且生长温度、生长压力与InyGa1-yN层相同。
优选的，在本发明的一个实施例之中，通过MOCVD生长GaN层，其生长温度为800℃~850℃，生长压力为100torr~200torr。
其中，可通过MOCVD、MBE或HVPE生长第二Si掺GaN层，但不限于此。其生长温度≤950℃。
优选的，在本发明的一个实施例之中，通过MOCVD生长第二Si掺GaN层，其生长温度为850℃~950℃，生长压力为100torr~200torr。
其中，可通过MOCVD、MBE或HVPE生长Si掺InzGa1-zN层，但不限于此。其生长温度≤900℃。
优选的，在本发明的一个实施例之中，通过MOCVD生长Si掺InzGa1-zN层，其生长温度为830℃~880℃，生长压力为100torr~200torr。
S6：在应力释放层上生长多量子阱层；
具体的，在应力释放层上周期性生长InwGa1-wN量子阱层、GaN帽层和Si掺GaN量子垒层，直至得到多量子阱层。
其中，可通过MOCVD、MBE或HVPE生长InwGa1-wN量子阱层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长InwGa1-wN量子阱层，其生长温度为700℃~750℃，生长压力为100torr~150torr，低温有利于In的并入。
其中，可通过MOCVD、MBE或HVPE生长GaN帽层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长GaN帽层，其生长温度为700℃~750℃，生长压力为100torr~150torr。
其中，可通过MOCVD、MBE或HVPE生长Si掺GaN量子垒层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长Si掺GaN量子垒层，其生长温度为850℃~900℃，生长压力为100torr~150torr。
S7：在多量子阱层上生长电子阻挡层；
其中，可通过MOCVD、MBE或HVPE生长电子阻挡层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长AlGaN层，作为电子阻挡层，其生长温度为930℃~980℃，生长压力为100torr~230torr。
S8：在电子阻挡层上生长P型GaN层；
其中，可通过MOCVD、MBE或HVPE生长P型GaN层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长P型GaN层，其生长温度为950℃~1000℃，生长压力为240torr~400torr。
S9：在P型GaN层上生长欧姆接触层；
其中，可通过MOCVD、MBE或HVPE生长In、Mg共掺GaN层，作为欧姆接触层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长In、Mg共掺GaN层，作为欧姆接触层。其生长温度为850℃~950℃，生长压力为150torr~300torr。
下面以具体实施例对本发明进行进一步说明：
实施例1
参考图1~图3，本实施例提供一种发光二极管外延片，其包括衬底100，依次层叠于衬底100上的缓冲层200、本征GaN层300、N型GaN层400、应力释放层500、多量子阱层600、电子阻挡层700、P型GaN层800和欧姆接触层900。
其中，衬底100为蓝宝石衬底，缓冲层200为低温GaN层，其厚度为35nm。本征GaN层300的厚度为2.6μm。N型GaN层400的掺杂元素为Si，掺杂浓度为8×1018cm-3，其厚度为1.65μm。
其中，应力释放层500包括依次层叠于N型GaN层400上的第一应力释放层510和第二应力释放层520。第一应力释放层510为周期性结构，周期数为4。每个周期均包括依次层叠的InxGa1-xN层511（x=0.1）和第一Si掺GaN层512。InxGa1-xN层511的厚度为3.6nm，第一Si掺GaN层512的厚度为8.4nm，其Si掺杂浓度为3.6×1017cm-3。第二应力释放层520为周期性结构，周期数为5。每个周期均包括依次层叠的InyGa1-yN层521（y=0.22）、GaN层522、第二Si掺GaN层523和Si掺InzGa1-zN层524（z=0.08）。InyGa1-yN层521的厚度为2.8nm，GaN层522的厚度为1.2nm，第二Si掺GaN层523的厚度为8.8nm，其Si掺杂浓度为3.6×1017cm-3，Si掺InzGa1-zN层524的厚度为2.2nm，其Si掺杂浓度为2.3×1017cm-3。
其中，多量子阱层600为周期性结构，其周期数为9。每个周期均包括依次层叠的InwGa1-wN量子阱层610（w=0.32）、GaN帽层620和Si掺GaN量子垒层630。InwGa1-wN量子阱层610的厚度为3nm，GaN帽层620的厚度为0.55nm，Si掺GaN量子垒层630的厚度为14.5nm，其Si掺杂浓度为4×1017cm-3。
其中，电子阻挡层700为AlGaN层，其Al组分占比为0.55，厚度为60nm。P型GaN层800的掺杂元素为Mg，其掺杂浓度2×1019cm-3，其厚度为85nm。欧姆接触层900为In、Mg共掺GaN层，其Mg掺杂浓度为8.6×1019cm-3，In掺杂浓度为6.3×10cm-3；其厚度为11nm。
本实施例中发光二极管外延片的制备方法包括以下步骤：
（1）提供衬底。
（2）在衬底上生长缓冲层；
其中，通过MOCVD生长低温GaN层，作为缓冲层；其生长温度为540℃，生长压力为120torr。
（3）在缓冲层上生长本征GaN层；
其中，通过MOCVD生长本征GaN层。其生长温度为1060℃，生长压力为150torr。
（4）在本征GaN层上生长N型GaN层；
其中，通过MOCVD生长N型GaN层，其生长温度为1130℃，生长压力为200torr。
（5）在N型GaN层上生长第一应力释放层；
具体的，通过MOCVD在N型GaN层上周期性生长InxGa1-xN层和第一Si掺GaN层，直至得到第一应力释放层。
其中，InxGa1-xN层的生长温度为920℃，生长压力为140torr。第一Si掺GaN层的生长温度为980℃，生长压力为140torr。
（6）在第一应力释放层上生长第二应力释放层；
具体的，通过MOCVD在第一应力释放层上周期性生长InyGa1-yN层、GaN层、第二Si掺GaN层和Si掺InzGa1-zN层，直至得到第二应力释放层。
其中，InyGa1-yN层的生长温度为820℃，生长压力为150torr。GaN层的生长温度为820℃，生长压力为150torr；第二Si掺GaN层的生长温度为870℃，生长压力为150torr；Si掺InzGa1-zN层的生长温度为840℃，生长压力为150torr。
（7）在第二应力释放层上生长多量子阱层；
其中，通过MOCVD在第二应力释放层上周期性生长InwGa1-wN量子阱层、GaN帽层和Si掺GaN量子垒层，直至得到多量子阱层。
其中，InwGa1-wN量子阱层的生长温度为740℃，生长压力为110torr；GaN帽层的生长温度为740℃，生长压力为110torr；Si掺GaN量子垒层的生长温度为870℃，生长压力为110torr。
（8）在多量子阱层上生长电子阻挡层；
其中，通过MOCVD生长AlGaN层，作为电子阻挡层，其生长温度为960℃，生长压力为200torr。
（9）在电子阻挡层上生长P型GaN层；
其中，通过MOCVD生长P型GaN层，其生长温度为980℃，生长压力为300torr。
（10）在P型GaN层上生长欧姆接触层；
其中，通过MOCVD生长In、Mg共掺GaN层，作为欧姆接触层。其生长温度为880℃，生长压力为200torr。
实施例2
本实施例提供一种发光二极管外延片，其与实施例1的区别在于：
Si掺InzGa1-zN层524中In组分占比（即z）为0.1。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，其与实施例2的区别在于：
Si掺InzGa1-zN层524中Si掺杂浓度为3.6×1017cm-3。
其余均与实施例2相同。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
应力释放层的周期数为5，每个周期均包括InαGa1-αN层（α=0.22）和Si掺GaN层（Si掺杂浓度为5×1017cm-3），InαGa1-αN层的厚度为2.8nm，Si掺GaN层的厚度为12.2nm。
应力释放层的制备方法为：通过MOCVD周期性生长InαGa1-αN层和Si掺GaN层，直至得到应力释放层。其中，InαGa1-αN层的生长温度为820℃，生长压力为150torr。Si掺GaN层的生长温度为870℃，生长压力为150torr。
其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
应力释放层的周期数为5，每个周期均包括InαGa1-αN层（α=0.22）、Si掺GaN层（Si掺杂浓度为5×1017cm-3）和Si掺InβGa1-βN层（β=0.08，Si掺杂浓度为2.3×1017cm-3），其中，InαGa1-αN层的厚度为2.8nm，Si掺GaN层的厚度为10nm，Si掺InβGa1-βN层的厚度为2.2nm。
应力释放层的制备方法为，通过MOCVD周期性生长InαGa1-αN层、Si掺GaN层、Si掺InβGa1-βN层，直至得到应力释放层。其中，InαGa1-αN层的生长温度为820℃，生长压力为150torr。Si掺GaN层的生长温度为870℃，生长压力为150torr。Si掺InβGa1-βN层的生长温度为840℃，生长压力为150torr。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
应力释放层的周期数为8，每个周期均包括InαGa1-αN层（α=0.22）和Si掺GaN层（Si掺杂浓度为5×1017cm-3），InαGa1-αN层的厚度为2.8nm，Si掺GaN层的厚度为12.2nm。
应力释放层的制备方法为，通过MOCVD周期性生长InαGa1-αN层和Si掺GaN层，直至得到应力释放层。其中，InαGa1-αN层的生长温度为820℃，生长压力为150torr。Si掺GaN层的生长温度为870℃，生长压力为150torr。
其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
不包括第一应力缓冲层，相应的，也不包括该层的制备步骤。
其余均与实施例1相同。
对比例5
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
不包括第二应力缓冲层，相应的，也不包括该层的制备步骤。
其余均与实施例1相同
对比例6
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
InxGa1-xN层的生长温度为820℃。第一Si掺GaN层的生长温度为870℃。
将实施例1~实施例3，对比例1~对比例6得到的发光二极管外延片进行测试，具体方法如下：
（1）将外延片制作成3mil×5mil的水平结构的芯片，测试其在3mA下光输出功率和工作电压；
（2）抗静电性能：在HBM（人体放电模型）模型下运用静电仪对芯片的抗静电性能进行测试，测试芯片能承受反向4000V静电的通过比例。
具体结果如下表所示：
由表中可以看出，当将传统的应力释放层（对比例1）替换为本发明的应力释放层（实施例1）后，提升了发光二极管外延片的发光效率和抗静电性能，且降低了其工作电压。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种发光二极管外延片，其特征在于，包括衬底，依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层；
所述应力释放层包括依次层叠于所述N型GaN层上的第一应力释放层和第二应力释放层；所述第一应力释放层为周期性结构，每个周期均包括依次层叠的InxGa1-xN层和第一Si掺GaN层；
所述第二应力释放层为周期性结构，每个周期均包括依次层叠的InyGa1-yN层、GaN层、第二Si掺GaN层和Si掺InzGa1-zN层；
所述多量子阱层为周期性结构，每个周期均包括依次层叠的InwGa1-wN量子阱层、GaN帽层和Si掺GaN量子垒层；
其中，z≤x＜y≤w。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一应力释放层的周期数为3~6，所述第二应力释放层的周期数为4~8，所述多量子阱层的周期数为6~12。
3.如权利要求1所述的发光二极管外延片，其特征在于，x为0.05~0.12，y为0.15~0.25，z为0.05~0.1，w为0.25~0.4；
且z＜x＜y＜w。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述InxGa1-xN层的厚度为3nm~4nm；
所述第一Si掺GaN层的厚度为5nm~10nm，其Si掺杂浓度为2.3×1017cm-3~6.6×1017cm-3。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述InyGa1-yN层的厚度为2nm~4nm；
所述GaN层的厚度为0.5nm~2nm；
所述第二Si掺GaN层的厚度为6nm~16nm，其Si掺杂浓度为2.3×1017cm-3~6.6×1017cm-3；
所述Si掺InzGa1-zN层的厚度为1nm~3nm，其Si掺杂浓度为1.3×1017cm-3~3.6×1017cm-3。
6.如权利要求1所述的发光二极管外延片，其特征在于，所述InwGa1-wN量子阱层的厚度为2nm~5nm；所述GaN帽层的厚度为0.4nm~1.2nm；
所述Si掺GaN量子垒层的厚度为8nm~20nm，其Si掺杂浓度为3.3×1017cm-3~5.6×1017cm-3。
7.如权利要求1~6任一项所述的发光二极管外延片，其特征在于，所述第一Si掺GaN层、第二Si掺GaN层的Si掺杂浓度相同；
所述Si掺InzGa1-zN层的Si掺杂浓度小于所述第二Si掺GaN层的Si掺杂浓度。
8.一种发光二极管外延片的制备方法，用于制备如权利要求1~7任一项所述的发光二极管外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长缓冲层、本征GaN层、N型GaN层、第一应力释放层、第二应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层；
其中，所述第一应力释放层为周期性结构，每个周期均包括依次层叠的InxGa1-xN层和第一Si掺GaN层；
所述第二应力释放层为周期性结构，每个周期均包括依次层叠的InyGa1-yN层、GaN层、第二Si掺GaN层和Si掺InzGa1-zN层；
所述多量子阱层为周期性结构，每个周期均包括依次层叠的InwGa1-wN量子阱层、GaN帽层和Si掺GaN量子垒层；其中，z≤x＜y≤w；
所述InxGa1-xN层的生长温度≥900℃，所述第一Si掺GaN层的生长温度≥950℃；
所述InyGa1-yN层的生长温度≤850℃，所述GaN层的生长温度≤850℃，所述第二Si掺GaN层的生长温度≤950℃，所述Si掺InzGa1-zN层的生长温度≤900℃。
9.如权利要求8所述的发光二极管外延片的制备方法，其特征在于，
所述InxGa1-xN层的生长温度为900℃~950℃，生长压力为100torr~200torr；
所述第一Si掺GaN层的生长温度为950℃~1000℃，生长压力为100torr~200torr；
所述InyGa1-yN层的生长温度为800℃~850℃，生长压力为100torr~200torr；
所述GaN层的生长温度为800℃~850℃，生长压力为100torr~200torr；
所述第二Si掺GaN层的生长温度为850℃~950℃，生长压力为100torr~200torr；
所述Si掺InzGa1-zN层的生长温度830℃~880℃，生长压力为100torr~200torr。
10.如权利要求8所述的发光二极管外延片的制备方法，其特征在于，所述InwGa1-wN量子阱层的生长温度为700℃~750℃，生长压力为100torr~150torr；
所述GaN帽层的生长温度为700℃~750℃，生长压力为100torr~150torr；
所述Si掺GaN量子垒层的生长温度为850℃~900℃，生长压力为100torr~150torr。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311167465.1A CN116914046B (zh) | 2023-09-12 | 2023-09-12 | 发光二极管外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311167465.1A CN116914046B (zh) | 2023-09-12 | 2023-09-12 | 发光二极管外延片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116914046A true CN116914046A (zh) | 2023-10-20 |
| CN116914046B CN116914046B (zh) | 2023-11-21 |
Family
ID=88368090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311167465.1A Active CN116914046B (zh) | 2023-09-12 | 2023-09-12 | 发光二极管外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116914046B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117393671A (zh) * | 2023-12-08 | 2024-01-12 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117525230A (zh) * | 2024-01-08 | 2024-02-06 | 江西兆驰半导体有限公司 | 一种Micro-LED外延结构及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120037881A1 (en) * | 2010-01-05 | 2012-02-16 | Seoul Opto Device Co., Ltd. | Light emitting diode and method of fabricating the same |
| KR20120129666A (ko) * | 2011-05-20 | 2012-11-28 | 엘지이노텍 주식회사 | 발광소자 |
| US20140138616A1 (en) * | 2012-11-19 | 2014-05-22 | Genesis Photonics Inc. | Nitride semiconductor structure and semiconductor light emitting device including the same |
| CN104362233A (zh) * | 2014-10-29 | 2015-02-18 | 华灿光电(苏州）有限公司 | 一种GaN基发光二极管的外延片及其制备方法 |
| CN106328777A (zh) * | 2016-09-08 | 2017-01-11 | 湘能华磊光电股份有限公司 | 一种发光二极管应力释放层的外延生长方法 |
| CN107146832A (zh) * | 2017-04-18 | 2017-09-08 | 湘能华磊光电股份有限公司 | 一种发光二极管的外延片及其制作方法 |
| CN107331745A (zh) * | 2017-05-31 | 2017-11-07 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
| CN115188863A (zh) * | 2022-09-09 | 2022-10-14 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN115911201A (zh) * | 2022-11-21 | 2023-04-04 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| US20230134581A1 (en) * | 2021-11-03 | 2023-05-04 | Epistar Corporation | Light-emitting device |
| CN116581215A (zh) * | 2023-07-10 | 2023-08-11 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制作方法 |
-
2023
- 2023-09-12 CN CN202311167465.1A patent/CN116914046B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120037881A1 (en) * | 2010-01-05 | 2012-02-16 | Seoul Opto Device Co., Ltd. | Light emitting diode and method of fabricating the same |
| KR20120129666A (ko) * | 2011-05-20 | 2012-11-28 | 엘지이노텍 주식회사 | 발광소자 |
| US20140138616A1 (en) * | 2012-11-19 | 2014-05-22 | Genesis Photonics Inc. | Nitride semiconductor structure and semiconductor light emitting device including the same |
| CN104362233A (zh) * | 2014-10-29 | 2015-02-18 | 华灿光电(苏州）有限公司 | 一种GaN基发光二极管的外延片及其制备方法 |
| CN106328777A (zh) * | 2016-09-08 | 2017-01-11 | 湘能华磊光电股份有限公司 | 一种发光二极管应力释放层的外延生长方法 |
| CN107146832A (zh) * | 2017-04-18 | 2017-09-08 | 湘能华磊光电股份有限公司 | 一种发光二极管的外延片及其制作方法 |
| CN107331745A (zh) * | 2017-05-31 | 2017-11-07 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
| US20230134581A1 (en) * | 2021-11-03 | 2023-05-04 | Epistar Corporation | Light-emitting device |
| CN115188863A (zh) * | 2022-09-09 | 2022-10-14 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN115911201A (zh) * | 2022-11-21 | 2023-04-04 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116581215A (zh) * | 2023-07-10 | 2023-08-11 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117393671A (zh) * | 2023-12-08 | 2024-01-12 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117393671B (zh) * | 2023-12-08 | 2024-03-08 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117525230A (zh) * | 2024-01-08 | 2024-02-06 | 江西兆驰半导体有限公司 | 一种Micro-LED外延结构及其制备方法 |
| CN117525230B (zh) * | 2024-01-08 | 2024-03-29 | 江西兆驰半导体有限公司 | 一种Micro-LED外延结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116914046B (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115377259B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116914046B (zh) | 发光二极管外延片及其制备方法 | |
| TW200816522A (en) | Nitride-based light emitting device | |
| CN116581215B (zh) | 发光二极管外延片及其制作方法 | |
| CN116825918B (zh) | 发光二极管外延片及其制备方法 | |
| CN116581217B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116093223B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115881865B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116504895B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116666512A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN108447952B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116741905A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117393671B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116454186A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN116154060B (zh) | 黄绿光led外延片及其制备方法、黄绿光led | |
| CN116435422A (zh) | 发光二极管外延片及其制备方法、led | |
| CN114824005B (zh) | 一种GaN基发光二极管的外延结构及其制备方法 | |
| CN116581219B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116825917B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117810324B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116978997B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117855355B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115101637B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN117936670A (zh) | 发光二极管外延片及其制备方法、发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |