CN117525230B - 一种Micro-LED外延结构及其制备方法 - Google Patents

一种Micro-LED外延结构及其制备方法 Download PDF

Info

Publication number
CN117525230B
CN117525230B CN202410021890.8A CN202410021890A CN117525230B CN 117525230 B CN117525230 B CN 117525230B CN 202410021890 A CN202410021890 A CN 202410021890A CN 117525230 B CN117525230 B CN 117525230B
Authority
CN
China
Prior art keywords
layer
quantum well
thickness
gan layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410021890.8A
Other languages
English (en)
Other versions
CN117525230A (zh
Inventor
舒俊
程龙
高虹
郑文杰
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202410021890.8A priority Critical patent/CN117525230B/zh
Publication of CN117525230A publication Critical patent/CN117525230A/zh
Application granted granted Critical
Publication of CN117525230B publication Critical patent/CN117525230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种Micro‑LED外延结构及其制备方法，多量子阱层包括第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层；第一量子阱层为InxGa1‑xN层与Si重掺GaN层形成的周期性结构；第二量子阱层为InyGa1‑yN层与Si掺GaN层形成的周期性结构；电子束缚层包括依次生长的第一GaN层、AlGaN层和第二GaN层；第三量子阱层为Mg掺InzGa1‑zN层与第三GaN层形成的周期性结构。实施本发明，可提高Micro‑LED低工作电流密度的光效和良率等性能。

Description

一种Micro-LED外延结构及其制备方法
技术领域
本发明涉及激光二极管技术领域，尤其涉及一种Micro-LED外延结构及其制备方法。
背景技术
随着新兴的可穿戴和便携技术的蓬勃发展，微米级尺寸的LED芯片（Micro-LED）由于其在显示、可见光通信和生物医学等领域的应用前景，获得了科研机构和企业的巨大关注与研究。而且，Micro-LED显示具有纳秒（ns）级别的高速响应性能，无机材料的稳定特性、高光效、高可靠性、高色纯度、高对比度和可透明等优异的性能，这些特性的综合是液晶显示（LCD）和有机LED（OLED）所无法达到的。
虽然Micro-LED具有诸多优异的特性，但也面临着制造技术和材料器件物理等方面的挑战，如仍并未完全解决随芯片尺寸减小，器件峰值EQE下降和对应的电流密度增大的问题，工作电流密度处于0.01~0.5A/cm2区间的Micro-LED效率仍明显不足。而事实上，即使是通用照明和背光显示应用的常规尺寸芯片，处于此电流密度下的效率也相对较低，原因是常规尺寸芯片为了兼顾效率和成本因素，其工作电流密度处于20A/cm2~40A/cm2之间，相应的外延结构设计和材料生长的目标为提升大电流密度下的效率，其峰值EQE通常处于1~4A/cm2的电流密度区间，没有关注低电流密度下的器件效率。而不同电流密度下，LED器件的发光机理的主导原因存在差异，相应外延层结构也应有所变化。例如，在Micro-LED工作区间的0.01~0.5A/cm2小电流密度下，量子阱中载流子浓度相对较低，俄歇复合占比少，通过降低相应量子阱复合体积，即可减少量子阱个数，减少缺陷数量，以提升低电流密度下器件的EQE；同时低电流密度下电子泄露尚未发生或发生过的比例很低，电子阻挡层结构不仅没有阻挡电子的作用，反而会阻挡空穴的注入，降低器件的量子效率。
因此，针对Micro-LED低电流密度工作条件下的LED外延层结构进行深入的机理研究、设计和生长，是研发低工作电流密度驱动下高光效Micro-LED器件的一项必要关键技术。
发明内容
本发明所要解决的技术问题在于，提供一种适用于小尺寸、低工作电流密度以及低功率的Micro-LED的外延结构，可显著改善多量子阱层的质量，同时将电子局限在有多量子阱层中发生辐射复合产生光子，从而提高Micro-LED低工作电流密度的光效和良率等性能。
为了解决上述技术问题，本发明第一方面提供了一种Micro-LED外延结构，包括衬底，还包括在所述衬底上依次层叠设置的缓冲层、N型半导体层、低温应力释放层、多量子阱层、电子阻挡层、P型半导体层，其中，
所述多量子阱层包括由下至上依次层叠生长的第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层；
所述第一量子阱层为InxGa1-xN层与Si重掺GaN层形成的周期性结构，周期数为2~5；
所述第二量子阱层为InyGa1-yN层与Si掺GaN层形成的周期性结构，周期数为3~8；
所述电子束缚层包括依次生长的第一GaN层、AlGaN层和第二GaN层；
所述第三量子阱层为Mg掺InzGa1-zN层与第三GaN层形成的周期性结构，周期数为1~2；
其中，x≤y，z≤y，x与z相等或者不相等。
作为上述方案的改进，每个周期中所述InxGa1-xN层位于所述Si重掺GaN层的下方，所述InxGa1-xN层的厚度为2.5nm~4nm，0.1≤x≤0.15，所述Si重掺GaN层的厚度为7.5nm~12nm，Si的掺杂浓度为1.8×1017/cm3~1.2×1018/cm3；
作为上述方案的改进，每个周期中所述InyGa1-yN层位于所述Si掺GaN层的下方，所述InyGa1-yN层的厚度为2.5nm~4nm，0.13≤y≤0.21，所述Si掺GaN层的厚度为7.5nm~12nm，Si的掺杂浓度为1.2×1017/cm3~8.6×1017/cm3；
作为上述方案的改进，所述电子束缚层中由下至上依次为第一GaN层、AlGaN层和第二GaN层，所述第一GaN层的厚度为2nm~6nm，所述AlGaN层的厚度为1nm~3nm，Al组分为0.2~0.6，所述第二GaN层的厚度为2nm~6nm；
作为上述方案的改进，每个周期中所述Mg掺InzGa1-zN层位于所述第三GaN层的下方，所述Mg掺InzGa1-zN层的厚度为2.5nm~4nm，0.1≤z≤0.15，Mg元素的掺杂浓度为1.6×1018/cm3~3×1019/cm3，所述第三GaN层的厚度为9nm~16nm。
作为上述方案的改进，所述InyGa1-yN层中的In组分在每个周期内呈现先递增后递减的变化趋势。
作为上述方案的改进，所述InxGa1-xN层的厚度与所述Si重掺GaN层的厚度的比为1：（2.6~4.2）。
作为上述方案的改进，所述InyGa1-yN层的厚度与所述Si掺GaN层的厚度的比为1：（2.6~4.2）。
作为上述方案的改进，所述Mg掺InzGa1-zN层与所述第三GaN层的厚度的比为1：（3~5）。
作为上述方案的改进，所述第三GaN层的厚度大于所述Si掺GaN层的厚度。
作为上述方案的改进，所述InxGa1-xN层的生长温度为780℃~890℃，生长压力为20torr~300torr，所述Si重掺GaN层的生长温度为850℃~900℃，生长压力为20torr~300torr；
所述InyGa1-yN层的生长温度为750℃~880℃，生长压力为20torr~300torr，所述Si掺GaN层的生长温度为850℃~900℃，生长压力为20torr~300torr；
所述第一GaN层的生长温度为760℃~880℃，生长压力为10torr~200torr，所述AlGaN层的生长温度为760℃~880℃，生长压力为10torr~200torr，所述第二GaN层的生长温度为760℃~880℃，生长压力为10torr~200torr；
所述Mg掺InzGa1-zN层的生长温度为780℃~890℃，生长压力为20torr~300torr，所述第三GaN层的生长温度为850℃~900℃，生长压力为20torr~300torr；
作为上述方案的改进，所述InxGa1-xN层的生长温度大于所述InyGa1-yN层的生长温度；所述Mg掺InzGa1-zN层的生长温度大于所述InyGa1-yN层的生长温度。
相应地，本发明第二方面提供了一种所述的Micro-LED外延结构的制备方法，包括：
（1）选取一衬底；
（2）于所述衬底上依次生长缓冲层、N型半导体层、低温应力释放层、多量子阱层、电子阻挡层、P型半导体层，其中，
所述多量子阱层包括由下至上依次层叠生长的第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层；
所述第一量子阱层为InxGa1-xN层与Si重掺GaN层形成的周期性结构，周期数为2~5；
所述第二量子阱层为InyGa1-yN层与Si掺GaN层形成的周期性结构，周期数为3~8；
所述电子束缚层包括依次生长的第一GaN层、AlGaN层和第二GaN层；
所述第三量子阱层为Mg掺InzGa1-zN层与第三GaN层形成的周期性结构，周期数为1~2；
其中，x≤y，z≤y，x与z相等或者不相等。
实施本发明，具有如下有益效果：
本发明中，多量子阱层包括由下至上依次层叠生长的第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层，对多量子阱层的结构进行优化，可显著改善多量子阱层的质量，同时将电子局限在多量子阱层中发生辐射复合产生光子，从而提高Micro-LED低工作电流密度的光效和良率等性能，使其更适合于小尺寸且工作电流密度低的Micro-LED显示的应用中。
附图说明
图1：本发明一种Micro-LED外延结构的示意图；
图2：本发明多量子阱层的外延结构示意图。
附图标记：100-衬底；200-缓冲层；300-N型半导体层；400-低温应力释放层；500-多量子阱层；510-第一量子阱层；511-InxGa1-xN层；512-Si重掺GaN层；520-第二量子阱层；521-InyGa1-yN层；522-Si掺GaN层；530-电子束缚层；531-第一GaN层；532-AlGaN层；533-第二GaN层；540-第三量子阱层；541-Mg掺InzGa1-zN层；542-第三GaN层；600-电子阻挡层；700-P型半导体层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将具体实施例对本发明作进一步地详细描述。
传统的可见光LED的外延结构设计都是基于大芯片、大电流、大功率的传统应用场景，而Micro-LED的显示应用要求小尺寸、低电流以及低功率，使用传统外延结构设计的LED已经无法满足Micro-LED的应用要求。因此，重新设计适用于小尺寸、低电流以及低功率的Micro-LED的外延结构，提高其电光转换效率，是目前学术界和产业界都面临的重要难题。
为解决上述问题，请参阅图1，本发明提供了一种Micro-LED外延结构，包括衬底100，其特征在于，还包括在所述衬底100上依次层叠设置的缓冲层200、N型半导体层300、低温应力释放层400、多量子阱层500、电子阻挡层600、P型半导体层700，其中，
所述多量子阱层500包括由下至上依次层叠生长的第一量子阱层510、第二量子阱层520、电子束缚层530和第三量子阱层540；
所述第一量子阱层510为InxGa1-xN层511与Si重掺GaN层512形成的周期性结构；
所述第二量子阱层520为InyGa1-yN层521与Si掺GaN层522形成的周期性结构；
所述电子束缚层530包括依次生长的第一GaN层531、AlGaN层532和第二GaN层533；
所述第三量子阱层540为依次周期性交替生长的Mg掺InzGa1-zN层541与第三GaN层542形成的周期性结构。
其中，x≤y，z≤y，x与z相等或者不相等。
本发明中，第二量子阱层520为Micro-LED的发光单元，在其下层设置第一量子阱层510能够提高第二量子阱层的质量，从而提高多量子阱层500的辐射复合效率，提升发光亮度，在其上方设置电子束缚层530和第三量子阱层540，则能使有效地将电子束缚在第二多量子阱区域并参与发光，从而提高Micro-LED在低工作电流密度时的光效，同时还起到阻挡电子并降低电子移动速率的作用，防止电子注入到P型半导体层700以造成电子泄漏。此外，使InxGa1-xN层511中In组分的占比和Mg掺InzGa1-zN层541中的In组分占比小于所述InyGa1-yN层521中In组分的占比，减小了第二量子阱层520中的InGaN材料与GaN材料之间的晶格失配应力，进而减少了由于大的失配应力而产生的缺陷，提高了多量子阱层500的辐射复合效率，改善发光强度，而且能够显著的提升多量子阱层500的质量，从而提高Micro-LED低工作电流密度下的光效和良率等性能。
优选地，所述第一量子阱层510的周期数为2~5，每个周期中所述InxGa1-xN层511位于所述Si重掺GaN层512的下方，其中，所述InxGa1-xN层511、所述Si重掺GaN层512均可以是单层结构或者多层结构。
进一步地，所述InxGa1-xN层511的厚度为2.5nm~4nm，示例性的为2.5nm、2.7nm、3nm、3.2nm、3.5nm、3.7nm、4nm，但不限于此。所述Si重掺GaN层512的厚度为7.5nm~12nm，示例性的为7.5nm、8nm、8.5nm、9nm、9.5nm、10nm、10.5nm、11nm、11.5nm、12nm，但不限于此。进一步优选地，所述InxGa1-xN层511的厚度与所述Si重掺GaN层512的厚度的比为1：（2.6~4.2），示例性的为1：2.6、1：2.8、1：3、1：3.2、1：3.4、1：3.6、1：3.8、1：4、1：4.2，但不限于此。本发明中，严格控制所述InxGa1-xN层511与所述Si重掺GaN层512的厚度，增加Si重掺GaN层512的厚度，可以增强InxGa1-xN层511对载流子的局限能力，同时改善低温生长的MQW晶体质量，从而提升发光效率，但是随着Si重掺GaN层512的厚度继续增加，限制了载流子在各个量子阱中的迁移，且形成了应力的累积，增加了压电极化电场强度，从而造成波长红移和发光效率的降低。
进一步地，所述InxGa1-xN层511中的x=0.1~0.15，示例性的为0.1、0.11、0.12、0.13、0.14、0.15，但不限于此。所述Si重掺GaN层512中Si的掺杂浓度为1.8×1017/cm3~1.2×1018/cm3，示例性的为1.8×1017/cm3、2.8×1017/cm3、3.8×1017/cm3、4.8×1017/cm3、5.8×1017/cm3、6.8×1017/cm3、7.8×1017/cm3、8.8×1017/cm3、9.8×1017/cm3、1.2×1018/cm3，但不限于此。
优选地，所述第二量子阱层520的周期数为3~8，每个周期中所述InyGa1-yN层521位于所述Si掺GaN层522的下方，其中所述InyGa1-yN层521、所述Si掺GaN层522均可以为单层结构或者多层结构。
进一步地，所述InyGa1-yN层521的厚度为2.5nm~4nm，示例性的为2.5nm、2.8nm、3nm、3.3nm、3.5nm、3.8nm、4nm，但不限于此。所述Si掺GaN层522的厚度为7.5nm~12nm，示例性的为7.5nm、8nm、8.5nm、9nm、9.5nm、10nm、10.5nm、11nm、11.5nm、12nm，但不限于此。进一步优选地，所述InyGa1-yN层521的厚度与所述Si掺GaN层522的厚度的比为1：（2.6~4.2），示例性的为1：2.6、1：2.8、1：3、1：3.2、1：3.4、1：3.6、1：3.8、1：4、1：4.2，但不限于此，增强InyGa1-yN层521对载流子的局限能力，同时改善低温生长的MQW晶体质量，进一步提升发光效率。
所述InyGa1-yN层521中的y=0.13~0.21，示例性的为0.13、0.14、0.15、0.16、0.17、0.18、0.19、0.2、0.21，但不限于此。进一步优选地，所述InyGa1-yN层521中的y在每个周期内呈现先递增后递减的变化趋势，可以从0.13逐渐增加至0.21后逐渐降低至0.13。所述Si掺GaN层522中Si元素的掺杂浓度为1.2×1017/cm3~8.6×1017/cm3，示例性的为1.2×1017/cm3、2.2×1017/cm3、3.2×1017/cm3、4.2×1017/cm3、5.2×1017/cm3、6.2×1017/cm3、7.2×1017/cm3、8.6×1017/cm3，但不限于此。
本发明中，y依次递增再递减的变化趋势，能够有效地减少第二量子阱层520中InGaN材料与GaN材料之间的晶格失配应力，进而更好地提高低工作电流密度下的即第二量子阱层520的质量，从而使多量子阱层500的辐射复合效率也进一步提高。
优选地，所述电子束缚层530中由下至上依次为第一GaN层531、AlGaN层532和第二GaN层533。所述第一GaN层531、AlGaN层532和第二GaN层533均可以为单层结构或者多层结构，本发明中，所述电子束缚层530中不进行故意掺杂。
所述第一GaN层531的厚度为2nm~6nm，示例性的为2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm、5.5nm、6nm，但不限于此。所述AlGaN层532的厚度为1nm~3nm，示例性的为1nm、1.5nm、2nm、2.5nm、3nm，但不限于此。所述第二GaN层533的厚度为2nm~6nm，示例性的为2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm、5.5nm、6nm，但不限于此。
进一步地，所述AlGaN层532中的Al组分为0.2~0.6，示例性的为0.2、0.25、0.3、0.35、0.4、0.45、0.5、0.55、0.6，但不限于此。
优选地，所述第三量子阱层540的周期数为1~2，每个周期中所述Mg掺InzGa1-zN层541位于所述第三GaN层542的下方，其中，所述Mg掺InzGa1-zN层541、所述第三GaN层542均可以为单层结构或者多层结构。
所述Mg掺InzGa1-zN层541的厚度为2.5nm~4nm，示例性的为2.5nm、3nm、3.5nm、4nm，但不限于此。所述第三GaN层542的厚度为9nm~16nm，示例性的为9nm、9.5nm、10nm、10.5nm、11nm、11.5nm、12nm、12.5nm、13nm、13.5nm、14nm、14.5nm、15nm、15.5nm、16nm，但不限于此。进一步优选地，所述Mg掺InzGa1-zN层541与所述第三GaN层542的厚度的比为1：（3~5），示例性的为1：3、1：3.5、1：4、1：4.5、1：5，但不限于此，增强Mg掺InzGa1-zN层541对载流子的局限能力，同时改善低温生长的MQW晶体质量，更进一步提升发光效率。
在一些优选的实施方式中，所述第三GaN层542的厚度大于所述Si掺GaN层522的厚度，与电子束缚层530协同作用，以增强第三量子阱层540对载流子的局限能力，将更多的电子束缚在第二量子阱层520中参与发光，从而提升发光效率，使Micro-LED在低工作电流密度下的光效、发光亮度得以进一步提升，同时还能够更进一步地防止电子泄漏，进一步提高Micro-LED的良率。
所述Mg掺InzGa1-zN层541中Mg元素的掺杂浓度为1.6×1018/cm3~3×1019/cm3，例性的为1.6×1018/cm3、2.6×1018/cm3、3.6×1018/cm3、4.6×1018/cm3、5.6×1018/cm3、6.6×1018/cm3、7.6×1018/cm3、8.6×1018/cm3、9.6×1018/cm3、1.6×1019/cm3、3×1019/cm3，但不限于此。z=0.1~0.15，0.1、0.11、0.12、0.13、0.14、0.15，但不限于此。
相应地，本发明还提供了一种Micro-LED外延结构的制备方法，包括：
（1）选取一衬底100；
（2）于所述衬底100上依次生长缓冲层200、N型半导体层300、低温应力释放层400、多量子阱层500、电子阻挡层600、P型半导体层700，其中，
所述多量子阱层包括由下至上依次层叠生长的第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层；
所述第一量子阱层为InxGa1-xN层与Si重掺GaN层形成的周期性结构；所述第二量子阱层为InyGa1-yN层与Si掺GaN层形成的周期性结构；所述电子束缚层包括依次生长的第一GaN层、AlGaN层和第二GaN层；所述第三量子阱层为Mg掺InzGa1-zN层与第三GaN层形成的周期性结构。
优选地，所述InxGa1-xN层511的生长温度为780℃~890℃，示例性的为780℃、810℃、830℃、850℃、870℃、890℃，但不限于此，生长压力为20torr~300torr，示例性的为20torr、50torr、100torr、150torr、200torr、250torr、300torr但不限于此。所述Si重掺GaN层512的生长温度为850℃~900℃，示例性的为850℃、860℃、870℃、880℃、890℃、900℃，但不限于此，生长压力为20torr~300torr。
优选地，所述InyGa1-yN层521的生长温度为750℃~880℃，示例性的为750℃、760℃、780℃、800℃、820℃、840℃、860℃、880℃，但不限于此，生长压力为20torr~300torr。所述Si掺GaN层522的生长温度为850℃~900℃，生长压力为20torr~300torr。
优选地，所述第一GaN层531的生长温度为760℃~880℃，示例性的为760℃、780℃、800℃、820℃、830℃、840℃、850℃、860℃、870℃、880℃，但不限于此，生长压力为10torr~200torr，示例性的为10torr、25torr、50torr、75torr、100torr、125torr、150torr、175torr、200torr，但不限于此。所述AlGaN层532的生长温度为760℃~880℃，生长压力为10torr~200torr，所述第二GaN层533的生长温度为760℃~880℃，生长压力为10torr~200torr。
优选地，所述Mg掺InzGa1-zN层541的生长温度为780℃~890℃，生长压力为20torr~300torr，所述第三GaN层542的生长温度为850℃~900℃，生长压力为20torr~300torr。
进一步优选地，所述InxGa1-xN层511的生长温度大于所述InyGa1-yN层521的生长温度；所述Mg掺InzGa1-zN层541的生长温度大于所述InyGa1-yN层521的生长温度。InGaN材料采用高温生长时原子迁移率高，更偏向二维材料生长，InGaN材料中的缺陷会显著减小，更易获取高质量InGaN材料，加之第一量子阱层510和第三量子阱层540中的In组分含量小于第二量子阱层520中的In组分，更进一步地改善了多量子阱层500的质量，提高了Micro-LED低工作电流密度的光效和良率等性能。
需要说明的是，本发明中，高纯NH3作为N源，三甲基镓（TMGa）或三乙基镓（TEGa）作为镓源，三甲基铟（TMIn）作为铟源，三甲基铝（TMAl）作为铝源，硅烷（SiH4）作为Si源，二茂镁（CP2Mg）作为掺杂剂Mg源，进行外延生长。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供了一种Micro-LED外延结构，其由下述方法制备的得到：
（1）选取衬底100；
（2）于衬底100上生长缓冲层200；
（3）通入Si掺杂源，于缓冲层200上生长N型半导体层300；
（4）于N型半导体层300上生长低温应力释放层400；
（5）于低温应力释放层400上生长多量子阱层500；
具体地，于低温应力释放层400上依次生长第一量子阱层510、第二量子阱层520、电子束缚层530和第三量子阱层540；
第一量子阱层510为InxGa1-xN层511与Si重掺GaN层512形成的周期性结构，每个周期中InxGa1-xN层511位于Si重掺GaN层512的下方。InxGa1-xN层511中，x=0.13，Si重掺GaN层512中Si的掺杂浓度为6×1017/cm3；InxGa1-xN层511的厚度为3nm，Si重掺GaN层512的厚度为10nm，第一量子阱层510的周期数为4，总厚度为52nm；InxGa1-xN层511的生长温度为800℃，生长压力为100torr，Si重掺GaN层512的生长温度为875℃，生长压力为100torr。
第二量子阱层520为InyGa1-yN层521与Si掺GaN层522形成的周期性结构，每个周期中InyGa1-yN层521位于Si掺GaN层522的下方。InyGa1-yN层521中In组分y从0.15逐渐增加至0.21后逐渐降低至0.15，Si掺GaN层522中Si元素的掺杂浓度为4×1017/cm3。InyGa1-yN层521的厚度为3nm，Si掺GaN层522的厚度为9nm，第二量子阱层520的周期数为6，总厚度为72nm，InyGa1-yN层521的生长温度为830℃，生长压力为100torr，Si掺GaN层522的生长温度为875℃，生长压力为100torr。
电子束缚层530包括依次生长的第一GaN层531、AlGaN层532和第二GaN层533。AlGaN层532中Al组分为0.4，第一GaN层531的厚度为4nm，AlGaN层532的厚度为2m，第二GaN层533的厚度为4nm。第一GaN层531、AlGaN层532、第二GaN层533的生长温度均为775℃，生长压力均为100torr。
第三量子阱层540为Mg掺InzGa1-zN层541与第三GaN层542形成的周期性结构，每个周期中Mg掺InzGa1-zN层541位于第三GaN层542的下方。Mg掺InzGa1-zN层541中Mg元素的掺杂浓度为8×1018/cm3，z=0.13。Mg掺InzGa1-zN层541的厚度为3.5nm，第三GaN层542的厚度为13nm，周期数为2，总厚度为33nm，Mg掺InzGa1-zN层541的生长温度为800℃，生长压力为100torr，第三GaN层542的生长温度为875℃，生长压力为100torr。
（6）于多量子阱层500上生长电子阻挡层600；
（7）于电子阻挡层600上生长P型半导体层700。
实施例2
本实施例提供一种Micro-LED外延结构，与实施例1基本相同，不同之处在于：
InxGa1-xN层511的厚度为3.5nm，Si重掺GaN层512的厚度为7.5nm；
InyGa1-yN层521的厚度为3.5m，Si掺GaN层522的厚度为7.5nm；
Mg掺InzGa1-zN层541的厚度为3.5nm，第三GaN层542的厚度为9nm。
实施例3
本实施例提供一种Micro-LED外延结构，与实施例1基本相同，不同之处在于：
InyGa1-yN层521中的In组分y从0.12逐渐增加至0.21后逐渐降低至0.12。
实施例4
本实施例提供一种Micro-LED外延结构，与实施例1基本相同，不同之处在于：
InyGa1-yN层521中的y从0.18逐渐增加至0.21后逐渐降低至0.18。
对比例1
本对比例提供一种Micro-LED外延结构，与实施例1基本相同，不同之处在于：
多量子阱层500包括由下至上依次层叠生长的第二量子阱层520、电子束缚层530和第三量子阱层540。
对比例2
本对比例提供一种Micro-LED外延结构，与实施例1基本相同，不同之处在于：
多量子阱层500为第二量子阱层520。
对比例3
本对比例提供一种Micro-LED外延结构，与实施例1基本相同，不同之处在于：
多量子阱层500包括由下至上依次层叠生长的第一量子阱层510、第二量子阱层520和第三量子阱层540。
对比例4
本对比例提供一种Micro-LED外延结构，与实施例1基本相同，不同之处在于：
多量子阱层500包括由下至上依次层叠生长的第一量子阱层510、第二量子阱层520和电子束缚层530。
性能测试：
将实施例1-4及对比例1-4所得Micro-LED外延结构使用相同芯片工艺条件制备成20μm×20μm的Micro-LED芯片，分别抽取50000颗LED芯片，在0.5μA/3μA/10μA工作电流下，进行晶体质量（XRD测试002晶面方向和102晶面方向的半峰宽）、发光均匀性（发光波长WD、发光波长的标准偏差WD STD）、光效的测试，0.5μA的工作电流下测试结果如下表所示，其中发光效率提升以对比例2为基础进行计算得到。
表1 实施例1-4和对比例1-4的测试结果
由上述实验数据可知，对多量子阱层的结构进行优化，在多量子阱层中由下至上依次设置第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层，第一量子阱层为InxGa1-xN层与Si重掺GaN层形成的周期性结构，第二量子阱层为InyGa1-yN层与Si掺GaN层形成的周期性结构，电子束缚层包括依次生长的第一GaN层、AlGaN层和第二GaN层，第三量子阱层为Mg掺InzGa1-zN层与第三GaN层形成的周期性结构，设置x≤y，z≤y，可显著改善多量子阱层的质量，同时将电子局限在多量子阱层中发生辐射复合产生光子，从而提高Micro-LED低工作电流密度下的发光亮度、光效和良率等性能。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (9)

1.一种Micro-LED外延结构，包括衬底，其特征在于，还包括在所述衬底上依次层叠设置的缓冲层、N型半导体层、低温应力释放层、多量子阱层、电子阻挡层、P型半导体层，其中，
所述多量子阱层包括由下至上依次层叠生长的第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层；
所述第一量子阱层为InxGa1-xN层与Si重掺GaN层形成的周期性结构，周期数为2~5；
所述第二量子阱层为InyGa1-yN层与Si掺GaN层形成的周期性结构，周期数为3~8；
所述电子束缚层包括依次生长的第一GaN层、AlGaN层和第二GaN层；
所述第三量子阱层为Mg掺InzGa1-zN层与第三GaN层形成的周期性结构，周期数为1~2；
其中，x≤y，z≤y，x与z相等或者不相等；
每个周期中所述InxGa1-xN层位于所述Si重掺GaN层的下方，所述InxGa1-xN层的厚度为2.5nm~4nm，0.1≤x≤0.15，所述Si重掺GaN层的厚度为7.5nm~12nm，Si的掺杂浓度为1.8×1017/cm3~1.2×1018/cm3；
每个周期中所述InyGa1-yN层位于所述Si掺GaN层的下方，所述InyGa1-yN层的厚度为2.5nm~4nm，0.13≤y≤0.21，所述Si掺GaN层的厚度为7.5nm~12nm，Si的掺杂浓度为1.2×1017/cm3~8.6×1017/cm3；
所述电子束缚层中由下至上依次为第一GaN层、AlGaN层和第二GaN层，所述第一GaN层的厚度为2nm~6nm，所述AlGaN层的厚度为1nm~3nm，Al组分为0.2~0.6，所述第二GaN层的厚度为2nm~6nm；
每个周期中所述Mg掺InzGa1-zN层位于所述第三GaN层的下方，所述Mg掺InzGa1-zN层的厚度为2.5nm~4nm，0.1≤z≤0.15，Mg元素的掺杂浓度为1.6×1018/cm3~3×1019/cm3，所述第三GaN层的厚度为9nm~16nm。
2.如权利要求1所述的Micro-LED外延结构，其特征在于，所述InyGa1-yN层中的In组分在每个周期内呈现先递增后递减的变化趋势。
3.如权利要求1所述的Micro-LED外延结构，其特征在于，所述InxGa1-xN层的厚度与所述Si重掺GaN层的厚度的比为1：（2.6~4.2）。
4.如权利要求1所述的Micro-LED外延结构，其特征在于，所述InyGa1-yN层的厚度与所述Si掺GaN层的厚度的比为1：（2.6~4.2）。
5.如权利要求1所述的Micro-LED外延结构，其特征在于，所述Mg掺InzGa1-zN层与所述第三GaN层的厚度的比为1：（3~5）。
6.如权利要求1所述的Micro-LED外延结构，其特征在于，所述第三GaN层的厚度大于所述Si掺GaN层的厚度。
7.如权利要求1所述的Micro-LED外延结构，其特征在于，所述InxGa1-xN层的生长温度为780℃~890℃，生长压力为20torr~300torr，所述Si重掺GaN层的生长温度为850℃~900℃，生长压力为20torr~300torr；
所述InyGa1-yN层的生长温度为750℃~880℃，生长压力为20torr~300torr，所述Si掺GaN层的生长温度为850℃~900℃，生长压力为20torr~300torr；
所述第一GaN层的生长温度为760℃~880℃，生长压力为10torr~200torr，所述AlGaN层的生长温度为760℃~880℃，生长压力为10torr~200torr，所述第二GaN层的生长温度为760℃~880℃，生长压力为10torr~200torr；
所述Mg掺InzGa1-zN层的生长温度为780℃~890℃，生长压力为20torr~300torr，所述第三GaN层的生长温度为850℃~900℃，生长压力为20torr~300torr。
8.如权利要求7所述的Micro-LED外延结构，其特征在于，所述InxGa1-xN层的生长温度大于所述InyGa1-yN层的生长温度；所述Mg掺InzGa1-zN层的生长温度大于所述InyGa1-yN层的生长温度。
9.一种如权利要求1~8任一项所述的Micro-LED外延结构的制备方法，其特征在于，包括：
（1）选取一衬底；
（2）于所述衬底上依次生长缓冲层、N型半导体层、低温应力释放层、多量子阱层、电子阻挡层、P型半导体层，其中，
所述多量子阱层包括由下至上依次层叠生长的第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层；
所述第一量子阱层为InxGa1-xN层与Si重掺GaN层形成的周期性结构，周期数为2~5；
所述第二量子阱层为InyGa1-yN层与Si掺GaN层形成的周期性结构，周期数为3~8；
所述电子束缚层包括依次生长的第一GaN层、AlGaN层和第二GaN层；
所述第三量子阱层为Mg掺InzGa1-zN层与第三GaN层形成的周期性结构，周期数为1~2；
其中，x≤y，z≤y，x与z相等或者不相等；
每个周期中所述InxGa1-xN层位于所述Si重掺GaN层的下方，所述InxGa1-xN层的厚度为2.5nm~4nm，0.1≤x≤0.15，所述Si重掺GaN层的厚度为7.5nm~12nm，Si的掺杂浓度为1.8×1017/cm3~1.2×1018/cm3；
每个周期中所述InyGa1-yN层位于所述Si掺GaN层的下方，所述InyGa1-yN层的厚度为2.5nm~4nm，0.13≤y≤0.21，所述Si掺GaN层的厚度为7.5nm~12nm，Si的掺杂浓度为1.2×1017/cm3~8.6×1017/cm3；
所述电子束缚层中由下至上依次为第一GaN层、AlGaN层和第二GaN层，所述第一GaN层的厚度为2nm~6nm，所述AlGaN层的厚度为1nm~3nm，Al组分为0.2~0.6，所述第二GaN层的厚度为2nm~6nm；
每个周期中所述Mg掺InzGa1-zN层位于所述第三GaN层的下方，所述Mg掺InzGa1-zN层的厚度为2.5nm~4nm，0.1≤z≤0.15，Mg元素的掺杂浓度为1.6×1018/cm3~3×1019/cm3，所述第三GaN层的厚度为9nm~16nm。
CN202410021890.8A 2024-01-08 2024-01-08 一种Micro-LED外延结构及其制备方法 Active CN117525230B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410021890.8A CN117525230B (zh) 2024-01-08 2024-01-08 一种Micro-LED外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410021890.8A CN117525230B (zh) 2024-01-08 2024-01-08 一种Micro-LED外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN117525230A CN117525230A (zh) 2024-02-06
CN117525230B true CN117525230B (zh) 2024-03-29

Family

ID=89746126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410021890.8A Active CN117525230B (zh) 2024-01-08 2024-01-08 一种Micro-LED外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN117525230B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531680A (zh) * 2013-10-23 2014-01-22 苏州矩阵光电有限公司 一种led外延结构及其制备方法
CN116825918A (zh) * 2023-08-31 2023-09-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116914046A (zh) * 2023-09-12 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN117253948A (zh) * 2023-11-20 2023-12-19 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI241036B (en) * 2004-08-18 2005-10-01 Formosa Epitaxy Inc GaN LED structure with enhanced light emitting luminance
KR101485890B1 (ko) * 2006-09-22 2015-01-26 스미토모덴키고교가부시키가이샤 3족 질화물계 백색 발광 다이오드 및 양자 우물 구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531680A (zh) * 2013-10-23 2014-01-22 苏州矩阵光电有限公司 一种led外延结构及其制备方法
CN116825918A (zh) * 2023-08-31 2023-09-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116914046A (zh) * 2023-09-12 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN117253948A (zh) * 2023-11-20 2023-12-19 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN117525230A (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
Chang et al. InGaN-GaN multiquantum-well blue and green light-emitting diodes
TWI451591B (zh) 以氮化物為主之發光裝置
CN108110098B (zh) 一种氮化镓基发光二极管外延片及其制造方法
JP2012015535A (ja) インジウムを含むキャッピング構造を有する第ｉｉｉ属窒化物ベースの量子井戸発光デバイス構造
JP2011517098A (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎベースの発光ダイオードの製造のための方法
JP2000244072A (ja) 窒化物半導体素子
CN103996769A (zh) Led外延层结构、生长方法及具有该结构的led芯片
CN106711295A (zh) 一种GaN基发光二极管外延片的生长方法
CN108091741A (zh) 一种发光二极管外延片的生长方法
CN115548180A (zh) 低电流Micro-LED芯片外延结构及其制备方法、Micro-LED芯片
CN110911529B (zh) 一种发光二极管外延结构生长方法
CN117423786A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN117525230B (zh) 一种Micro-LED外延结构及其制备方法
Roy et al. Comparative investigation into polarization field-dependent internal quantum efficiency of semipolar InGaN green light-emitting diodes: A strategy to mitigate green gap phenomenon
CN116344697A (zh) 具有复合超晶格电子阻挡层的led芯片及制备方法
CN112366260B (zh) 发光二极管外延片及其制造方法
CN111769180B (zh) 适用于小间距显示屏的led外延生长方法
Wang et al. The AlGaInP/AlGaAs material system and red/yellow LED
Lin et al. Effect of trapezoidal-shaped well on efficiency droop in InGaN-based double-heterostructure light-emitting diodes
CN113809209A (zh) 一种led外延结构及其制备方法、led芯片
KR102604739B1 (ko) 반도체 발광 장치
Chang et al. GaN-based LEDs with double strain releasing MQWs and Si delta-doping layers
CN110993747B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN117410413B (zh) 一种led外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant