CN116344697A - 具有复合超晶格电子阻挡层的led芯片及制备方法 - Google Patents

具有复合超晶格电子阻挡层的led芯片及制备方法 Download PDF

Info

Publication number
CN116344697A
CN116344697A CN202310382707.2A CN202310382707A CN116344697A CN 116344697 A CN116344697 A CN 116344697A CN 202310382707 A CN202310382707 A CN 202310382707A CN 116344697 A CN116344697 A CN 116344697A
Authority
CN
China
Prior art keywords
layer
electron blocking
led chip
composite
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310382707.2A
Other languages
English (en)
Inventor
唐慧慧
霍丽艳
崔晓慧
林继宏
刘兆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Qianzhao Photoelectric Co ltd
Original Assignee
Jiangxi Qianzhao Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Qianzhao Photoelectric Co ltd filed Critical Jiangxi Qianzhao Photoelectric Co ltd
Priority to CN202310382707.2A priority Critical patent/CN116344697A/zh
Publication of CN116344697A publication Critical patent/CN116344697A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种具有复合超晶格电子阻挡层的LED芯片及制备方法,复合超晶格电子阻挡层是由AlN层、AlxGa1‑xN层、AlyIn1‑yGaN层、InzGa1‑zN层和MgN层循环交替生长而成的周期性结构,AlN层减少电子阻挡层及P型半导体层与多量子阱层的晶格差异,减小因晶格失配带来的电极化效应,提供较高的势垒能级有效阻挡电子迁移到P型半导体层,提高空穴的注入效率;AlN层和MgN层之间其它三层的异质结界面处可以吸引电子形成浓度较高的面载流子与多量子阱层中的电子互相排斥将电子限制在量子阱中;MgN层提供更多的空穴,增加载流子的数量,提高电子和空穴的辐射复合效率,从而提高发光效率和光电性能。

Description

具有复合超晶格电子阻挡层的LED芯片及制备方法
技术领域
本发明涉及LED技术领域,更具体地说,涉及一种具有复合超晶格电子阻挡层的LED芯片及制备方法。
背景技术
随着科学技术的不断发展,LED(Light Emitting Diode,发光二极管)作为新型的发光器件,与传统的发光器件相比,LED具有节能、环保、显色性与响应速度好等优点被广泛应用于人们的生活和工作中,为人们的日常生活带来了极大的便利。
GaN作为第三代半导体材料,具有宽禁带、直接带隙等材料特性,在固体照明、液晶显示背光源、汽车灯等领域具有巨大的应用潜力。但是(In)GaN与常用的蓝宝石衬底之间存在较大的晶格和热膨胀系数失配,InGaN/GaN量子阱容易形成高密度的贯穿线位错,这些贯穿线位错不仅是漏电流的主要运输途径,还是载流子的有效非辐射复合中心。虽然InGaN量子阱内的富In区能有效限制非辐射复合缺陷态,使得GaN基的LED芯片在低电流密度下仍然具有极高的发光效率,但是在正向大电流注入的情况下,LED芯片的发光效率会随着电流的增大而急剧下降,发生所谓的“droop”效应,严重阻碍了GaN基LED芯片在大电流领域的应用。
目前有研究发现,除了通过提高外延层量子阱部分的晶体质量来减小“droop”效应外,优化电子阻挡层的结构也能有效改善器件性能;传统的LED芯片采用AlGaN电子阻挡层来降低器件的漏电流,而采用单一的AlGaN电子阻挡层对电子的阻挡能力不足,仍然会造成电子泄漏,同时会降低空穴的注入效率从而导致LED芯片内量子效率和光输出效率不高。
那么,如何有效的提高LED芯片的性能,是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此,为解决上述问题,本发明提供一种具有复合超晶格电子阻挡层的LED芯片及制备方法,技术方案如下:
一种具有复合超晶格电子阻挡层的LED芯片,所述LED芯片包括:
衬底;
在第一方向上,依次位于所述衬底一侧的N型半导体层、多量子阱层、复合超晶格电子阻挡层和P型半导体层;所述第一方向垂直于所述衬底所在平面,且由所述衬底指向所述N型半导体层;
其中,所述复合超晶格电子阻挡层包括在所述第一方向上层叠设置的多个第一复合膜层,所述第一复合膜层包括在所述第一方向上依次层叠设置的AlN层、AlxGa1-xN层、AlyIn1-yGaN层、InzGa1-zN层和MgN层,0<x<1,0<y<1,0<z<1。
优选的,在上述具有复合超晶格电子阻挡层的LED芯片中,所述AlyIn1-yGaN层的掺杂元素为C元素和Mg元素。
优选的,在上述具有复合超晶格电子阻挡层的LED芯片中,所述C元素的掺杂浓度为1E15/cm3-1E20/cm3,所述Mg元素的掺杂浓度为2E17/cm3-2E20/cm3
优选的,在上述具有复合超晶格电子阻挡层的LED芯片中,所述InzGa1-zN层的掺杂元素为C元素。
优选的,在上述具有复合超晶格电子阻挡层的LED芯片中,所述MgN层的掺杂元素为C元素。
优选的,在上述具有复合超晶格电子阻挡层的LED芯片中,所述C元素的掺杂浓度为1E15/cm3-1E20/cm3
优选的,在上述具有复合超晶格电子阻挡层的LED芯片中,所述AlN层的厚度为2nm-15nm;
所述MgN层的厚度为2nm-15nm。
优选的,在上述具有复合超晶格电子阻挡层的LED芯片中,所述AlxGa1-xN层的厚度为5nm-20nm;
所述AlyIn1-yGaN层的厚度为5nm-20nm;
所述InzGa1-zN层的厚度为5nm-20nm。
优选的,在上述具有复合超晶格电子阻挡层的LED芯片中,所述复合超晶格电子阻挡层中所述第一复合膜层在所述第一方向上层叠设置的层数为5层-20层。
本申请还提供了一种具有复合超晶格电子阻挡层的LED芯片的制备方法,用于制备上述任一项所述的LED芯片,所述制备方法包括:
提供一衬底;
在第一方向上,依次在所述衬底的一侧形成N型半导体层、多量子阱层、复合超晶格电子阻挡层和P型半导体层;所述第一方向垂直于所述衬底所在平面,且由所述衬底指向所述N型半导体层;其中,所述复合超晶格电子阻挡层包括在所述第一方向上层叠设置的多个第一复合膜层,所述第一复合膜层包括在所述第一方向上依次层叠设置的AlN层、AlxGa1-xN层、AlyIn1-yGaN层、InzGa1-zN层和MgN层,0<x<1,0<y<1,0<z<1。
相较于现有技术,本发明实现的有益效果为:
本发明提供的一种具有复合超晶格电子阻挡层的LED芯片中的复合超晶格电子阻挡层是由AlN层、AlxGa1-xN层、AlyIn1-yGaN层、InzGa1-zN层和MgN层循环交替生长而成的周期性结构,其中AlN层能够减少电子阻挡层及P型半导体层与多量子阱层的晶格差异,减小因晶格失配带来的电极化效应,同时能提供一个较高的势垒能级,有效阻挡电子迁移到P型半导体层,提高空穴的注入效率;AlxGa1-xN层、AlyIn1-yGaN层和InzGa1-zN层的异质结界面处可以吸引电子形成浓度较高的面载流子,与多量子阱层中的电子互相排斥从而有效将电子限制在量子阱中;MgN层可以提供更多的空穴,增加载流子的数量,提高电子和空穴的辐射复合效率,从而提高发光效率和光电性能。具体的根据密度泛函理论框架下的第一性原理,一个C原子取代一个N原子能够诱导体系自旋极化产生磁矩,从而使体系显示磁性,可以自旋注入载流子,大幅度提高电导率,进而可以提高空穴的注入效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种具有复合超晶格电子阻挡层的LED芯片的结构示意图;
图2为本发明实施例提供的一种复合超晶格电子阻挡层的结构示意图;
图3为本发明实施例提供的另一种具有复合超晶格电子阻挡层的LED芯片的结构示意图;
图4为本发明实施例提供的一种具有复合超晶格电子阻挡层的LED芯片的制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1,图1为本发明实施例提供的一种具有复合超晶格电子阻挡层的LED芯片的结构示意图,参考图2,图2为本发明实施例提供的一种复合超晶格电子阻挡层的结构示意图,该具有复合超晶格电子阻挡层的LED芯片包括:
衬底11;在第一方向X上,依次位于所述衬底11一侧的N型半导体层12、多量子阱层13、复合超晶格电子阻挡层14和P型半导体层15;所述第一方向X垂直于所述衬底11所在平面,且由所述衬底11指向所述N型半导体层12。
其中,所述复合超晶格电子阻挡层14包括在所述第一方向X上层叠设置的多个第一复合膜层16,所述第一复合膜层16包括在所述第一方向X上依次层叠设置的AlN层17、AlxGa1-xN层18、AlyIn1-yGaN层19、InzGa1-zN层20和MgN层21,0<x<1,0<y<1,0<z<1。
可选的,参考图3,图3为本发明实施例提供的另一种具有复合超晶格电子阻挡层的LED芯片的结构示意图,该具有复合超晶格电子阻挡层的LED芯片还可以包括:
在所述第一方向X上,位于所述衬底11和所述N型半导体层12之间依次层叠设置的缓冲层22和U-GaN层23。
在所述第一方向X上,位于所述N型半导体层12和所述多量子阱层13之间依次层叠设置的低掺N型氮化镓层24、插入层25和浅阱26。
具体的,在本发明实施例中所述衬底11包括但不限定于PSS镀AlN衬底或者是蓝宝石衬底等,所述N型半导体层12为N型氮化镓层,所述P型半导体层15为P型氮化镓层。
其中,复合超晶格电子阻挡层14是由AlN层17、AlxGa1-xN层18、AlyIn1-yGaN层19、InzGa1-zN层20和MgN层21循环交替生长而成的周期性结构,其中一层第一复合膜层16相当于一个周期,也就是说第一复合膜层16的层数相当于复合超晶格电子阻挡层14的周期数,在本发明实施例中所述复合超晶格电子阻挡层14中所述第一复合膜层16在所述第一方向X上层叠设置的层数为5层-20层,也就是说所述复合超晶格电子阻挡层14这一周期性结构的周期为5-20。
可选的,在本发明另一实施例中,所述AlyIn1-yGaN层19的掺杂元素为C元素和Mg元素,其中所述C元素的掺杂浓度为1E15-1E20,所述Mg元素的掺杂浓度为2E17/cm3-2E20/cm3
可选的,在本发明另一实施例中,所述InzGa1-zN层20的掺杂元素为C元素,其中所述C元素的掺杂浓度为1E15/cm3-1E20/cm3
可选的,在本发明另一实施例中,所述MgN层21的掺杂元素为C元素,其中所述C元素的掺杂浓度为1E15/cm3-1E20/cm3
可选的,在本发明另一实施例中,所述AlN层17和所述AlxGa1-xN层18为未掺杂膜层。
可选的,在本发明另一实施例中,所述AlN层17的厚度为2nm-15nm,例如所述AlN层17的厚度为2nm或6nm或11.6nm或15nm等。
所述MgN层21的厚度为2nm-15nm,例如所述MgN层21的厚度为2nm或7nm或10.5nm或15nm等。
所述AlxGa1-xN层18的厚度为5nm-20nm,例如所述AlxGa1-xN层18的厚度为5nm或8nm或13.5nm或20nm等。
所述AlyIn1-yGaN层19的厚度为5nm-20nm,例如所述AlyIn1-yGaN层19的厚度为5nm或7.3nm或14nm或20nm等。
所述InzGa1-zN层20的厚度为5nm-20nm,例如所述InzGa1-zN层20的厚度为5nm或8.2nm或13.5nm或17nm或20nm等。
通过上述描述可知,本发明实施例提供的具有复合超晶格电子阻挡层的LED芯片中的复合超晶格电子阻挡层是由AlN层、AlxGa1-xN层、AlyIn1-yGaN层、InzGa1-zN层和MgN层循环交替生长而成的周期性结构,其中AlN层能够减少电子阻挡层及P型半导体层与多量子阱层的晶格差异,减小因晶格失配带来的电极化效应,同时能提供一个较高的势垒能级,有效阻挡电子迁移到P型半导体层,提高空穴的注入效率;AlxGa1-xN层、AlyIn1-yGaN层和InzGa1-zN层的异质结界面处可以吸引电子形成浓度较高的面载流子(即二维电子气),与多量子阱层中的电子互相排斥从而有效将电子限制在量子阱中;MgN层可以提供更多的空穴,增加载流子的数量,提高电子和空穴的辐射复合效率,从而提高发光效率和光电性能。
根据密度泛函理论框架下的第一性原理,一个C原子取代一个N原子能够诱导体系自旋极化产生磁矩,从而使体系显示磁性,可以自旋注入载流子,大幅度提高电导率,进而可以提高空穴的注入效率。
也就是说,本发明实施例提供的具有复合超晶格电子阻挡层的LED芯片能够有效防止电子泄漏,同时能减弱引入电子阻挡层造成的有害极化效应,提高空穴的注入效率。
可选的,基于本发明上述实施例,在本发明另一实施例中还提供了一种具有复合超晶格电子阻挡层的LED芯片的制备方法,用于制备上述实施例所述的LED芯片,参考图4,图4为本发明实施例提供的一种具有复合超晶格电子阻挡层的LED芯片的制备方法的流程示意图,所述制备方法包括:
S101:提供一衬底。
S102:在第一方向上,依次在所述衬底的一侧形成N型半导体层、多量子阱层、复合超晶格电子阻挡层和P型半导体层;所述第一方向垂直于所述衬底所在平面,且由所述衬底指向所述N型半导体层;其中,所述复合超晶格电子阻挡层包括在所述第一方向上层叠设置的多个第一复合膜层,所述第一复合膜层包括在所述第一方向上依次层叠设置的AlN层、AlxGa1-xN层、AlyIn1-yGaN层、InzGa1-zN层和MgN层,0<x<1,0<y<1,0<z<1。
具体的,在本发明实施例中以比对的方式进行说明,具体如下:
对比例,即现有技术中常规LED芯片的制备流程:
采用MOCVD设备,所用的MO源有金属源,包括三甲基镓TMGa、三乙基镓TEGa、三甲基铟TMIn、二茂镁Cp2Mg、三甲基铝TMAl,其中TMGa和TEGa作为Ga源,气态源包括硅烷SiH4和氨气NH3,其中NH3为N源,载气包括H2和N2,N型和P型掺杂源分别是硅烷SiH4和二茂镁Cp2Mg,使用PSS镀AlN衬底。
升温至1100℃,进行5min H化处理,去除表面杂质等,起到衬底清洗的作用。
通入TMGa,生长缓冲层,厚度为2nm,温度850℃。
通入TMGa,生长U-GaN层,厚度为2300nm,温度1125℃。
通入TMGa,SiH4生长N型半导体层,厚度为2000nm,温度1085℃,SiH4的浓度为2E19/cm3
通入TMGa,SiH4生长低掺N型氮化镓层,厚度为150nm,温度1085℃,Si杂质的浓度为3E17/cm3
通入TEGa、TMIn、SiH4生长多量子阱层,总厚度为140nm,其中阱的温度为780℃,垒的温度为890℃。
通入TMGa,Cp2Mg生长P型半导体层,厚度为0.4μm,温度965℃,Mg的浓度为2E19/cm3
本申请实施例一:
采用设备MOCVD,所用的MO源有金属源,包括三甲基镓TMGa、三乙基镓TEGa、三甲基铟TMIn、二茂镁Cp2Mg、三甲基铝TMAl,其中TMGa和TEGa作为Ga源,气态源包括硅烷SiH4和氨气NH3,其中NH3为N源,载气包括H2和N2,N型、P型和C掺杂源分别是硅烷SiH4、二茂镁Cp2Mg和乙炔C2H2,使用PSS镀AlN衬底。
升温至1100℃,进行5min H化处理,去除表面杂质等,起到衬底清洗作用。
通入TMGa,生长缓冲层,厚度为2nm,温度800℃。
通入TMGa,生长U-GaN层,厚度为2300nm,温度1120℃。
通入TMGa,SiH4生长N型半导体层,厚度为2000nm,温度1070℃,SiH4的浓度为2E19/cm3
通入TMGa,SiH4生长低掺N型氮化镓层,厚度为150nm,温度1070℃,Si杂质的浓度为4E17/cm3
通入TEGa、TMIn、SiH4生长多量子阱层,总厚度为140nm,其中阱的温度为770℃,垒的温度为880℃。
通入TEGa、TMIn、TMAl、C2H2、Cp2Mg生长本发明实施例中的复合超晶格电子阻挡层,AlN层的厚度为2nm、AlxGa1-xN层的厚度为8nm、AlyIn1-yGaN层的厚度为10nm、InzGa1-zN层的厚度为5nm、MgN层的厚度为3nm,周期设定为6,C元素的浓度为2E16/cm3,Mg元素的浓度为1E20/cm3
通入TMGa,Cp2Mg生长P型半导体层,厚度为0.4μm,温度950℃,Mg的浓度为2E19/cm3
本申请实施例二:
采用MOCVD设备,所用的MO源有金属源,包括三甲基镓TMGa、三乙基镓TEGa、三甲基铟TMIn、二茂镁Cp2Mg、三甲基铝TMAl,其中TMGa和TEGa作为Ga源,气态源包括硅烷SiH4、氨气NH3,其中NH3为N源,载气包括H2和N2,N型、P型和C掺杂源分别是硅烷SiH4、二茂镁Cp2Mg和乙炔C2H2,使用PSS镀AlN衬底。
升温至1100℃,进行5min H化处理,去除表面杂质等,起到衬底清洗作用。
通入TMGa,生长缓冲层,厚度为2nm,温度800℃。
通入TMGa,生长U-GaN层,厚度为2300nm,温度1120℃。
通入TMGa,SiH4生长N型半导体层,厚度为2000nm,温度1070℃,SiH4的浓度为2E19/cm3
通入TMGa,SiH4生长低掺N型氮化镓层,厚度为150nm,温度1070℃,Si杂质的浓度为4E17/cm3
通入TEGa、TMGa、TMIn、SiH4生长浅阱,总厚度为230μm。
通入TEGa、TMIn、SiH4生长多量子阱层,总厚度为140nm,其中阱的温度为770℃,垒的温度为880℃。
通入TEGa、TMIn、TMAl、C2H2、Cp2Mg生长本发明实施例中的复合超晶格电子阻挡层,AlN层的厚度为2nm、AlxGa1-xN层的厚度为10nm、AlyIn1-yGaN层的厚度为10nm、InzGa1-zN层的厚度为5nm、MgN层的厚度为3nm,周期设定为8,C元素的浓度为1E18/cm3,Mg元素的浓度为1.5E20/cm3
通入TMGa,Cp2Mg生长P型半导体层,厚度为0.4μm,温度950℃,Mg的浓度为2E19/cm3
本申请实施例三:
采用设备MOCVD,所用的MO源有金属源,包括三甲基镓TMGa、三乙基镓TEGa、三甲基铟TMIn、二茂镁Cp2Mg、三甲基铝TMAl,其中TMGa和TEGa作为Ga源,气态源有硅烷SiH4和氨气NH3,载气为H2和N2,其中NH3为N源,N型、P型和C掺杂源分别是硅烷SiH4、二茂镁Cp2Mg和乙炔C2H2,使用PSS镀AlN衬底。
升温至1100℃,进行5min H化处理,去除表面杂质等,起到衬底清洗作用。
通入TMGa,生长缓冲层,厚度为2nm,温度800℃。
通入TMGa,生长U-GaN层,厚度为2300nm,温度1120℃。
通入TMGa,SiH4生长N型半导体层,厚度为2000nm,温度1070℃,SiH4的浓度为2E19/cm3
通入TMGa,SiH4生长低掺N型氮化镓层,厚度为150nm,温度1070℃,Si杂质的浓度为4E17/cm3
通入TEGa、TMIn、SiH4生长多量子阱层,总厚度为140nm,其中阱的温度为770℃,垒的温度为880℃。
通入TEGa、TMIn、TMAl、C2H2、Cp2Mg生长本发明实施例中的复合超晶格电子阻挡层,AlN层的厚度为2nm、AlxGa1-xN层的厚度为5nm、AlyIn1-yGaN层的厚度为12nm、InzGa1-zN层的厚度为8nm、MgN层的厚度为2nm,周期设定为10,C元素的浓度为2E16/cm3,Mg元素的浓度为1E20/cm3
通入TMGa,Cp2Mg生长P型半导体层,厚度为0.4μm,温度950℃,Mg的浓度为2E19/cm3
通过上述描述可知,对比例中LED芯片并没有设置电子阻挡层,而本申请实施例一、实施例二和实施例三中的LED芯片均设置有本发明实施例中提供的复合超晶格电子阻挡层,本申请实施例一、实施例二和实施例三的区别以上内容有所体现,主要的改进是每个实施例中复合超晶格电子阻挡层的参数选取不同。
通过将本申请实施例一、实施例二和实施例三与对比例进行比对后发现,在LED芯片加入复合超晶格电子阻挡层后,复合超晶格电子阻挡层中的AlN层可以减小晶格失配引起的压电极化电场,使得由量子限制斯塔克效应引起的能带弯曲变小,导致电子和空穴的波函数的有效重叠增加,因此电子与空穴的复合几率得到提高,进而提高LED芯片的量子效率。另一方面,掺C后可以使超体系显示磁性,既可以通过电子的电荷,也可以通过自旋来实现载流子的注入;其次,AlxGa1-xN层、AlyIn1-yGaN层和InzGa1-zN层的异质结界面处可以吸引电子形成浓度较高的面载流子(即二维电子气),与多量子阱层中的电子互相排斥从而有效将电子限制在量子阱中;与此同时,AlyIn1-yGaN层注入Mg元素后可以形成P型半导体,可以和MgN层一起为辐射复合提供空穴,因而可以进一步提高LED芯片的发光效率。
以上对本发明所提供的一种具有复合超晶格电子阻挡层的LED芯片及制备方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素,或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种具有复合超晶格电子阻挡层的LED芯片,其特征在于,所述LED芯片包括:
衬底;
在第一方向上,依次位于所述衬底一侧的N型半导体层、多量子阱层、复合超晶格电子阻挡层和P型半导体层;所述第一方向垂直于所述衬底所在平面,且由所述衬底指向所述N型半导体层;
其中,所述复合超晶格电子阻挡层包括在所述第一方向上层叠设置的多个第一复合膜层,所述第一复合膜层包括在所述第一方向上依次层叠设置的AlN层、AlxGa1-xN层、AlyIn1- yGaN层、InzGa1-zN层和MgN层,0<x<1,0<y<1,0<z<1。
2.根据权利要求1所述的LED芯片,其特征在于,所述AlyIn1-yGaN层的掺杂元素为C元素和Mg元素。
3.根据权利要求2所述的LED芯片,其特征在于,所述C元素的掺杂浓度为1E15/cm3-1E20/cm3,所述Mg元素的掺杂浓度为2E17/cm3-2E20/cm3
4.根据权利要求1所述的LED芯片,其特征在于,所述InzGa1-zN层的掺杂元素为C元素。
5.根据权利要求1所述的LED芯片,其特征在于,所述MgN层的掺杂元素为C元素。
6.根据权利要求4或5所述的LED芯片,其特征在于,所述C元素的掺杂浓度为1E15/cm3-1E20/cm3
7.根据权利要求1所述的LED芯片,其特征在于,所述AlN层的厚度为2nm-15nm;
所述MgN层的厚度为2nm-15nm。
8.根据权利要求1所述的LED芯片,其特征在于,所述AlxGa1-xN层的厚度为5nm-20nm;
所述AlyIn1-yGaN层的厚度为5nm-20nm;
所述InzGa1-zN层的厚度为5nm-20nm。
9.根据权利要求1所述的LED芯片,其特征在于,所述复合超晶格电子阻挡层中所述第一复合膜层在所述第一方向上层叠设置的层数为5层-20层。
10.一种具有复合超晶格电子阻挡层的LED芯片的制备方法,其特征在于,用于制备权利要求1-9任一项所述的LED芯片,所述制备方法包括:
提供一衬底;
在第一方向上,依次在所述衬底的一侧形成N型半导体层、多量子阱层、复合超晶格电子阻挡层和P型半导体层;所述第一方向垂直于所述衬底所在平面,且由所述衬底指向所述N型半导体层;其中,所述复合超晶格电子阻挡层包括在所述第一方向上层叠设置的多个第一复合膜层,所述第一复合膜层包括在所述第一方向上依次层叠设置的AlN层、AlxGa1-xN层、AlyIn1-yGaN层、InzGa1-zN层和MgN层,0<x<1,0<y<1,0<z<1。
CN202310382707.2A 2023-04-11 2023-04-11 具有复合超晶格电子阻挡层的led芯片及制备方法 Pending CN116344697A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310382707.2A CN116344697A (zh) 2023-04-11 2023-04-11 具有复合超晶格电子阻挡层的led芯片及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310382707.2A CN116344697A (zh) 2023-04-11 2023-04-11 具有复合超晶格电子阻挡层的led芯片及制备方法

Publications (1)

Publication Number Publication Date
CN116344697A true CN116344697A (zh) 2023-06-27

Family

ID=86894908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310382707.2A Pending CN116344697A (zh) 2023-04-11 2023-04-11 具有复合超晶格电子阻挡层的led芯片及制备方法

Country Status (1)

Country Link
CN (1) CN116344697A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832348A (zh) * 2024-03-06 2024-04-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832348A (zh) * 2024-03-06 2024-04-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117832348B (zh) * 2024-03-06 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN218069879U (zh) 一种发光二极管外延片及发光二极管
CN107180899B (zh) 一种深紫外led
CN115458650A (zh) 发光二极管外延片及其制备方法、发光二极管
US7153713B2 (en) Method for manufacturing high efficiency light-emitting diodes
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114709309A (zh) 一种外延片、外延片制备方法以及发光二极管
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116344697A (zh) 具有复合超晶格电子阻挡层的led芯片及制备方法
CN110911529B (zh) 一种发光二极管外延结构生长方法
CN112951961B (zh) 一种深紫外led及其制作方法
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
JPH11354840A (ja) GaN系量子ドット構造の製造方法およびその用途
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
CN102332510A (zh) 采用金属有机化合物气相外延技术生长高抗静电能力发光二极管的方法
CN112259651B (zh) 一种具有p型插入层的led芯片及制作方法
CN110993748B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN115000250A (zh) 一种GaN LED结构及其制作方法
CN113451462A (zh) 一种led外延结构及其制备方法与led芯片
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN117913191B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117727849B (zh) 一种发光二极管外延片及制备方法
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114497305B (zh) 一种外延片、外延片制备方法以及发光二极管
CN117810325B (zh) 一种高光效的发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination