CN113451462A - 一种led外延结构及其制备方法与led芯片 - Google Patents

一种led外延结构及其制备方法与led芯片 Download PDF

Info

Publication number
CN113451462A
CN113451462A CN202011333145.5A CN202011333145A CN113451462A CN 113451462 A CN113451462 A CN 113451462A CN 202011333145 A CN202011333145 A CN 202011333145A CN 113451462 A CN113451462 A CN 113451462A
Authority
CN
China
Prior art keywords
layer
gan
well
growing
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011333145.5A
Other languages
English (en)
Other versions
CN113451462B (zh
Inventor
李兵兵
黄国栋
黄嘉宏
林雅雯
杨顺贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Optoelectronic Technology Co ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202011333145.5A priority Critical patent/CN113451462B/zh
Publication of CN113451462A publication Critical patent/CN113451462A/zh
Application granted granted Critical
Publication of CN113451462B publication Critical patent/CN113451462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种LED外延结构及其制备方法与LED芯片。所述LED外延结构包括依次层叠设置的第一半导体层、多量子阱和第二半导体层,所述多量子阱由多个单量子阱层叠而成,其中,所述单量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层以及GaN势垒层;其中,所述调控层包括In层或InN层。本发明该结构可以有效提高多量子阱的界面质量,抑制In的偏析,降低点缺陷密度;使阱垒层的界面更加陡峭、光滑,降低多量子阱中的V形缺陷密度,从而使非辐射复合率降低;使多量子阱中的穿透位错在界面处湮灭,降低穿透位错密度,从而降低漏电流,提高LED外延结构的发光效率。

Description

一种LED外延结构及其制备方法与LED芯片
技术领域
本发明涉及半导体技术领域,尤其涉及一种发光二极管(Light-Emitting Diode,简写为LED)外延结构及其制备方法与LED芯片。
背景技术
近年来,GaN(氮化镓)基LED由于其高可靠性、高性价比以及高效率而吸引人们的广泛注意,并被应用于各行业;而InGaN(氮化铟镓)材料通过成分调控,其能带隙可在0.7eV到6.2eV范围内连续可调,因此具有InGaN/GaN多量子阱结构的LED的发光覆盖整个可见光范围,在Mini/Micro LED(微型/迷你LED)显示方面有着巨大的应用前景。然而,当前高In组分的LED仍然面临着严重的内量子效率低下的问题,主要有两方面原因:第一,由于InN(氮化铟)和GaN之间存在较大的晶格失配,因此制备的InGaN/GaN多量子阱内存在很大的压应力,所产生的极化电场会导致电子和空穴在空间分离和波函数交叠减小,使辐射复合效率降低,最终降低内量子效率;第二,InGaN的生长过程中能够产生大量的缺陷及In的偏析,这些缺陷起到非辐射复合中心的作用,从而造成了非辐射复合的增加,使其内量子效率降低。
因此,为了提高高In组分LED的发光效率,人们进行了大量的探索,比如图形衬底的使用、位错阻挡层、应力释放层的引入以及电子阻挡层的应用等,这都在一定程度上提高了高In组分LED的发光效率。然而,目前多量子阱结构大多为垒层和阱层的简单周期性叠加,人们对多量子阱结构的调整及制备方法的改善较少,这决定了以上方法始终不能完美解决高In组分LED内量子效率低的问题。
发明内容
鉴于上述现有技术的不足,本发明的目的在于提供一种LED外延结构及其制备方法与LED芯片,旨在解决现有高In组分LED内量子效率低的问题。
本发明的技术方案如下:
一种LED外延结构,所述LED外延结构包括依次层叠设置的第一半导体层、多量子阱和第二半导体层,所述多量子阱由多个单量子阱层叠而成,其中,所述单量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层以及GaN势垒层;其中,所述调控层包括In层或InN层。
可选地,所述多量子阱由n个单量子阱层叠而成,所述n为小于20的整数。
可选地,所述第一半导体层包括未掺杂的GaN缓冲层、位于所述未掺杂的GaN缓冲层上的u型GaN层、及位于所述u型GaN层上的n型GaN层,所述多量子阱位于所述n型GaN层上;
所述第二半导体层包括位于所述多量子阱上的p型AlGaN电子阻挡层、及位于所述p型AlGaN电子阻挡层上的p型GaN层。
可选地,所述多量子阱中In的摩尔含量≥25%。
一种LED芯片,其中,包括第一电极、第二电极和本发明所述的LED外延结构,所述第一电极设置于所述第一半导体层上,所述第二电极设置于所述第二半导体层上。
一种LED外延结构的制备方法,其中,所述方法包括:
提供衬底;
在所述衬底上生长第一半导体层;
在所述第一半导体层上生长多量子阱;
在所述多量子阱上生长第二半导体层;
其中,所述多量子阱由多个单量子阱层叠而成,所述单量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层以及GaN势垒层;其中,所述调控层包括In层或InN层。
可选地,所述单量子阱的生长,包括以下步骤:
生长第一GaN过渡层;
在所述第一GaN过渡层上生长InGaN势阱层;
停止通入Ga前驱体气体,仅通入In前驱体气体及NH3,持续10-120s,在所述InGaN势阱层上生长得到调控层;
停止通入In前驱体气体,恢复通入Ga前驱体气体及NH3,在所述调控层上生长得到第二GaN过渡层;
在所述第二GaN过渡层上生长GaN势垒层,完成所述单量子阱的生长。
可选地,所述第一GaN过渡层和第二GaN过渡层的厚度均为0.5~2nm,所述第一GaN过渡层和第二GaN过渡层的生长温度均介于所述InGaN势阱层的生长温度和所述GaN势垒层的生长温度之间。
可选地,所述仅通入In前驱体气体及NH3的步骤中,所述In前驱体气体的流量为250-500sccm,所述NH3的流量为0-80sccm。
可选地,所述多量子阱由n个单量子阱层叠而成,所述n为小于20的整数。
有益效果:本发明对多量子阱的结构进行了改进,在InGaN势阱层与GaN势垒层之间增设富In层(即In层或InN层,作为调控层),从而能够改善InGaN势阱层边界的微观结构,使其边界更加陡峭、光滑,防止In的偏析;且插入了生长温度高于InGaN势阱层而低于GaN势垒层的GaN过渡层,较高温度GaN对阱垒层的界面有改善作用,且又不至于温度太高而破坏调控层,且可以保护InGaN势阱层结构不被后续GaN势垒层的生长破坏,并减少InGaN势阱层的V型缺陷,进一步改善InGaN势阱层和GaN势垒层之间的界面质量。本发明的多量子阱具有整体质量更高的微结构,如更加光滑的表面和陡峭的界面、更低的缺陷密度,有效提高多量子阱的晶体质量,降低多量子阱中的非辐射复合,提高了高In组分LED的内量子效率。
附图说明
图1为本发明实施例提供的一种LED外延结构的制备方法的流程示意图。
图2为本发明实施例提供的一种单量子阱的制备方法的流程示意图。
图3为本发明实施例提供的一种LED外延结构的结构示意图。
具体实施方式
本发明提供一种LED外延结构及其制备方法与LED芯片,为使本发明的目的、技术方案及效果更加清楚、明确,以下对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本发明。
本发明实施例提供一种LED外延结构的制备方法,如图1所示,所述方法包括:
S10、提供衬底;
S20、在所述衬底上生长第一半导体层;
S30、在所述第一半导体层上生长多量子阱;其中,所述多量子阱由多个单量子阱层叠而成,所述单量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层以及GaN势垒层;其中,所述调控层包括In层或InN层;
S40、在所述多量子阱上生长第二半导体层。
本实施例对多量子阱的生长方式进行了改进,调控了多量子阱的微观结构。在InGaN势阱层生长后,生长富In金属层(即In层或InN层,作为调控层),富In金属层的沉积与InGaN的分解相平衡,从而能够改善InGaN势阱层边界的微观结构,使其边界更加陡峭、光滑,防止In的偏析;接着插入生长温度高于InGaN势阱层而低于GaN势垒层的GaN过渡层,较高温度GaN对阱垒层的界面有改善作用,且又不至于温度太高而破坏调控层,且可以保护InGaN势阱层结构不被后续GaN势垒层的生长破坏,并减少InGaN势阱层的V型缺陷,进一步改善InGaN势阱层和GaN势垒层之间的界面质量,再进行GaN势垒层的生长,通过该方法获得的多量子阱具有整体质量更高的微结构,如更加光滑的表面和陡峭的界面、更低的缺陷密度,有效提高多量子阱的晶体质量,降低多量子阱中的非辐射复合,提高了高In组分LED的内量子效率。
在一种实施方式中,所述多量子阱中In的摩尔含量≥25%。
在本实施例中,LED外延结构包括多个量子阱(简称为多量子阱),所述多量子阱由多个单量子阱层叠而成,假设所述多个为n个,n为小于20的整数。进一步地,n为大于1小于20的整数。更进一步地,可取n为9,采用该周期量子阱所获得的LED具有更好的发光效率和更好的电性能,当然所述n可以不限于采用此周期数。单量子阱代表一个周期,n个单量子阱代表n个周期。
假设n为3时,所述多量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层、GaN势垒层、第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层、GaN势垒层、第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层、GaN势垒层。
在一种实施方式中,所述单量子阱的生长,如图2所示,包括以下步骤:
S31、生长第一GaN过渡层;
S32、在所述第一GaN过渡层上生长InGaN势阱层;
S33、停止通入Ga前驱体气体,仅通入In前驱体气体及NH3,持续10-120s,在所述InGaN势阱层上生长得到调控层;
S34、停止通入In前驱体气体,恢复通入Ga前驱体气体及NH3,在所述调控层上生长得到第二GaN过渡层;
S35、在所述第二GaN过渡层上生长GaN势垒层,完成所述单量子阱的生长。
本实施例中,先使反应室仅通入Ga前驱体气体(如TEGa(三乙基镓),TMGa(三甲基镓))及NH3,生长第一GaN过渡层,接着制备InGaN势阱层,在InGaN势阱层生长后,使反应室仅通入In前驱体气体(如TMIn(三甲基铟))及NH3,持续通入10-120s,生长得到调控层,再使反应室仅通入Ga前驱体气体(如TEGa,TMGa)及NH3,生长第二GaN过渡层,再制备GaN势垒层,在GaN势垒层生长后,由此循环,获得多量子阱。上述步骤S31-S35表示制备一个量子阱(即单量子阱)的过程,循环重复n次步骤S31-S35,即可得到n个量子阱。
本实施例中,在InGaN势阱层生长后,使反应室中仅通入In前驱体气体及小流量NH3,由此调控表面分子动力学,在InGaN势阱层生长温度下,In前驱体气体以及小流量NH3的短时间通入,可获得富In金属层(即In层或InN层,作为调控层),富In金属层的沉积与InGaN的分解相平衡,从而能够改善InGaN势阱层边界的微观结构,使其边界更加陡峭、光滑,防止In的偏析;接着插入生长温度高于InGaN势阱层而低于GaN势垒层的GaN过渡层,较高温度GaN对阱垒层的界面有改善作用,且又不至于温度太高而破坏调控层,且可以保护InGaN势阱层结构不被后续GaN势垒层的生长破坏,并减少InGaN势阱层的V型缺陷,进一步改善InGaN势阱层和GaN势垒层之间的界面质量,再进行GaN势垒层的生长,通过该方法获得的多量子阱具有整体质量更高的微结构,如更加光滑的表面和陡峭的界面、更低的缺陷密度,有效提高多量子阱的晶体质量,降低多量子阱中的非辐射复合,提高了高In组分LED的内量子效率。
在一种实施方式中,所述仅通入In前驱体气体及NH3的步骤中,所述In前驱体气体的流量为250-500sccm,例如可以为280sccm、400sccm或500sccm;所述NH3的流量为0-80sccm,例如可以为20sccm、40sccm或70sccm。需说明的是,所述NH3的流量可以为0,也就是不通入NH3,仅通入In前驱体气体,这样可获得In层作为调控层;也可以同时通入In前驱体气体及小流量NH3,这样可获得InN层作为调控层。In层或InN层的沉积与InGaN的分解相平衡,从而能够改善InGaN势阱层边界的微观结构,使其边界更加陡峭、光滑,防止In的偏析。
在一种实施方式中,所述第一GaN过渡层的厚度为0.5~2nm,例如可以为0.5nm、1nm或2nm。
在一种实施方式中,所述第一GaN过渡层的生长温度介于所述InGaN势阱层的生长温度和所述GaN势垒层的生长温度之间。具体地,所述第一GaN过渡层的生长温度高于InGaN势阱层的生长温度,低于GaN势垒层的生长温度。在一种实施方式中,所述第一GaN过渡层的生长温度为720-800℃。
在一种实施方式中,所述第二GaN过渡层的厚度为0.5~2nm,例如可以为0.5nm、1nm或2nm。
在一种实施方式中,所述第二GaN过渡层的生长温度介于所述InGaN势阱层的生长温度和所述GaN势垒层的生长温度之间。具体地,所述第二GaN过渡层的生长温度高于InGaN势阱层的生长温度,低于GaN势垒层的生长温度。在一种实施方式中,所述第二GaN过渡层的生长温度为720-800℃。
在一种实施方式中,所述InGaN势阱层的生长温度为710-780℃。
在一种实施方式中,所述GaN势垒层的生长温度为820-880℃。
在一种实施方式中,所述多量子阱中,每个InGaN势阱层的厚度相同,为2.5-3.5nm,每个GaN势垒层的厚度相同,为9-13nm,每个GaN过渡层的厚度在0.5-2nm之间。
在一种实施方式中,所述第一半导体层包括n型GaN层。
在一种实施方式中,所述第一半导体层包括未掺杂的GaN缓冲层、位于所述未掺杂的GaN缓冲层上的u型GaN层、及位于所述u型GaN层上的n型GaN层,所述多量子阱位于所述n型GaN层上。
在一种实施方式中,所述第二半导体层包括p型GaN层。
在一种实施方式中,所述第二半导体层包括位于所述多量子阱上的p型AlGaN电子阻挡层、及位于所述p型AlGaN电子阻挡层上的p型GaN层。
在一种实施方式中,如图3所示,所述LED外延结构具体包括:衬底1、GaN缓冲层2、u型GaN层3、n型GaN层4、多量子阱5、p型AlGaN电子阻挡层6、p型GaN 7和欧姆接触层8;其中,所述多量子阱5由n个单量子阱层叠而成,所述单量子阱包括依次层叠设置的第一GaN过渡层5-1、InGaN势阱层5-2、调控层5-3、第二GaN过渡层5-4和GaN势垒层5-5;所述LED外延结构的制备方法,具体包括以下步骤:
提供衬底1;
在所述衬底1上生长GaN缓冲层2;
在所述GaN缓冲层2上生长u型GaN层3(可记为u-GaN层);
在所述u型GaN层3上生长n型GaN层4(可记为n-GaN层);
在所述n型GaN层4上生长多量子阱5(可记为MQW层);
在所述多量子阱5上生长p型AlGaN电子阻挡层6(可记为p-AlGaN层);
在所述p型AlGaN电子阻挡层6上生长p型GaN层7(可记为p-GaN层);
在所述p型GaN层7上生长欧姆接触层8,得到所述LED外延结构;
其中,所述多量子阱5由n个单量子阱交替层叠形成,所述单量子阱的生长,包括以下步骤:
在所述n型GaN层4上生长第一GaN过渡层5-1;
在所述第一GaN过渡层5-1上生长InGaN势阱层5-2;
停止通入Ga前驱体气体,仅通入In前驱体气体及NH3,持续10-120s,在所述InGaN势阱层上生长得到调控层5-3;
停止通入In前驱体气体,恢复通入Ga前驱体气体及NH3,在所述调控层5-3上生长得到第二GaN过渡层5-4;
在所述第二GaN过渡层5-4上生长GaN势垒层5-5,完成所述单量子阱的生长。
本发明实施例提供一种LED外延结构,所述LED外延结构包括依次层叠设置的第一半导体层、多量子阱和第二半导体层,所述多量子阱由多个单量子阱层叠而成,其中,所述单量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层以及GaN势垒层;其中,所述调控层包括In层或InN层。
本实施例对多量子阱的结构进行了改进,在InGaN势阱层与GaN势垒层之间增设富In金属层(即In层或InN层,作为调控层),从而能够改善InGaN势阱层边界的微观结构,使其边界更加陡峭、光滑,防止In的偏析;且插入了生长温度高于InGaN势阱层而低于GaN势垒层的GaN过渡层,较高温度GaN对阱垒层的界面有改善作用,且又不至于温度太高而破坏调控层,且可以保护InGaN势阱层结构不被后续GaN势垒层的生长破坏,并减少InGaN势阱层的V型缺陷,进一步改善InGaN势阱层和GaN势垒层之间的界面质量。本实施例的多量子阱具有整体质量更高的微结构,如更加光滑的表面和陡峭的界面、更低的缺陷密度,有效提高多量子阱的晶体质量,降低多量子阱中的非辐射复合,提高了高In组分LED的内量子效率。
在一种实施方式中,所述多量子阱中In的摩尔含量≥25%。
在本实施例中,LED外延结构包括多个量子阱(简称为多量子阱),所述多量子阱由多个单量子阱层叠而成,假设所述多个为n个,n为小于20的整数。进一步地,n为大于1小于20的整数。可取n为9,采用该周期量子阱所获得的LED具有更好的发光效率和更好的电性能,当然所述n可以不限于采用此周期数。单量子阱代表一个周期,n个单量子阱代表n个周期。
假设n为3时,所述多量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层、GaN势垒层、第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层、GaN势垒层、第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层、GaN势垒层。
在一种实施方式中,所述第一半导体层包括n型GaN层。
在一种实施方式中,所述第一半导体层包括未掺杂的GaN缓冲层、位于所述未掺杂的GaN缓冲层上的u型GaN层、及位于所述u型GaN层上的n型GaN层,所述多量子阱位于所述n型GaN层上。
在一种实施方式中,所述第二半导体层包括p型GaN层。
在一种实施方式中,所述第二半导体层包括位于所述多量子阱上的p型AlGaN电子阻挡层、及位于所述p型AlGaN电子阻挡层上的p型GaN层。
在一种实施方式中,所述LED外延结构具体包括:
衬底;
GaN缓冲层,所述GaN缓冲层位于所述衬底上;
u型GaN层,所述u型GaN层位于所述GaN缓冲层上;
n型GaN层,所述n型GaN层位于所述u型GaN层上;
多量子阱,所述多量子阱位于所述n型GaN层上;
p型AlGaN电子阻挡层,所述p型AlGaN电子阻挡层位于所述多量子阱上;
p型GaN层,所述p型GaN层位于所述p型AlGaN电子阻挡层上;
欧姆接触层,所述欧姆接触层位于所述p型GaN层上;
其中,所述多量子阱由多个单量子阱层叠而成,所述单量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层以及GaN势垒层;其中,所述调控层为In层或InN层。
本发明实施例提供一种LED芯片,其中,包括第一电极、第二电极和如上所述的LED外延结构,所述第一电极设置于所述第一半导体层上,所述第二电极设置于所述第二半导体层上。本实施例采用所述LED外延结构,实现了高In组分LED芯片的高内量子效率。
综上所述,本发明提供的一种LED外延结构及其制备方法与LED芯片,本发明在完成InGaN势阱层的生长后,在反应室中仅通入In前驱体气体与NH3,优化InGaN势阱层边界的微观结构,使界面更加陡峭、光滑,防止In的偏析,再生长中温的GaN过渡层,保护InGaN势阱层结构不被后续的GaN势垒层生长破坏。通过该方法可以有效提高多量子阱的界面质量,抑制In的偏析,降低点缺陷密度;使阱垒层的界面更加陡峭、光滑,降低多量子阱中的V形缺陷密度,从而使非辐射复合率降低;使多量子阱中的穿透位错在界面处湮灭,降低穿透位错密度,从而降低漏电流,提高LED的发光效率。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种LED外延结构,所述LED外延结构包括依次层叠设置的第一半导体层、多量子阱和第二半导体层,所述多量子阱由多个单量子阱层叠而成,其特征在于,所述单量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层以及GaN势垒层;其中,所述调控层包括In层或InN层。
2.根据权利要求1所述的LED外延结构,其特征在于,所述多量子阱由n个单量子阱层叠而成,所述n为小于20的整数。
3.根据权利要求1所述的LED外延结构,其特征在于,所述第一半导体层包括未掺杂的GaN缓冲层、位于所述未掺杂的GaN缓冲层上的u型GaN层、及位于所述u型GaN层上的n型GaN层,所述多量子阱位于所述n型GaN层上;
所述第二半导体层包括位于所述多量子阱上的p型AlGaN电子阻挡层、及位于所述p型AlGaN电子阻挡层上的p型GaN层。
4.根据权利要求1所述的LED外延结构,其特征在于,所述多量子阱中In的摩尔含量≥25%。
5.一种LED芯片,其特征在于,包括第一电极、第二电极和权利要求1-4任一项所述的LED外延结构,所述第一电极设置于所述第一半导体层上,所述第二电极设置于所述第二半导体层上。
6.一种LED外延结构的制备方法,其特征在于,所述方法包括:
提供衬底;
在所述衬底上生长第一半导体层;
在所述第一半导体层上生长多量子阱;
在所述多量子阱上生长第二半导体层;
其中,所述多量子阱由多个单量子阱层叠而成,所述单量子阱包括依次层叠设置的第一GaN过渡层、InGaN势阱层、调控层、第二GaN过渡层以及GaN势垒层;其中,所述调控层包括In层或InN层。
7.根据权利要求6所述的LED外延结构的制备方法,其特征在于,所述单量子阱的生长,包括以下步骤:
生长第一GaN过渡层;
在所述第一GaN过渡层上生长InGaN势阱层;
停止通入Ga前驱体气体,仅通入In前驱体气体及NH3,持续10-120s,在所述InGaN势阱层上生长得到调控层;
停止通入In前驱体气体,恢复通入Ga前驱体气体及NH3,在所述调控层上生长得到第二GaN过渡层;
在所述第二GaN过渡层上生长GaN势垒层,完成所述单量子阱的生长。
8.根据权利要求7所述的LED外延结构的制备方法,其特征在于,所述第一GaN过渡层和第二GaN过渡层的厚度均为0.5~2nm,所述第一GaN过渡层和第二GaN过渡层的生长温度均介于所述InGaN势阱层的生长温度和所述GaN势垒层的生长温度之间。
9.根据权利要求7所述的LED外延结构的制备方法,其特征在于,所述仅通入In前驱体气体及NH3的步骤中,所述In前驱体气体的流量为250-500sccm,所述NH3的流量为0-80sccm。
10.根据权利要求7所述的LED外延结构的制备方法,其特征在于,所述多量子阱由n个单量子阱层叠而成,所述n为小于20的整数。
CN202011333145.5A 2020-11-24 2020-11-24 一种led外延结构及其制备方法与led芯片 Active CN113451462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011333145.5A CN113451462B (zh) 2020-11-24 2020-11-24 一种led外延结构及其制备方法与led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011333145.5A CN113451462B (zh) 2020-11-24 2020-11-24 一种led外延结构及其制备方法与led芯片

Publications (2)

Publication Number Publication Date
CN113451462A true CN113451462A (zh) 2021-09-28
CN113451462B CN113451462B (zh) 2022-07-26

Family

ID=77808528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011333145.5A Active CN113451462B (zh) 2020-11-24 2020-11-24 一种led外延结构及其制备方法与led芯片

Country Status (1)

Country Link
CN (1) CN113451462B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393671A (zh) * 2023-12-08 2024-01-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280673A (ja) * 2001-03-15 2002-09-27 Sony Corp 半導体発光素子
JP2006128653A (ja) * 2004-09-28 2006-05-18 Sumitomo Chemical Co Ltd 3−5族化合物半導体、その製造方法及びその用途
CN1779998A (zh) * 2004-11-19 2006-05-31 方大集团股份有限公司 一种发光二极管结构及其生长方法
US20080123709A1 (en) * 2005-11-10 2008-05-29 Hersee Stephen D Process for Controlling Indium Clustering in InGaN LEDs Using Strain Arrays
JP2009182347A (ja) * 2009-05-18 2009-08-13 Sharp Corp 窒化物半導体発光素子及びその製造方法
US20100055820A1 (en) * 2008-08-26 2010-03-04 Sumitomo Electric Industries, Ltd. Method for producing nitride semiconductor optical device and epitaxial wafer
CN102280542A (zh) * 2011-09-02 2011-12-14 华灿光电股份有限公司 一种氮化镓基发光二极管多量子阱的生长方法
CN103066174A (zh) * 2013-01-10 2013-04-24 合肥彩虹蓝光科技有限公司 一种提高GaN基LED发光效率的外延结构及生长方法
CN103178176A (zh) * 2013-03-13 2013-06-26 扬州中科半导体照明有限公司 应用MQW生长的绿光GaN基LED外延结构
CN103872198A (zh) * 2014-03-24 2014-06-18 天津三安光电有限公司 一种多量子阱结构及采用该结构的发光二极管
CN105845792A (zh) * 2016-06-07 2016-08-10 合肥彩虹蓝光科技有限公司 一种高亮度青光led外延结构及生长工艺
CN205863212U (zh) * 2016-07-06 2017-01-04 安徽三安光电有限公司 一种具有复合式多量子阱层的发光二极管
CN109346575A (zh) * 2018-09-03 2019-02-15 淮安澳洋顺昌光电技术有限公司 一种发光二极管外延片及其制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280673A (ja) * 2001-03-15 2002-09-27 Sony Corp 半導体発光素子
JP2006128653A (ja) * 2004-09-28 2006-05-18 Sumitomo Chemical Co Ltd 3−5族化合物半導体、その製造方法及びその用途
CN1779998A (zh) * 2004-11-19 2006-05-31 方大集团股份有限公司 一种发光二极管结构及其生长方法
US20080123709A1 (en) * 2005-11-10 2008-05-29 Hersee Stephen D Process for Controlling Indium Clustering in InGaN LEDs Using Strain Arrays
US20100055820A1 (en) * 2008-08-26 2010-03-04 Sumitomo Electric Industries, Ltd. Method for producing nitride semiconductor optical device and epitaxial wafer
JP2009182347A (ja) * 2009-05-18 2009-08-13 Sharp Corp 窒化物半導体発光素子及びその製造方法
CN102280542A (zh) * 2011-09-02 2011-12-14 华灿光电股份有限公司 一种氮化镓基发光二极管多量子阱的生长方法
CN103066174A (zh) * 2013-01-10 2013-04-24 合肥彩虹蓝光科技有限公司 一种提高GaN基LED发光效率的外延结构及生长方法
CN103178176A (zh) * 2013-03-13 2013-06-26 扬州中科半导体照明有限公司 应用MQW生长的绿光GaN基LED外延结构
CN103872198A (zh) * 2014-03-24 2014-06-18 天津三安光电有限公司 一种多量子阱结构及采用该结构的发光二极管
CN105845792A (zh) * 2016-06-07 2016-08-10 合肥彩虹蓝光科技有限公司 一种高亮度青光led外延结构及生长工艺
CN205863212U (zh) * 2016-07-06 2017-01-04 安徽三安光电有限公司 一种具有复合式多量子阱层的发光二极管
CN109346575A (zh) * 2018-09-03 2019-02-15 淮安澳洋顺昌光电技术有限公司 一种发光二极管外延片及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393671A (zh) * 2023-12-08 2024-01-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117393671B (zh) * 2023-12-08 2024-03-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN113451462B (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
US8816322B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
CN103730552B (zh) 一种提高led发光效率的外延生长方法
CN108091740B (zh) 一种发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN108110098B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN102881788A (zh) 一种改善GaN基LED量子阱结构提高载子复合效率的外延生长方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN114883460A (zh) 发光二极管外延片及其制备方法
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN108281519B (zh) 一种发光二极管外延片及其制造方法
CN113161453B (zh) 发光二极管外延片及其制造方法
CN113451462B (zh) 一种led外延结构及其制备方法与led芯片
CN110911529A (zh) 一种发光二极管外延结构生长方法
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN112366260B (zh) 发光二极管外延片及其制造方法
CN109411577B (zh) 一种GaN基发光二极管外延片及其制备方法
CN114464709A (zh) 一种led外延片、外延生长方法及led芯片
CN112436082A (zh) 提高发光区中载流子分布均匀性的led外延结构及其生长方法
CN118522833B (zh) Led外延片及其制备方法、led

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Patentee after: Chongqing Kangjia Optoelectronic Technology Co.,Ltd.

Country or region after: China

Address before: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Patentee before: Chongqing Kangjia Photoelectric Technology Research Institute Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address