CN117393671A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents
发光二极管外延片及其制备方法、发光二极管 Download PDFInfo
- Publication number
- CN117393671A CN117393671A CN202311676293.0A CN202311676293A CN117393671A CN 117393671 A CN117393671 A CN 117393671A CN 202311676293 A CN202311676293 A CN 202311676293A CN 117393671 A CN117393671 A CN 117393671A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitting diode
- light
- gan layer
- ingan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 239000002131 composite material Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000000903 blocking effect Effects 0.000 claims abstract description 16
- 230000000737 periodic effect Effects 0.000 claims abstract description 10
- 239000000203 mixture Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 42
- 239000012159 carrier gas Substances 0.000 description 28
- 235000012431 wafers Nutrition 0.000 description 28
- 230000004888 barrier function Effects 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、发光二极管，涉及半导体光电器件领域。发光二极管外延片包括衬底和依次设于所述衬底上的AlN缓冲层、本征GaN层、N型GaN层、复合应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层，所述复合应力释放层为周期性结构，周期数为2~10，每个周期均包括依次层叠的InGaN层、InN层、低温GaN层、高温GaN层和Si掺InGaN层。实施本发明，可提升发光二极管的发光效率、提高抗静电能力、降低工作电压。
Description
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
近年来，GaN基发光二极管（LED）因其高光效、长寿命、高稳定性受到了研究者们的青睐。从市场前景来看，GaN系发光二极管在通用照明、车载、植物照明以及医学领域应用广泛。与已经商业化应用的普通蓝光GaN基LED相比，在长波长的黄绿光波段，GaN基LED的发光效率会快速地下降。导致GaN基黄绿光LED的光效下降的主要原因为，随着In组分的提高，InGaN量子阱层和GaN量子垒层之间因晶格失配而产生较大的应力，导致多量子阱有源区内存在较强的极化电场。由于强压电极化会在InGaN量子阱区产生高达1~3MV/cm的极化电场，导致量子阱有源区能带的倾斜和电子与空穴的分离，严重降低了LED器件的发光效率。并且，由于高In组分的InGaN量子阱层的生长温度通常相对较低，因此体材料中原子迁移率低，低温下点缺陷增多，导致有源区内的非辐射复合中心增加，造成发光效率的衰减和抗静电能力下降、工作电压升高。
为了缓解上述现象，最常用的方法是采用应力释放层来缓冲量子阱垒间的失配应力。一般的做法是通过在N型层后插入InGaN/Si掺GaN超晶格层来缓解量子阱垒中的应力，其生长温度一般恒定，且介于800℃~900℃之间；然而由于其结构单一，因此对高In组分的GaN基LED的应力缓冲作用不足。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可提升发光二极管的发光效率，提高抗静电能力，降低工作电压。
本发明还要解决的技术问题在于，提供一种发光二极管，其发光效率高、抗静电能力高、工作电压低。
为了解决上述问题，本发明公开了一种发光二极管外延片，包括衬底和依次设于所述衬底上的AlN缓冲层、本征GaN层、N型GaN层、复合应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层，所述复合应力释放层为周期性结构，周期数为2~10，每个周期均包括依次层叠的InGaN层、InN层、低温GaN层、高温GaN层和Si掺InGaN层；
其中，所述InGaN层中In组分的占比为0.08~0.2，且由第一个周期至最后一个周期逐渐增加，在单个周期中保持不变；
所述Si掺InGaN层中In组分的占比＜0.1；
所述InGaN层中In组分的占比＞所述Si掺InGaN层中In组分的占比；
所述Si掺InGaN层中Si组分的掺杂浓度为1×1017cm-3~1×1018cm-3，且沿外延生长方向，Si的掺杂浓度在单个周期中先逐渐增加再逐渐减小；
所述低温GaN层的生长温度为750℃~800℃；所述高温GaN层的生长温度为800℃~830℃。
作为上述技术方案的改进，所述复合应力释放层的周期数为3~8；单个所述InGaN层的厚度为2nm~5nm；单个所述InN层的厚度为0.5nm~2nm；单个所述低温GaN层的厚度为1nm~2nm。
作为上述技术方案的改进，所述复合应力释放层的第一个周期中，所述InGaN层中In组分的占比为0.08~0.1；
所述复合应力释放层的最后一个周期中，所述InGaN层中In组分的占比为0.16~0.2。
作为上述技术方案的改进，单个所述高温GaN层的厚度为1nm~2nm；
单个所述Si掺InGaN层的厚度为5nm~12nm。
作为上述技术方案的改进，单个所述高温GaN层的厚度与单个所述Si掺InGaN层的厚度比为1:5~1:8。
作为上述技术方案的改进，所述Si掺InGaN层中，沿外延生长方向，Si的掺杂浓度在单个周期中由第一预设浓度逐渐增加至第二预设浓度，再逐渐降低至第三预设浓度；
其中，所述第一预设浓度为1×1017cm-3~1.8×1017cm-3，所述第二预设浓度为4.8×1017cm-3~6×1017cm-3，所述第三预设浓度为1.1×1017cm-3~2×1017cm-3。
作为上述技术方案的改进，Si掺InGaN层的In组分占比≤0.05，以使所述Si掺InGaN层与所述高温GaN层的晶格失配度≤10%。
相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括：
提供衬底，在所述衬底上依次生长AlN缓冲层、本征GaN层、N型GaN层、复合应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层，所述复合应力释放层为周期性结构，周期数为2~10，每个周期均包括依次层叠的InGaN层、InN层、低温GaN层、高温GaN层和Si掺InGaN层；
其中，所述InGaN层中In组分的占比为0.08~0.2，且由第一个周期至最后一个周期逐渐增加，在单个周期中保持不变；
所述Si掺InGaN层中In组分的占比＜0.1；
所述InGaN层中In组分的占比＞所述Si掺InGaN层中In组分的占比；
所述Si掺InGaN层中Si组分的掺杂浓度为1×1017cm-3~1×1018cm-3，且沿外延生长方向，Si的掺杂浓度在单个周期中先逐渐增加再逐渐减小；
所述低温GaN层的生长温度为750℃~800℃；所述高温GaN层的生长温度为800℃~830℃。
作为上述技术方案的改进，所述复合应力释放层的生长压力为100torr~200torr；
所述InGaN层的生长温度为750℃~800℃；
所述InN层的生长温度为730℃~760℃；
所述Si掺InGaN层的生长温度为830℃~860℃。
相应的，本发明还公开了一种发光二极管，其包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
1. 本发明的发光二极管外延片中，复合应力释放层为周期性结构，每个周期均包括依次层叠的InGaN层、InN层、低温GaN层、高温GaN层和Si掺InGaN层。
首先，InGaN层中In组分的占比由第一个周期至最后一个周期逐渐增加，且在单个周期中保持不变，InGaN层中In组分的占比分周期渐变掺杂，实现逐层释放应力，同时能够降低复合应力释放层的平均In含量，提高晶体质量；InGaN层中In组分的占比＞Si掺InGaN层中In组分的占比，可最大限度地模拟接近有源区极化电场，充分地提前释放有源区内的极化电场，提高二极管发光效率；
其次，通过InN层和低温GaN层的配合，提高InGaN层的稳定性和界面的清晰度，降低电子的移动速率，进一步释放有源区内的极化电场，增加有源区内电子空穴对，提高二极管发光效率；
再次，高温GaN层由于生长温度较高，可以提高晶格质量，为后续生长Si掺InGaN层提供平整的表面；
最后，Si掺InGaN层中Si的掺杂浓度在单个周期中先逐渐增加再逐渐减小，高温GaN层和Si掺InGaN层配合，不仅提高电子的横向扩展能力，还能够对底层延伸的晶体缺陷进行阻挡甚至转向和湮灭，提高二极管发光效率，提高抗静电能力，降低工作电压。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图；
图2是本发明一实施例中复合应力释放层的结构示意图；
图3是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1~图2，本发明公开了一种发光二极管外延片，包括衬底1和依次设于衬底1上的AlN缓冲层2、本征GaN层3、N型GaN层4、复合应力释放层5、多量子阱层6、电子阻挡层7、P型GaN层8和欧姆接触层9。
其中，复合应力释放层5为周期性结构，周期数为2~10，优选的为3~8，每个周期均包括依次层叠的InGaN层51、InN层52、低温GaN层53、高温GaN层54和Si掺InGaN层55。
第一，InGaN层51中In组分的占比由第一个周期至最后一个周期逐渐增加，在单个周期中保持不变。InGaN层51中In组分的占比分周期渐变掺杂，实现逐层释放应力，同时能够降低复合应力释放层5的平均In含量，提高晶体质量。
第二，Si掺InGaN层55中In组分的占比较小，且InGaN层51中In组分的占比＞Si掺InGaN层55中In组分的占比，可最大限度地模拟接近有源区极化电场，充分地提前释放有源区内的极化电场，提高二极管发光效率。
第三，通过InN层52和低温GaN层53的配合，提高InGaN层51的稳定性和界面的清晰度，降低电子的移动速率，进一步释放有源区内的极化电场，增加有源区内电子空穴对，提高二极管发光效率。
第四，高温GaN层54由于生长温度较高，可以提高晶格质量，为后续生长Si掺InGaN层55提供平整的表面。
第五，Si掺InGaN层55中，沿外延生长方向，Si的掺杂浓度在单个周期中先逐渐增加再逐渐减小。高温GaN层54和Si掺InGaN层55配合，不仅提高电子的横向扩展能力，还能够对底层延伸的晶体缺陷进行阻挡甚至转向和湮灭，提高二极管发光效率，提高抗静电能力，降低工作电压。
综上所述，本发明通过对复合应力释放层5的设计，可提升二极管的发光效率，降低工作电压，提高抗静电能力。
具体的，InGaN层51中In组分的占比为0.08~0.2。具体的，复合应力释放层5的第一个周期中，InGaN层51中In组分的占比为0.08~0.12，优选的为0.08~0.1，示例性的为0.085、0.09或0.095，但不限于此；复合应力释放层5的最后一个周期中，InGaN层51中In组分的占比为0.15~0.2，优选的为0.16~0.2，示例性的为0.17、0.18或0.19，但不限于此。
具体的，单个InGaN层51的厚度为2nm~7nm，优选的为2nm~5nm，示例性的为2.5nm、3nm、3.5nm或4nm，但不限于此。
具体的，单个InN层52的厚度为0.5nm~3nm，若InN层52的厚度＜0.5nm，难以有效提高InGaN层51的稳定性和界面的清晰度；若InN层52的厚度＞3nm，会引起缺陷增加。优选的，单个InN层52的厚度为0.5nm~2nm，示例性的为1nm、1.5nm或1.8nm，但不限于此。
具体的，单个低温GaN层53的厚度为0.5nm~3nm，优选的为1nm~2nm，示例性的为1.2nm、1.4nm、1.6nm或1.8nm，但不限于此。
具体的，低温GaN层53的生长温度为750℃~800℃，示例性的为760℃、770℃、780℃或790℃，但不限于此。
具体的，单个高温GaN层54的厚度为0.5nm~3nm，优选的为1nm~2nm，示例性的为1.2nm、1.4nm、1.6nm或1.8nm，但不限于此。
具体的，高温GaN层54的生长温度为800℃~830℃，示例性的为810℃、820℃或825℃，但不限于此。
具体的，Si掺InGaN层55中Si组分的掺杂浓度为1×1017cm-3~1×1018cm-3。具体的，Si掺InGaN层55中，沿外延生长方向，Si的掺杂浓度在单个周期中由第一预设浓度逐渐增加至第二预设浓度，再逐渐降低至第三预设浓度；其中，第一预设浓度为1×1017cm-3~2.5×1017cm-3，优选的为1×1017cm-3~1.8×1017cm-3，示例性的为1.2×1017cm-3、1.4×1017cm-3或1.6×1017cm-3，但不限于此；第二预设浓度为4×1017cm-3~8×1017cm-3，优选的为4.8×1017cm-3~6×1017cm-3，示例性的为5×1017cm-3、5.2×1017cm-3、5.4×1017cm-3或5.6×1017cm-3，但不限于此；第三预设浓度为1×1017cm-3~3×1017cm-3，优选的为1.1×1017cm-3~2×1017cm-3，示例性的为1.2×1017cm-3、1.4×1017cm-3、1.6×1017cm-3或1.8×1017cm-3，但不限于此。
具体的，Si掺InGaN层55中In组分的占比＜0.1，示例性的为0.02、0.04、0.06或0.08，但不限于此。优选的，在本发明的一个实施例中，Si掺InGaN层55中In组分的占比≤0.05，以使Si掺InGaN层55与高温GaN层54的晶格失配度≤10%，提高晶格质量，提高二极管发光效率。
具体的，单个Si掺InGaN层55的厚度为5nm~15nm，优选的为5nm~12nm，示例性的为6nm、8nm或10nm，但不限于此。优选的，在本发明的一个实施例中，单个高温GaN层54的厚度与单个Si掺InGaN层55的厚度比为1:5~1:8。
其中，衬底1可为蓝宝石衬底、硅衬底或SiC衬底，但不限于此。优选的为蓝宝石衬底。
其中，AlN缓冲层2的厚度为25nm~110nm，示例性的为50nm、60nm、75nm、90nm或100nm，但不限于此。
其中，本征GaN层3的厚度为1.5μm~3.5μm，示例性的为1.8μm、2μm、2.2μm、2.5μm、3μm或3.2μm，但不限于此。
其中，N型GaN层4的掺杂元素为Si，但不限于此。N型GaN层4的掺杂浓度为2.3×1018cm-3~8.7×1018cm-3。N型GaN层4的厚度为1μm~2.5μm，示例性的为1.4μm、1.6μm、1.8μm或2μm，但不限于此。
其中，多量子阱层6为依次层叠生长的InGaN量子阱层、GaN盖层和Si掺GaN量子垒层，周期数为6~15。InGaN量子阱层中In组分的占比为0.25~0.4，单个InGaN量子阱层的厚度为2nm~5nm，单个GaN盖层的厚度为1.1nm~2.5nm，Si掺GaN量子垒层中Si的掺杂浓度为3.3×1017cm-3~6.7×1017cm-3，单个Si掺GaN量子垒层的厚度为6nm~20nm。
其中，电子阻挡层7为AlGaN层，但不限于此。电子阻挡层7的厚度为20nm~125nm，Al组分的占比为0.45~0.7。
其中，P型GaN层8的掺杂元素为Mg，但不限于此。P型GaN层8中Mg的掺杂浓度为4.2×1018cm-3~2.5×1019cm-3。P型GaN层8的厚度为40nm~200nm。
其中，欧姆接触层9为P型InGaN层，P型掺杂元素为Mg，但不限于此。Mg的掺杂浓度为1.5×1019cm-3~4.5×1019cm-3，In组分的掺杂浓度为1.1×102cm-3~8×102cm-3，欧姆接触层9的厚度为5nm~30nm。
相应的，参考图3，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括以下步骤：
S101：提供衬底；
S102：在衬底上生长AlN缓冲层；
具体的，可采用磁控溅射法（PVD）生长AlN缓冲层，生长温度为500℃~600℃，功率为3500W~5000W，生长时，以Ar为溅射气体，以N2为前驱体，以Al为溅射靶材，通少量O2调节晶体质量。
S103：在AlN缓冲层上生长本征GaN层；
具体地，在MOCVD中生长本征GaN层，生长温度为1000℃~1100℃，生长压力为100torr~200torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
S104：在本征GaN层上生长N型GaN层；
具体的，在MOCVD中生长N型GaN层，生长温度为1100℃~1200℃，生长压力为150torr~300torr。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为N型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
S105：在N型GaN层上生长复合应力释放层；
具体的，在MOCVD中周期性依次层叠生长InGaN层、InN层、低温GaN层、高温GaN层和Si掺InGaN层，以形成复合应力释放层。其中，InGaN层的生长温度为750℃~800℃，生长压力为100torr~200torr；生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，InN层的生长温度为730℃~760℃，生长压力为100torr~200torr；生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TMIn作为In源。其中，低温GaN层的生长温度为750℃~800℃，生长压力为100torr~200torr；生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源。其中，高温GaN层的生长温度为800℃~830℃，生长压力为100torr~200torr；生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源。其中，Si掺InGaN层的生长温度为830℃~860℃，生长压力为100torr~200torr；生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以N2作为载气，通入TEGa作为Ga源。
S106：在复合应力释放层上生长多量子阱层；
具体的，在MOCVD中周期性生长InGaN量子阱层、GaN盖层和Si掺GaN量子垒层，以形成多量子阱层。其中，InGaN量子阱层的生长温度为710℃~750℃，生长压力为100torr~150torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，GaN盖层的生长温度为710℃~750℃，生长压力为100torr~200torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。其中，Si掺GaN量子垒层的生长温度为850℃~900℃，生长压力为100torr~200torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以H2和N2作为载气，通入TEGa作为Ga源。
S107：在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中生长AlGaN层，作为电子阻挡层。其中，生长温度为930℃~980℃，生长压力为100torr~230torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TMAl作为Al源，通入TEGa作为Ga源。
S108：在电子阻挡层上生长P型GaN层；
具体的，在MOCVD中生长P型GaN层，生长温度为950℃~1000℃，生长压力为300torr~400torr。生长时，在MOCVD反应室中通入NH3作为N源，通入CP2Mg作为P型掺杂源；以H2和N2作为载气，通入TEGa作为Ga源。
S109：在P型GaN层上生长欧姆接触层；
具体的，在MOCVD中生长欧姆接触层，生长温度为850℃~950℃，生长压力为150torr~200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入CP2Mg作为P型掺杂源，通入TMGa作为Ga源，通入TMIn作为In源，以H2和N2作为载气。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种发光二极管外延片，参考图1~图2，其包括衬底1和依次设于衬底1上的AlN缓冲层2、本征GaN层3、N型GaN层4、复合应力释放层5、多量子阱层6、电子阻挡层7、P型GaN层8和欧姆接触层9。
其中，衬底1为蓝宝石衬底，AlN缓冲层2的厚度为32nm。本征GaN层3的厚度为2.6μm。N型GaN层4的厚度为1.6μm，掺杂元素为Si，Si的掺杂浓度为6.7×1018cm-3。
其中，复合应力释放层5为周期性结构，周期数为10，每个周期均包括依次层叠的InGaN层51、InN层52、低温GaN层53、高温GaN层54和Si掺InGaN层55。InGaN层51中In组分的占比由第一个周期至第十个周期逐渐增加，分别为0.12、0.125、0.128、0.13、0.135、0.138、0.14、0.145、0.148、0.15，单个InGaN层51的厚度为7nm。单个InN层52的厚度为3nm。单个低温GaN层53的厚度为3nm，低温GaN层53的生长温度为770℃。单个高温GaN层54的厚度为3nm，高温GaN层54的生长温度为820℃。Si掺InGaN层55中，沿外延生长方向，Si的掺杂浓度在单个周期中由2.5×1017cm-3逐渐增加至8×1017cm-3，再逐渐降低至3×1017cm-3，In组分的占比为0.09，单个Si掺InGaN层55的厚度为15nm。
其中，多量子阱层6为周期性结构，周期数为10，每个周期为依次层叠的InGaN量子阱层、GaN盖层和Si掺GaN量子垒层，InGaN量子阱层中In组分的占比为0.29，单个InGaN量子阱层的厚度为3nm，单个GaN盖层的厚度为1.5nm，Si掺GaN量子垒层中Si的掺杂浓度为4×1017cm-3，单个Si掺GaN量子垒层的厚度为13nm。
其中，电子阻挡层7为AlGaN层，厚度为60nm，Al组分的占比为0.55。P型GaN层8的掺杂元素为Mg，掺杂浓度为8×1018cm-3，P型GaN层8的厚度为75nm。欧姆接触层9为P型InGaN层，P型掺杂元素为Mg，Mg的掺杂浓度为2×1019cm-3，In组分的掺杂浓度为5×102cm-3，欧姆接触层9的厚度为9nm。
本实施例中用于发光二极管外延片的制备方法，包括以下步骤：
（1）提供衬底；
（2）在衬底上生长AlN缓冲层；
其中，采用磁控溅射法（PVD）生长AlN缓冲层，生长温度为600℃，功率为5000W，以Ar为溅射气体，以N2为前驱体，以Al为溅射靶材，通少量O2调节晶体质量。
（3）在AlN缓冲层上生长本征GaN层；
其中，在MOCVD中生长本征GaN层，生长温度为1050℃，生长压力为150torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源。
（4）在本征GaN层上生长N型GaN层；
其中，在MOCVD中生长N型GaN层，生长温度为1160℃，生长压力为150torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入SiH4作为N型掺杂源。
（5）在N型GaN层上生长复合应力释放层；
具体的，在MOCVD中周期性依次层叠生长InGaN层、InN层、低温GaN层、高温GaN层和Si掺InGaN层，以形成复合应力释放层。其中，InGaN层的生长温度为780℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，InN层的生长温度为745℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TMIn作为In源。其中，低温GaN层的生长温度为780℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源。其中，高温GaN层的生长温度为815℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源。其中，Si掺InGaN层的生长温度为840℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以N2作为载气，通入TEGa作为Ga源。
（6）在复合应力释放层上生长多量子阱层；
具体的，在MOCVD中周期性生长InGaN量子阱层、GaN盖层和Si掺GaN量子垒层，以形成多量子阱层。其中，InGaN量子阱层的生长温度为730℃，生长压力为120torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，GaN盖层的生长温度为730℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。其中，Si掺GaN量子垒层的生长温度为870℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以H2和N2作为载气，通入TEGa作为Ga源。
（7）在多量子阱层上生长电子阻挡层；
其中，在MOCVD中生长AlGaN层，作为电子阻挡层，生长温度为950℃，生长压力为180torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TMAl作为Al源，通入TEGa作为Ga源。
（8）在电子阻挡层上生长P型GaN层；
其中，在MOCVD中生长P型GaN层，生长温度为950℃，生长压力为400torr。生长时，在MOCVD反应室中通入NH3作为N源，通入CP2Mg作为P型掺杂源；以H2和N2作为载气，通入TEGa作为Ga源。
（9）在P型GaN层上生长欧姆接触层；
具体的，在MOCVD中生长欧姆接触层，生长温度为900℃，生长压力为150torr。生长时，在MOCVD反应室中通入NH3作为N源，通入CP2Mg作为P型掺杂源，通入TMGa作为Ga源，通入TMIn作为In源，以H2和N2作为载气。
实施例2
本实施例提供一种发光二极管外延片，其与实施例1的区别在于，复合应力释放层5的周期数为6，相应的，InGaN层51中In组分的占比由第一个周期至第六个周期逐渐增加，分别为0.12、0.13、0.135、0.14、0.15，其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，其与实施例2的区别在于，InGaN层51中In组分的占比由第一个周期至第六个周期逐渐增加，分别为0.1、0.12、0.14、0.16、0.18、0.2。其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片，其与实施例3的区别在于，Si掺InGaN层55中In组分的占比为0.05。其余均与实施例3相同。
实施例5
本实施例提供一种发光二极管外延片，其与实施例4的区别在于，Si掺InGaN层55中，沿外延生长方向，Si的掺杂浓度在单个周期中由1.4×1017cm-3逐渐增加至5.4×1017cm-3，再逐渐降低至1.4×1017cm-3。其余均与实施例4相同。
实施例6
本实施例提供一种发光二极管外延片，其与实施例5的区别在于，单个InGaN层51的厚度为3nm，单个InN层52的厚度为1.5nm，单个低温GaN层53的厚度为1.5nm，单个高温GaN层54的厚度为1nm，单个Si掺InGaN层55的厚度为10nm。其余均与实施例5相同。
实施例7
本实施例提供一种发光二极管外延片，其与实施例6的区别在于，单个高温GaN层54的厚度为1.5nm。其余均与实施例6相同。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，复合应力释放层5的每个周期均包括依次层叠的InxGa1-xN层和Si掺GaN层。x为0.16，Si掺GaN层的掺杂浓度为4.5×1017cm-3。单个InxGa1-xN层的厚度为7nm，单个Si掺GaN层的厚度为15nm。相应的，在制备方法中，InxGa1-xN层的生长温度为800℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，Si掺GaN层的生长温度为850℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以H2作为载气，通入TEGa作为Ga源。其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，复合应力释放层5中不包括InN层52和低温GaN层53。相应的，在制备方法中也不包括上述两层的制备步骤。其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，InGaN层51中In组分的占比恒定为0.16，Si掺InGaN层55中Si组分的掺杂浓度恒定为5×1017cm-3。其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，InGaN层51中In组分的占比恒定为0.16。其余均与实施例1相同。
将实施例1~实施例7，对比例1~对比例4所得的发光二极管外延片进行测试，具体测试方法如下：
（1）将外延片制备成3mil×5mil尺寸的芯片，在3mA电流下测试其发光亮度；
（2）抗静电能力测试：在HBM（人体放电模型）模型下运用静电仪对基芯片的抗静电性能进行测试，测试芯片能承受反向4000V静电的通过比例；
（3）工作电压：使用Keithley2450型数字源表进行工作电压测试。
具体结果如下：
由表中可以看出，当将传统的发光二极管应力释放层结构（对比例1）中变更为本发明的复合应力释放层结构时，发光亮度由1.912mW提升至2.018mW，抗静电能力由90.34%提升至94.60%，工作电压由2.835V降低至2.817V，表明本发明的复合应力释放层可提高发光效率、提高抗静电能力、降低工作电压。
此外，通过实施例1与对比例2~对比例4的对比可以看出，当变更本发明中的复合应力释放层结构时，难以有效起到提升亮度、提高抗静电能力、降低工作电压的效果。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种发光二极管外延片，其特征在于，包括衬底和依次设于所述衬底上的AlN缓冲层、本征GaN层、N型GaN层、复合应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层，所述复合应力释放层为周期性结构，周期数为2~10，每个周期均包括依次层叠的InGaN层、InN层、低温GaN层、高温GaN层和Si掺InGaN层；
其中，所述InGaN层中In组分的占比为0.08~0.2，且由第一个周期至最后一个周期逐渐增加，在单个周期中保持不变；
所述Si掺InGaN层中In组分的占比＜0.1；
所述InGaN层中In组分的占比＞所述Si掺InGaN层中In组分的占比；
所述Si掺InGaN层中Si组分的掺杂浓度为1×1017cm-3~1×1018cm-3，且沿外延生长方向，Si的掺杂浓度在单个周期中先逐渐增加再逐渐减小；
所述低温GaN层的生长温度为750℃~800℃；所述高温GaN层的生长温度为800℃~830℃。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述复合应力释放层的周期数为3~8；单个所述InGaN层的厚度为2nm~5nm；单个所述InN层的厚度为0.5nm~2nm；单个所述低温GaN层的厚度为1nm~2nm。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述复合应力释放层的第一个周期中，所述InGaN层中In组分的占比为0.08~0.1；
所述复合应力释放层的最后一个周期中，所述InGaN层中In组分的占比为0.16~0.2。
4.如权利要求1所述的发光二极管外延片，其特征在于，单个所述高温GaN层的厚度为1nm~2nm；
单个所述Si掺InGaN层的厚度为5nm~12nm。
5.如权利要求1所述的发光二极管外延片，其特征在于，单个所述高温GaN层的厚度与单个所述Si掺InGaN层的厚度比为1:5~1:8。
6.如权利要求1所述的发光二极管外延片，其特征在于，所述Si掺InGaN层中，沿外延生长方向，Si的掺杂浓度在单个周期中由第一预设浓度逐渐增加至第二预设浓度，再逐渐降低至第三预设浓度；
其中，所述第一预设浓度为1×1017cm-3~1.8×1017cm-3，所述第二预设浓度为4.8×1017cm-3~6×1017cm-3，所述第三预设浓度为1.1×1017cm-3~2×1017cm-3。
7.如权利要求1所述的发光二极管外延片，其特征在于，所述Si掺InGaN层的In组分占比≤0.05，以使所述Si掺InGaN层与所述高温GaN层的晶格失配度≤10%。
8.一种发光二极管外延片的制备方法，用于制备如权利要求1~7任一项所述的发光二极管外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长AlN缓冲层、本征GaN层、N型GaN层、复合应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层，所述复合应力释放层为周期性结构，周期数为2~10，每个周期均包括依次层叠的InGaN层、InN层、低温GaN层、高温GaN层和Si掺InGaN层；
其中，所述InGaN层中In组分的占比为0.08~0.2，且由第一个周期至最后一个周期逐渐增加，在单个周期中保持不变；
所述Si掺InGaN层中In组分的占比＜0.1；
所述InGaN层中In组分的占比＞所述Si掺InGaN层中In组分的占比；
所述Si掺InGaN层中Si组分的掺杂浓度为1×1017cm-3~1×1018cm-3，且沿外延生长方向，Si的掺杂浓度在单个周期中先逐渐增加再逐渐减小；
所述低温GaN层的生长温度为750℃~800℃；所述高温GaN层的生长温度为800℃~830℃。
9.如权利要求8所述的发光二极管外延片的制备方法，其特征在于，所述复合应力释放层的生长压力为100torr~200torr；
所述InGaN层的生长温度为750℃~800℃；
所述InN层的生长温度为730℃~760℃；
所述Si掺InGaN层的生长温度为830℃~860℃。
10.一种发光二极管，其特征在于，包括如权利要求1~7任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311676293.0A CN117393671B (zh) | 2023-12-08 | 2023-12-08 | 发光二极管外延片及其制备方法、发光二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311676293.0A CN117393671B (zh) | 2023-12-08 | 2023-12-08 | 发光二极管外延片及其制备方法、发光二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117393671A true CN117393671A (zh) | 2024-01-12 |
| CN117393671B CN117393671B (zh) | 2024-03-08 |
Family
ID=89466913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311676293.0A Active CN117393671B (zh) | 2023-12-08 | 2023-12-08 | 发光二极管外延片及其制备方法、发光二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117393671B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117913191A (zh) * | 2024-03-15 | 2024-04-19 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291896A (ja) * | 2000-04-05 | 2001-10-19 | Sanken Electric Co Ltd | 半導体発光素子 |
| KR20080088221A (ko) * | 2007-03-29 | 2008-10-02 | 서울옵토디바이스주식회사 | 초격자 구조의 웰층을 갖는 발광 다이오드 |
| CN104810445A (zh) * | 2015-03-30 | 2015-07-29 | 华灿光电(苏州）有限公司 | 一种发光二极管的外延片及其制备方法 |
| CN113451462A (zh) * | 2020-11-24 | 2021-09-28 | 重庆康佳光电技术研究院有限公司 | 一种led外延结构及其制备方法与led芯片 |
| CN113675303A (zh) * | 2021-08-20 | 2021-11-19 | 江西兆驰半导体有限公司 | 一种氮化物发光二极管外延片及其制备方法 |
| CN114784159A (zh) * | 2022-06-24 | 2022-07-22 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
| CN116914046A (zh) * | 2023-09-12 | 2023-10-20 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
-
2023
- 2023-12-08 CN CN202311676293.0A patent/CN117393671B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291896A (ja) * | 2000-04-05 | 2001-10-19 | Sanken Electric Co Ltd | 半導体発光素子 |
| KR20080088221A (ko) * | 2007-03-29 | 2008-10-02 | 서울옵토디바이스주식회사 | 초격자 구조의 웰층을 갖는 발광 다이오드 |
| CN104810445A (zh) * | 2015-03-30 | 2015-07-29 | 华灿光电(苏州）有限公司 | 一种发光二极管的外延片及其制备方法 |
| CN113451462A (zh) * | 2020-11-24 | 2021-09-28 | 重庆康佳光电技术研究院有限公司 | 一种led外延结构及其制备方法与led芯片 |
| CN113675303A (zh) * | 2021-08-20 | 2021-11-19 | 江西兆驰半导体有限公司 | 一种氮化物发光二极管外延片及其制备方法 |
| CN114784159A (zh) * | 2022-06-24 | 2022-07-22 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
| CN116914046A (zh) * | 2023-09-12 | 2023-10-20 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117913191A (zh) * | 2024-03-15 | 2024-04-19 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117913191B (zh) * | 2024-03-15 | 2024-05-17 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117393671B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110718612B (zh) | 发光二极管外延片及其制造方法 | |
| CN109860359B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN116581217B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117393671B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116914046B (zh) | 发光二极管外延片及其制备方法 | |
| CN116093223B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116504895B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117253948B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117239025B (zh) | GaN基绿光LED外延片及其制备方法、LED | |
| CN115863501B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116169216A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116454186A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116598396A (zh) | 发光二极管外延片及其制备方法、led | |
| CN117613167B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116190514A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116581219B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117810324B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116978997B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116995166B (zh) | 发光二极管外延片及其制备方法、led | |
| CN118039760B (zh) | 一种深紫外led外延片及其制备方法、led芯片 | |
| CN117410413B (zh) | 一种led外延片及其制备方法 | |
| CN117936670A (zh) | 发光二极管外延片及其制备方法、发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |