KR20120129666A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20120129666A
KR20120129666A KR1020110048059A KR20110048059A KR20120129666A KR 20120129666 A KR20120129666 A KR 20120129666A KR 1020110048059 A KR1020110048059 A KR 1020110048059A KR 20110048059 A KR20110048059 A KR 20110048059A KR 20120129666 A KR20120129666 A KR 20120129666A
Authority
KR
South Korea
Prior art keywords
layer
stress relaxation
light emitting
relaxation layer
concentration
Prior art date
Application number
KR1020110048059A
Other languages
English (en)
Inventor
장정훈
이정식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110048059A priority Critical patent/KR20120129666A/ko
Publication of KR20120129666A publication Critical patent/KR20120129666A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은 발광소자에 관한 것이다. 실시예에 따른 발광소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상의 응력완화층; 상기 응력완화층 상의 활성층; 상기 활성층 상의 제2 도전형 반도체층; 을 포함하고, 상기 응력완화층은, 도펀트가 도핑된 4 내지 10 페어의 우물층/장벽층으로 이루어지고, 상기 활성층에 가장 인접하는 상기 응력완화층의 페어를 1차 응력완화층이라 하고, 상기 1차 응력완화층으로부터 상기 제1 도전형 반도체층 방향으로 n차(n=2, 3,...) 응력 완화층이라 할 때, 상기 1차 응력완화층에서 상기 n차 응력완화층으로 갈수록 상기 도펀트의 농도는 줄어든다.
실시예의 발광소자는 작동전압이 낮고 우수한 발광 특성을 갖는다.

Description

발광소자 {Light emitting device}
본 발명은 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광다이오드(Lighit Emitting Diode; LED)나 레이저 다이오드(Laser Diode; LD)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
종래의 반도체 발광소자는, 사파이어 기판과 그 상부에 순차적으로 형성된 n형 반도체층, 활성층 및 p형 반도체층을 포함한다. 또한, 발광소자는 n형 반도체층과 p형 반도체층에 각각 접속된 n형 전극 및 p형 전극을 포함한다. 활성층은 GaN인 양자 장벽층과 InGaN인 양자우물층을 복수회 교대로 적층한 다중양자우물(Multi-Quantum Well: MQW) 구조일 수 있다.
각 전극에 소정의 전류가 인가되면, n형 반도체층으로부터 제공되는 전자와 p형 반도체층으로부터 제공되는 정공이 다중양자우물 구조의 활성층에서 재결합되어, 녹색 또는 청색에 해당하는 단파장광을 방출하게 된다.
n형 반도체층과 활성층 사이에는 n형 반도체층과 활성층 사이의 격자 상수 차이를 완화하기 위해 응력완화층이 형성되기도 한다.
실시예는 작동전압이 낮고 우수한 발광 특성을 갖는 발광소자를 제공한다.
실시예에 따른 발광소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상의 응력완화층; 상기 응력완화층 상의 활성층; 상기 활성층 상의 제2 도전형 반도체층; 을 포함하고, 상기 응력완화층은, 도펀트가 도핑된 4 내지 10 페어의 우물층/장벽층으로 이루어지고, 상기 활성층에 가장 인접하는 상기 응력완화층의 페어를 1차 응력완화층이라 하고, 상기 1차 응력완화층으로부터 상기 제1 도전형 반도체층 방향으로 n차(n=2, 3,...) 응력 완화층이라 할 때, 상기 1차 응력완화층에서 상기 n차 응력완화층으로 갈수록 상기 도펀트의 농도는 줄어든다.
또한, 상기 응력완화층에서 홀수 차의 응력완화층의 도펀트의 농도는 짝수 차의 응력완화층의 도펀트의 농도보다 높다.
또한, 상기 홀수 차의 응력완화층의 상기 도펀트의 농도는 상기 짝수 차의 응력완화층의 상기 도펀트의 농도보다 50% 이상 높다.
또한, 상기 응력완화층의 상기 도펀트의 농도는 1×1017/cm3 내지 1×1019/cm3 이다.
또한, 상기 도펀트는 Si, Ge, Sn, Se, Te를 포함하는 n형 도펀트이다.
또한, 상기 응력완화층의 각각의 페어의 우물층의 두께는 1 내지 5nm이다.
또한, 상기 응력완화층의 각각의 페어의 장벽층의 두께는 3 내지 10nm이다.
또한, 상기 우물층/장벽층은 InGaN/GaN의 조합이다.
또한, 상기 활성층과 상기 제2 도전형 반도체층 사이의 전자차단층; 을 더 포함한다.
또한, 상기 전자차단층은 p형의 AlGaN을 포함한다.
또한, 상기 활성층은 다중 양자 우물 구조(Multi Quantum Well)를 포함하는 언도프트 GaN이다.
실시예에 따른 발광소자는 작동전압이 낮고 우수한 발광 특성을 갖는다.
도 1은 실시예에 따른 발광소자의 단면도이다.
도 2는 도 1의 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타내는 도면이다.
도 3은 도 1의 발광소자에서 응력완화층에 도핑되는 Si 농도를 조절하는 실시예를 도시하는 도면이다.
도 4는 종래와 본 발명의 실시예에 따른 발광소자의 작동전압과 광량을 비교하여 도시하는 도면이다.
도 5는 도 1에 도시된 응력완화층을 갖는 수평형 발광소자를 도시하는 단면도이다.
도 6은 도 1에 도시된 응력완화층을 갖는 수직형 발광소자를 도시하는 단면도이다.
도 7은 실시예에 따른 발광소자 패키지를 나타낸다.
도 8은 발광모듈을 갖는 조명 장치의 일 실시예를 도시하는 도면이다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광소자, 그 제조 방법, 및 발광소자 패키지를 나타낸다.
도 1은 실시예에 따른 발광소자의 단면도이다. 도 2는 도 1의 실시예에 따른 발광소자의 에너지밴드 다이어그램을 나타내는 도면이다. 이하에서, 도 1 및 도 2를 참조하여 발광소자의 일 실시예를 설명하기로 한다.
발광소자는 제1 도전형 반도체층(110), 응력완화층(120), 활성층(130), 전자차단층(140) 및 제2 도전형 반도체층(150)을 포함한다.
제1 도전형 반도체층(110)은 InxAlyGa1 -x- yN의 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(110)은 Si가 도핑된 GaN층으로 이루어질 수 있다.
제1 도전형 반도체층(110) 상에는 응력완화층(Strain relaxation layer; SRL)(120)이 형성된다. 제1 도전형 반도체층(110)과 활성층(130) 사이의 격자상수가 다르므로, 이와 같은 격자 상수의 차이에 의하여 큰 스트레인(strain)이 발생하게 된다. 이러한 스트레인은 전위(dislocation)와 같은 결정 결함의 요소로 작용하게 된다. 응력완화층(120)은 제1 도전형 반도체층(110)과 활성층(130) 사이의 격자상수 차이를 완화시켜 박막의 결정성이 저하되는 것을 방지한다.
응력완화층(120)은 양자우물층과 양자장벽층이 교대로 적층된 형태로 될 수 있다. 예를 들어, 응력완화층(120)은 InGaN/GaN의 조합을 갖는 3페어 이상, 예를 들어 3 내지 8페어의 응력완화층으로 이루어질 수 있다.
본 실시예에서는, InGaN/GaN의 조합을 갖는 5페어의 응력완화층(121, 122, 123, 124, 125)이 형성된다.
각각의 페어의 응력완화층(121, 122, 123, 124, 125)은 양자장벽층으로서의 GaN층(121a, 122a, 123a, 124a, 125a)과, 양자우물층으로서의 InGaN층(121b, 122b, 123b, 124b, 125b)으로 이루어진다. 양자장벽층으로서의 GaN층(121a, 122a, 123a, 124a, 125a)의 두께는 3 내지 10 nm일 수 있다. 양자우물층으로서의 InGaN층(121b, 122b, 123b, 124b, 125b)의 두께는 1 내지 5nm 일 수 있다.
응력완화층(120)은 n형 도펀트, 예를 들어 Si로 도핑될 수 있다. 응력완화층(120)에 도핑되는 Si 도핑 농도를 증가시키면, 제1 도전형 반도체층(110)의 전자가 활성층으로 주입되는 효율이 증가될 수 있다. 그러나, 과도한 Si 도핑은 박막의 결정성 저하를 가져와, 결과적으로 전기적 누설(leakage)이 발생할 수 있다.
응력완화층(120)의 Si 도핑 농도가 높으면, 작동전압(VF)이 감소하는 이점이 있지만, 결정성이 저하되는 단점이 있다. 응력완화층(120)의 Si 도핑 농도가 낮으면, 결정성은 유지되지만 작동전압(VF)이 증가되는 단점이 있다.
따라서, 이상적으로는 박막의 결정성이 유지되는 한도 내에서 응력완화층(120)의 Si 도핑 농도가 높은 것이 좋다.
본 실시예에서는, 응력완화층(120)의 Si 도핑 농도를 조절하여 박막의 결정성을 유지시키면서 Si 도핑 농도가 증가될 수 있도록 한다.
여기서, 활성층(130)에 가장 인접하는 응력완화층(120)을 1차 응력완화층(121)이라 하고, 1차 응력완화층(121)으로부터 제1 도전형 반도체층(110)에 가까워지는 방향으로 순차적으로 n차(n=2, 3, 4, 5,...) 응력완화층이라 한다.
응력완화층(121, 122, 123, 124, 125)에 도핑되는 Si 농도는 1차 응력완화층(121)에서, n차 응력완화층(122, 123, 124, 125)으로 갈수록 줄어들 수 있다. 또는, 홀수 차의 응력완화층(121, 123, 125)에 도핑되는 Si 농도는 짝수 차의 응력완화층(122, 124)에 도핑되는 Si 농도보다 높을 수 있다.
이와 같이, 응력완화층(121, 122, 123, 124, 125)에 도핑되는 Si 농도를 조절하면, 박막의 결정성을 유지하면서 작동전압(VF)을 감소시킬 수 있다.
응력완화층(120) 상에는 활성층(130)이 형성된다. 활성층(130)은 예를 들어, InxAlyGa1 -x- yN의 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 포함하여 형성할 수 있으며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나를 포함할 수 있다. 예를 들어, 활성층(130)은 양자우물층과 양자장벽층이 교대로 반복되는 다중 양자 우물 구조(MQW)의 InGaN/GaN층으로 이루어질 수 있다.
활성층(130)은 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(150)으로부터 제공되는 전자 및 정공의 재결합(recombination) 과정에서 발생되는 에너지에 의해 광을 생성한다.
활성층(130) 상에는 제2 도전형 반도체층(150)보다 더 큰 에너지 밴드 갭을 갖는 반도체로 이루어진 전자차단층(Electron blocking layer; EBL)(140)이 형성될 수 있다. 실시예에서, 이러한 전자차단층(140)은 p형 도펀트가 도핑된 AlGaN층으로 이루어질 수 있다. 전자차단층(140)은 예를 들어, Mg가 도핑된 AlGaN층으로 이루어질 수 있다.
전자차단층(140) 상에는 제2 도전형 반도체층(150)이 형성된다. 제2 도전형 반도체층(150)은 InxAlyGa1 -x- yN의 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 예를 들어, 제2 도전형 반도체층(150)은 p형 도펀트가 도핑된 GaN층으로 이루어질 수 있다.
도 3은 도 1의 발광소자에서 응력완화층에 도핑되는 Si 농도를 조절하는 실시예를 도시하는 도면이다.
도 1 내지 도 3을 참조하면, 1차 응력완화층(121)은 활성층(130)에 가장 인접하는 응력완화층이다. 1차 응력완화층(121)으로부터 제1 도전형 반도체층(110)에 가까워지는 방향으로 순차적으로 2차 응력완화층(122), 3차 응력완화층(122), 4차 응력완화층(124), 5차 응력완화층(125)이라 한다.
응력완화층(120)에 도핑되는 Si 농도는 1×1017/cm3 내지 1×1019/cm3 일 수 있다.
도 3에 도시된 바와 같이, 종래의 실시예에서는 각각의 페어의 응력완화층에 도핑되는 Si 농도는 1×1018/cm3 정도로 동일하였다.
실시예 1에서는, 홀수 차의 응력완화층, 즉 1차, 3차, 5차 응력완화층(121, 123, 125)에 도핑되는 Si 농도는 2×1018/cm3 정도이고, 짝수 차의 응력완화층, 즉 2차, 4차 응력완화층(122, 124)에 도핑되는 Si 농도는 1×1018/cm3 정도로 하였다. 즉, 홀수 차의 응력완화층(121, 123, 125)에 도핑되는 Si 농도가 짝수 차의 응력완화층(122, 124)에 도핑되는 Si 농도보다 높도록 하였다. 홀수 차의 응력완화층(121, 123, 125)에 도핑되는 Si 농도는 짝수 차의 응력완화층(122, 124)에 도핑되는 Si 농도보다 50% 이상 높을 수 있다.
실시예 2에서는, 1차 응력완화층(121)의 Si 농도는 2×1018/cm3 로, 2차 응력완화층(122)의 Si 농도는 1.5×1018/cm3 로, 3차 응력완화층(123)의 Si 농도는 1×1018/cm3 로, 4차 응력완화층(124)의 Si 농도는 8×1017/cm3 로, 5차 응력완화층(125)의 Si 농도는 5×1017/cm3 로 하였다. 즉, 1차 응력완화층(121)에서 5차 응력완화층(125)으로 갈수록 Si 도핑 농도가 줄어들도록 하였다.
이와 같이, 응력완화층(120)의 각각의 페어에 도핑되는 Si 도핑 농도를 조절함으로써, 발광소자의 결정성이 유지되면서 작동전압이 낮아지는 효과가 있다.
도 4는 종래와 본 발명의 실시예에 따른 발광소자의 작동전압과 광량을 비교하여 도시하는 도면이다.
본 발명의 실시예에 따른 발광소자는, 종래보다 작동전압(Vop)은 낮으면서도 광량(Po)은 높았다.
작동전압이 낮다는 것은 발광소자의 소비전력이 낮다는 것을 의미하고, 광량이 높다는 것은 발광소자의 결정성이 유지되어 발광 효율이 우수하다는 것을 의미한다.
이와 같이, 본 발명의 실시예에서 응력완화층에 도핑되는 Si 농도를 조절함으로써, 발광소자의 특성이 우수해지는 것을 확인할 수 있었다.
도 5는 도 1에 도시된 응력완화층을 갖는 수평형 발광소자를 도시하는 단면도이다.
상기 발광소자(200)는 기판(210) 위에, 버퍼층(미도시), 제1 도전형 반도체층(220), 응력완화층(230), 활성층(240), 전차차단층(250), 제2 도전형 반도체층(260)이 포함될 수 있다.
응력완화층(230)은 활성층(240)에 인접하는 1차 응력완화층(231)부터 5차 응력완화층(235)까지 순차적으로 적층된다. 상술한 바와 같이, 1차 응력완화층(231)에서 2차, 3차, 4차, 5차 응력완화층으로 갈수록 Si 도핑 농도는 줄어들 수 있다. 또한, 홀수 차의 응력완화층의 Si 도핑 농도는 짝수 차의 응력완화층의 Si 도핑 농도보다 높을 수 있다.
제2 도전형 반도체층(260) 상에는 제2 전극(270)이 형성될 수 있다. 제2 도전형 반도체층(260), 전자차단층(250), 활성층(240)의 일부는 메사 식각(etching)되어, 저면에 제1 도전형 반도체층(220)의 일부를 드러내고 있다. 메사 식각에 의해 드러난 제1 도전형 반도체층(220), 즉 활성층(230)이 형성되지 않은 제1 도전형 반도체층(220) 상에는 제1 전극(280)이 형성될 수 있다.
도 6은 도 1에 도시된 응력완화층을 갖는 수직형 발광소자를 도시하는 단면도이다.
상기 발광소자(300)는 지지부재(310) 위에, 전극층(370), 제1 도전형 반도체층(360), 활성층(340), 응력완화층(330), 제2 도전형 반도체층(320)이 포함될 수 있다. 전극층(370)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다.
응력완화층(330)은 활성층(340)에 인접하는 1차 응력완화층(331)부터 5차 응력완화층(335)까지 순차적으로 적층된다. 상술한 바와 같이, 1차 응력완화층(331)에서 2차, 3차, 4차, 5차 응력완화층으로 갈수록 Si 도핑 농도는 줄어들 수 있다. 또한, 홀수 차의 응력완화층의 Si 도핑 농도는 짝수 차의 응력완화층의 Si 도핑 농도보다 높을 수 있다.
n형 반도체층(320) 상에는 전극(380)이 형성될 수 있다.
도 7은 실시예에 따른 발광소자 패키지를 나타낸다.
상기 발광소자 패키지(400)는 패키지 몸체(410), 리드 프레임(412, 414), 발광소자(420), 반사판(425), 와이어(430) 및 수지층(440)을 포함한다.
패키지 몸체(410)의 상면에는 캐비티(cavity)가 형성될 수 있다. 상기 캐비티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(410)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시예는 패키지 몸체(310)의 재질, 구조 및 형상으로 한정되지 않는다.
리드 프레임(412, 414)은 열 배출이나 발광소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(410)에 배치된다. 발광소자(420)는 리드 프레임(412, 414)과 전기적으로 연결된다. 발광소자(320)는 도 1 내지 도 6의 실시예에 도시된 발광소자일 수 있다.
반사판(425)은 발광소자에서 방출된 빛을 소정의 방향으로 지향시키도록 패키지 몸체(410)의 캐비티 측벽에 형성된다. 반사판(325)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(440)은 패키지 몸체(410)의 캐비티 내에 위치하는 발광소자(420)를 포위하여 발광소자(420)를 외부 환경으로부터 보호한다. 수지층(440)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(440)에는 발광소자(420)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 배열되며, 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또 다른 실시예는 상술한 실시예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 8은 발광모듈을 갖는 조명 장치의 일 실시예를 도시하는 도면이다.
이러한 조명 장치는, 발광모듈(20)과, 발광모듈(20)에서 발광된 빛의 출사 지향각을 안내하는 광가이드(30)를 포함하여 구성될 수 있다.
발광모듈(20)은 인쇄회로기판(printed circuit board; PCB)(21) 상에 구비되는 적어도 하나의 발광소자(22)를 포함할 수 있으며, 다수의 발광소자(22)가 인쇄회로기판(21) 상에 이격되어 배열될 수 있다. 발광소자는 예를 들어, LED(light emitting diode)일 수 있다.
광가이드(30)는 발광모듈(20)에서 발광되는 광을 집속하여 일정 지향각을 가지고 개구부를 통하여 출사될 수 있도록 하며, 내측면에는 미러면을 가질 수 있다. 여기서, 발광모듈(20)과 광가이드는 일정 간격(d)만큼 이격되어 설치될 수 있다.
이와 같은 조명 장치는 상술한 바와 같이, 다수의 발광소자(22)를 집속하여 빛을 얻는 조명등으로 사용될 수 있는 것으로서, 특히 건물의 천장이나 벽체 내에 매입되어 광가이드(30)의 개구부 측이 노출되는 매입등(다운라이트)으로 이용할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 발광소자 110 : 제1 도전형 반도체층
120 : 응력완화층 121 : 1차 응력완화층
122 : 2차 응력완화층 123 : 3차 응력완화층
124 : 4차 응력완화층 125 : 5차 응력완화층
130 : 활성층 140 : 전자차단층
150 : 제2 도전형 반도체층 400: 발광소자 패키지
410: 패키지 몸체 412, 414: 리드 프레임
420 : 발광소자 425: 반사판
430 : 와이어 440: 충전재

Claims (11)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상의 응력완화층;
    상기 응력완화층 상의 활성층;
    상기 활성층 상의 제2 도전형 반도체층;
    을 포함하고,
    상기 응력완화층은, 도펀트가 도핑된 4 내지 10 페어의 우물층/장벽층으로 이루어지고,
    상기 활성층에 가장 인접하는 상기 응력완화층의 페어를 1차 응력완화층이라 하고, 상기 1차 응력완화층으로부터 상기 제1 도전형 반도체층 방향으로 n차(n=2, 3,...) 응력 완화층이라 할 때,
    상기 1차 응력완화층에서 상기 n차 응력완화층으로 갈수록 상기 도펀트의 농도는 줄어드는 발광소자.
  2. 제1 항에 있어서,
    상기 응력완화층에서 홀수 차의 응력완화층의 도펀트의 농도는 짝수 차의 응력완화층의 도펀트의 농도보다 높은 발광소자.
  3. 제2항에 있어서,
    상기 홀수 차의 응력완화층의 상기 도펀트의 농도는 상기 짝수 차의 응력완화층의 상기 도펀트의 농도보다 50% 이상 높은 발광소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 응력완화층의 상기 도펀트의 농도는 1×1017/cm3 내지 1×1019/cm3인 발광소자.
  5. 제 1 항에 있어서,
    상기 도펀트는 Si, Ge, Sn, Se, Te를 포함하는 n형 도펀트인 발광소자.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 응력완화층의 각각의 페어의 우물층의 두께는 1 내지 5nm인 발광소자.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 응력완화층의 각각의 페어의 장벽층의 두께는 3 내지 10nm인 발광소자.
  8. 제 1 항에 있어서,
    상기 우물층/장벽층은 InGaN/GaN의 조합인 발광소자.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 활성층과 상기 제2 도전형 반도체층 사이의 전자차단층;
    을 더 포함하는 발광소자.
  10. 제9항에 있어서,
    상기 전자차단층은 p형의 AlGaN을 포함하는 발광소자.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 활성층은 다중 양자 우물 구조(Multi Quantum Well)를 포함하는 언도프트 GaN인 발광소자.
KR1020110048059A 2011-05-20 2011-05-20 발광소자 KR20120129666A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110048059A KR20120129666A (ko) 2011-05-20 2011-05-20 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048059A KR20120129666A (ko) 2011-05-20 2011-05-20 발광소자

Publications (1)

Publication Number Publication Date
KR20120129666A true KR20120129666A (ko) 2012-11-28

Family

ID=47514129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048059A KR20120129666A (ko) 2011-05-20 2011-05-20 발광소자

Country Status (1)

Country Link
KR (1) KR20120129666A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140092958A (ko) * 2013-01-04 2014-07-25 엘지이노텍 주식회사 발광 소자
KR20140096851A (ko) * 2013-01-29 2014-08-06 엘지이노텍 주식회사 발광소자
US9337391B2 (en) 2014-08-11 2016-05-10 Samsung Electronics Co., Ltd. Semiconductor light emitting device, light emitting device package comprising the same, and lighting device comprising the same
KR20170082830A (ko) * 2016-01-07 2017-07-17 엘지이노텍 주식회사 발광 소자
KR20190138464A (ko) * 2018-06-05 2019-12-13 이석헌 스트레인 정합구조를 가지는 자외선 발광소자
CN116914046A (zh) * 2023-09-12 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
EP4318613A1 (en) * 2022-08-02 2024-02-07 Samsung Electronics Co., Ltd. Light emitting device, display apparatus, and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140092958A (ko) * 2013-01-04 2014-07-25 엘지이노텍 주식회사 발광 소자
KR20140096851A (ko) * 2013-01-29 2014-08-06 엘지이노텍 주식회사 발광소자
US9337391B2 (en) 2014-08-11 2016-05-10 Samsung Electronics Co., Ltd. Semiconductor light emitting device, light emitting device package comprising the same, and lighting device comprising the same
KR20170082830A (ko) * 2016-01-07 2017-07-17 엘지이노텍 주식회사 발광 소자
KR20190138464A (ko) * 2018-06-05 2019-12-13 이석헌 스트레인 정합구조를 가지는 자외선 발광소자
EP4318613A1 (en) * 2022-08-02 2024-02-07 Samsung Electronics Co., Ltd. Light emitting device, display apparatus, and manufacturing method thereof
CN116914046A (zh) * 2023-09-12 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN116914046B (zh) * 2023-09-12 2023-11-21 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Similar Documents

Publication Publication Date Title
KR20110128545A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20120129666A (ko) 발광소자
KR102189129B1 (ko) 발광 소자 모듈
KR20110126793A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20120137865A (ko) 발광소자 및 발광소자 패키지
KR101011757B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20120019598A (ko) 발광 소자
KR20100049451A (ko) 질화물 반도체 소자
KR20120132979A (ko) 발광소자
KR102474695B1 (ko) 발광소자
US20140034903A1 (en) Light emitting device and light emitting device package
KR101134408B1 (ko) 발광 소자
KR102486331B1 (ko) 발광소자
KR101662242B1 (ko) 발광 소자 및 발광 소자 패키지
KR101667925B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110107619A (ko) 반도체 발광소자 및 그 제조방법, 이를 이용한 패키지
KR20120011198A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자의 제조방법
KR101799452B1 (ko) 발광소자
KR20120018583A (ko) 발광소자
KR102007408B1 (ko) 발광소자
KR101134407B1 (ko) 발광 소자
KR20120065609A (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치
KR101797597B1 (ko) 발광 소자 및 발광 소자의 제조방법
KR20170090077A (ko) 발광소자
KR102455225B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application