CN116825917B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116825917B
CN116825917B CN202311108420.7A CN202311108420A CN116825917B CN 116825917 B CN116825917 B CN 116825917B CN 202311108420 A CN202311108420 A CN 202311108420A CN 116825917 B CN116825917 B CN 116825917B
Authority
CN
China
Prior art keywords
layer
emitting diode
dimensional
thickness
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311108420.7A
Other languages
English (en)
Other versions
CN116825917A (zh
Inventor
郑文杰
曹斌斌
程龙
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311108420.7A priority Critical patent/CN116825917B/zh
Publication of CN116825917A publication Critical patent/CN116825917A/zh
Application granted granted Critical
Publication of CN116825917B publication Critical patent/CN116825917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。其中,发光二极管外延片包括衬底,依次层叠于衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力调制层、多量子阱层、电子阻挡层和P型GaN层;所述应力调制层包括依次层叠的位错填充层、过渡层和应力缓冲层;位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构,过渡层为N型AlGaN层,应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构。实施本发明,可提升发光二极管外延片的发光效率和波长均匀性。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法。
背景技术
GaN基发光二极管是目前应用最广的发光二极管,但由于其缺乏同质衬底,往往采用异质衬底进行外延制备。异质衬底(如蓝宝石、Si、SiC、ZnO等)与GaN材质的外延材料之间存在较大的晶格失配和热失配,导致外延材料在生长过程中会受到较大的应力,且容易形成位错产生缺陷,从而降低发光二极管的光效。目前常用的方法是在外延层与衬底之间引入缓冲层,以缓解晶格失配。最为常见的是引入PVD制备的AlN层作为缓冲层,但发明人发现,在一些情况下(尤其是MQW区In组分较高时)虽然AlN层能降低位错密度,但是其并未明显提升发光效率。经分析认为,这主要是AlN层并不能有效地缓解MQW区的压应变,而压应变会形成极化电场,导致空穴电子分离,波函数重叠率降低,辐射复合率下降,发光效率下降,波长均匀性下降。
此外,GaN基发光二极管中,由于N型层产生的电子移动速度快,浓度高,P型层产生的空穴移动速度慢,浓度低,容易导致电子空穴的复合概率降低,降低发光效率。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可提升发光二极管的发光效率,波长均匀性。
本发明还要解决的技术问题在于,提供一种发光二极管。
为了解决上述问题,本发明公开了一种发光二极管外延片,包括衬底,依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力调制层、多量子阱层、电子阻挡层和P型GaN层;所述应力调制层包括依次层叠的位错填充层、过渡层和应力缓冲层;
所述位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构,所述过渡层为N型AlGaN层,所述应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构。
作为上述技术方案的改进,所述位错填充层的周期数为2~10,每个三维BN层的厚度为1nm~3nm,每个二维BGaN层的厚度为10nm~20nm;
所述二维BGaN层中B组分占比为0.03~0.1。
作为上述技术方案的改进,所述N型AlGaN层的厚度为50nm~100nm,其N型掺杂浓度为1×1018cm-3~8×1018cm-3,Al组分占比为0.1~0.3。
作为上述技术方案的改进,所述应力缓冲层的周期数为10~20,每个YGaN层的厚度为2nm~5nm,每个GaN层的厚度为2nm~10nm;
所述YGaN层中Y组分的占比为0.03~0.1。
作为上述技术方案的改进,所述GaN层的厚度为所述YGaN层厚度的1.2~1.5倍。
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、应力调制层、多量子阱层、电子阻挡层和P型GaN层;所述应力调制层包括依次层叠的位错填充层、过渡层和应力缓冲层;
所述位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构,所述过渡层为N型AlGaN层,所述应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构。
作为上述技术方案的改进,所述三维BN层的生长温度为700℃~800℃,生长压力为300torr~600torr,V/B比为200~1000;
所述二维BGaN层的生长温度850℃~1000℃,生长压力为50torr~200torr,V/III比为2000~3000,且B/III比为0.1~0.2。
作为上述技术方案的改进,所述N型AlGaN层的生长温度为950℃~1000℃,生长压力为100torr~500torr。
作为上述技术方案的改进,所述YGaN层的生长温度为800℃~900℃,生长压力为100torr~500torr;
所述GaN层的生长温度为800℃~900℃,生长压力为100torr~500torr。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明的发光二极管外延片中,在N型GaN层和多量子阱层之间设置了应力调制层,其包括依次层叠的位错填充层、过渡层和应力缓冲层。位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构,通过这种结构可更好地阻挡各种位错,使其发生扭转、湮灭,大幅降低了向多量子阱层延伸的位错的密度,避免在多量子阱层形成过多的非辐射复合中心。过渡层为N型AlGaN层,一者其可进一步降低位错密度,且阻止杂质向上延伸;二者通过N型掺杂可有效提高电子的横向扩展能力。应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构,这种结构可有效地释放应力,避免多量子阱层内积累过多的压应变,从而弱化了多量子阱层中的极化电场,提升了电子和空穴的辐射复合概率,提升发光效率和波长均匀性。同时,YGaN层与GaN层的生长条件相似(尤其是生长温度),可避免热应力的不利影响。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中位错填充层的结构示意图;
图3是本发明一实施例中应力缓冲层的结构示意图;
图4是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1~图3,本发明公开了一种发光二极管外延片,其包括衬底100、依次层叠于衬底100上的缓冲层200、非掺杂GaN层300、N型GaN层400、应力调制层500、多量子阱层600、电子阻挡层700和P型GaN层800。其中,应力调制层500包括依次层叠于N型GaN层400上的位错填充层510、过渡层520和应力缓冲层530。
其中,位错填充层510为三维BN层511和二维BGaN层512交替层叠形成的周期性结构,通过该结构可使得残余位错发生多次扭折、湮灭,进而切断位错延伸通道,大幅降低延伸至多量子阱层600的位错密度。具体的,位错填充层510的周期数为2~15,示例性的为3、5、7、9、11或13,但不限于此。优选的为2~10。
其中,三维BN层511主要以岛状生长模式生长,即其包括多个间隔分布的岛,以引导后续二维BGaN层512的生长,切断位错缺陷。具体的,三维BN层511的厚度为0.5nm~5nm,当其厚度<0.5nm时,所形成岛状结构的高度过低,难以有效湮灭位错;当其厚度>5nm时,对电子的阻挡作用过强,进入多量子阱层600的电子少,降低发光效率。示例性的,三维BN层511的厚度为0.8nm、1.5nm、2.2nm、2.9nm、3.6nm或4.3nm,但不限于此。优选的为1nm~3nm。
其中,二维BGaN层512中B组分占比为0.01~0.12,当其B组分<0.01时,对位错的阻挡作用差;当B组分>0.12时,表面粗糙,晶格质量差,也不利于阻挡位错。示例性的,二维BGaN层512中B组分占比为0.02、0.04、0.06、0.08或0.11,但不限于此。优选的为0.03~0.1,更优选的为0.03~0.06。
二维BGaN层512的厚度为8nm~20nm,示例性的为9nm、12nm、15nm或18nm,但不限于此。优选的为10nm~20nm。
其中,过渡层520为N型AlGaN层,其Al组分占比为0.1~0.4,示例性的为0.13、0.17、0.21、0.25、0.29、0.33或0.37,但不限于此。优选的为0.1~0.3。
N型AlGaN层中N型掺杂元素为Si或Ge,但不限于此,优选的为Si。N型AlGaN层中N型掺杂浓度为1×1018cm-3~1×1019cm-3,示例性的为3×1018cm-3、5×1018cm-3、7×1018cm-3或9×1018cm-3,但不限于此。优选的为1×1018cm-3~8×1018cm-3。N型AlGaN层的N型掺杂浓度<N型GaN层的N型掺杂浓度,以促进电子的扩展。
过渡层520的厚度为40nm~120nm,示例性的为50nm、60nm、75nm、90nm或105nm,但不限于此。优选的为50nm~100nm。
其中,应力缓冲层530为YGaN层531和GaN层532交替层叠形成的周期性结构,其周期数为10~30,示例性的为12、15、18、22、24或28,但不限于此。优选的为10~20。
其中,YGaN层531中Y组分的占比为0.02~0.1,当其Y组分占比>0.1时,YGaN材料的晶格常数较大,难以有效缓解多量子阱层600中的压应变,当其Y组分<0.01时,同样难以有效缓解多量子阱层600中的压应变。优选的,YGaN层531中Y组分占比为0.03~0.1,更优选的为0.03~0.08。
YGaN层531的厚度为1.5nm~5nm,示例性的为2nm、2.8nm、3nm、3.6nm或4.4nm,但不限于此。优选的为2nm~5nm。
其中,GaN层532的厚度为2nm~15nm,示例性的为4nm、6nm、8nm、10nm或12nm,但不限于此。优选的为2nm~10nm。
优选的,在本发明的一个实施例之中,控制GaN层532的厚度为YGaN层531的厚度的1.2~1.5倍。基于上述控制,可进一步优化发光效率和波长均匀性。
其中,衬底100为蓝宝石衬底、衬底、氧化镓衬底、氧化锌衬底或碳化衬底,但不限于此。优选的为蓝宝石衬底。
其中,缓冲层200为AlN层或AlGaN层,但不限于此。优选的为AlN层。缓冲层200的厚度为20nm~80nm。非掺杂GaN层300的厚度为1μm~3μm。
其中,N型GaN层400的N型掺杂元素为Si或Ge,但不限于此。N型GaN层400的N型掺杂浓度为6×1018cm-3~9×1019cm-3,厚度为1μm~3μm。
其中,多量子阱层600为交替堆叠的InGaN量子阱层和GaN量子垒层,堆叠周期数3~15。单个InGaN量子阱层的厚度为3nm~5nm,In组分占比为0.15~0.25。单个GaN量子垒层的厚度为5nm~15nm。
其中,电子阻挡层700为AlGaN层或InAlGaN层,但不限于此。优选的为Mg掺AlGaN层,其Al组分占比为0.2~0.3。Mg掺杂浓度为1×1017cm-3~1×1019cm-3,厚度为30nm~100nm。
其中,P型GaN层800中的P型掺杂元素为Mg、Be或Zn,但不限于此。优选的为Mg。P型GaN层800中P型掺杂浓度为1×1019cm-3~1×1021cm-3。P型GaN层800的厚度为20nm~50nm。
相应的,参考图4,本发明还提供了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其具体包括以下步骤:
S1:提供衬底;
S2:在衬底上生长缓冲层;
其中,可通过PVD、MOCVD、MBE或VPE生长缓冲层,但不限于此。
优选的,在本发明的一个实施例之中,通过PVD生长AlN层,作为缓冲层。
S3:在缓冲层上生长非掺杂GaN层;
其中,可通过PVD、MOCVD、MBE或VPE生长非掺杂GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长非掺杂GaN层。其生长温度为1100℃~1150℃,生长压力为100torr~500torr。
S4:在非掺杂GaN层上生长N型GaN层;
其中,可通过MOCVD、MBE或VPE生长N型GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长N型GaN层,其生长温度为1100℃~1150℃,生长压力为100torr~500torr。
S5:在N型GaN层上生长应力调制层;
具体的,步骤S5包括以下步骤:
S51:在N型GaN层上生长位错填充层;
具体的,在N型GaN层上周期性生长三维BN层和二维BGaN层,直至得到位错填充层。
其中,BN层可通过PVD、MOCVD、PECVD、MBE或ALD生长,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长三维BN层,其生长温度为700℃~800℃,生长压力为300torr~600torr,V/B比(即N源与B源的摩尔比)为200~1000;基于该生长条件,可有效促进三维生长。
其中,二维BGaN层可通过MOCVD、CVD或MBE生长,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长二维BGaN层,其生长温度为850℃~1000℃,生长压力为50torr~200torr,V/III比(即N源与Ga源的摩尔比)为2000~3000,且B/III比(即B源与Ga源的摩尔比)为0.1~0.2。通过该生长条件,不仅能促进二维生长,还能确保二维BGaN层具备平坦的表面,较优的晶体质量。
S52:在位错填充层上生长过渡层;
其中,可通过MOCVD、MBE或VPE生长N型AlGaN层,作为过渡层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长N型AlGaN层,作为过渡层。其生长温度为950℃~1000℃,生长压力为100torr~500torr。
S53:在过渡层上生长应力缓冲层,得到应力调制层;
具体的,在过渡层上周期性生长YGaN层和GaN层,直至得到应力缓冲层。
其中,可通过MOCVD或MBE生长YGaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长YGaN层,其生长温度为800℃~900℃,生长压力为100torr~500torr。
其中,可通过PVD、MOCVD、MBE或VPE生长GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长GaN层,其生长温度为800℃~900℃,生长压力为100torr~500torr。
S6:在应力调制层上生长多量子阱层;
其中,在本发明的一个实施例之中,通过MOCVD在应力调制层上周期性生长InGaN量子阱层和GaN量子垒层,直至得到多量子阱层。其中,InGaN量子阱层的生长温度为700℃~800℃,生长压力为100torr~300torr。GaN量子垒层的生长温度为850℃~900℃,生长压力为100torr~300torr。
S7:在多量子阱层上生长电子阻挡层;
其中,可通过MOCVD、MBE或VPE生长电子阻挡层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长Mg掺AlGaN层,作为电子阻挡层,其生长温度为1000℃~1100℃,生长压力为100torr~300torr。
S8:在电子阻挡层上生长P型GaN层;
其中,可通过MOCVD、MBE或VPE生长P型GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长P型GaN层,其生长温度为900℃~1000℃,生长压力为100torr~300torr。
下面以具体实施例对本发明进行进一步说明:
实施例1
参考图1~图3,本实施例提供一种发光二极管外延片,其包括衬底100,依次层叠于衬底100上的缓冲层200、非掺杂GaN层300、N型GaN层400、应力调制层500、多量子阱层600、电子阻挡层700和P型GaN层800。
其中,衬底100为蓝宝石衬底,缓冲层200为AlN层,其厚度为30nm。非掺杂GaN层300的厚度为1.5μm。N型GaN层400的掺杂元素为Si,掺杂浓度为5×1019cm-3,其厚度为2.5μm。
其中,应力调制层500包括依次层叠于N型GaN层400上的位错填充层510、过渡层520和应力缓冲层530。其中,位错填充层510为三维BN层511和二维BGaN层512交替层叠形成的周期性结构,周期数为13,三维BN层511的厚度为4nm。二维BGaN层512中B组分占比为0.02,其厚度为9nm。过渡层520为N型AlGaN层,其Al组分占比为0.32,N型掺杂元素为Si,N型掺杂浓度为9×1018cm-3,厚度为110nm。应力缓冲层530为YGaN层531和GaN层532交替层叠形成的周期性结构,其周期数为25。YGaN层531中Y组分的占比为0.02,其厚度为4nm。GaN层532的厚度为4nm。
其中,多量子阱层600为周期性结构,周期数为10,每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层,InGaN量子阱层中In组分占比为0.25,厚度为3nm,GaN量子垒层的厚度为10nm。
其中,电子阻挡层700为Mg掺AlGaN层,其Al组分占比为0.22,Mg掺杂浓度为5×1017cm-3,厚度为50nm。P型GaN层800的掺杂元素为Mg,其掺杂浓度3×1020cm-3,其厚度为30nm。
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底。
(2)在衬底上生长缓冲层;
其中,通过PVD生长AlN层,作为缓冲层;
(3)在缓冲层上生长非掺杂GaN层;
其中,通过MOCVD生长非掺杂GaN层。其生长温度为1120℃,生长压力为200torr。
(4)在非掺杂GaN层上生长N型GaN层;
其中,通过MOCVD生长N型GaN层,其生长温度为1130℃,生长压力为300torr。
(5)在N型GaN层上生长位错填充层;
具体的,通过MOCVD在N型GaN层上周期性生长三维BN层和二维BGaN层,直至得到位错填充层。
其中,三维BN层的生长温度为760℃,生长压力为550torr,V/B比为500。
其中,二维BGaN层的生长温度为920℃,生长压力为100torr,V/III比为2600,且B/III比为0.13。
(6)在位错填充层上生长过渡层;
其中,通过MOCVD生长N型AlGaN层,作为过渡层。其生长温度为960℃,生长压力为300torr。
(7)在过渡层上生长应力缓冲层,得到应力调制层;
具体的,通过MOCVD在过渡层上周期性生长YGaN层和GaN层,直至得到应力缓冲层。
其中,YGaN层的生长温度为850℃,生长压力为200torr。GaN层的生长温度为850℃,生长压力为200torr。
(8)在应力调制层上生长多量子阱层;
其中,通过MOCVD在应力调制层上周期性生长InGaN量子阱层和GaN量子垒层,直至得到多量子阱层。其中,InGaN量子阱层的生长温度为750℃,生长压力为200torr。GaN量子垒层的生长温度为880℃,生长压力为200torr。
(9)在多量子阱层上生长电子阻挡层;
其中,通过MOCVD生长Mg掺AlGaN层,作为电子阻挡层,其生长温度为1020℃,生长压力为220torr。
(10)在电子阻挡层上生长P型GaN层;
其中,通过MOCVD生长P型GaN层,其生长温度为960℃,生长压力为200torr。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
位错填充层510的周期数为8,三维BN层511的厚度为2.8nm,二维BGaN层512中B组分占比为0.06,其厚度为10.2nm。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:
N型AlGaN层中Al组分占比为0.12,N型掺杂浓度为3×1018cm-3,厚度为80nm。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于:
应力缓冲层530的周期数为17。YGaN层531中Y组分的占比为0.03,其厚度为3nm。GaN层532的厚度为5nm。
其余均与实施例3相同。
实施例5
本实施例提供一种发光二极管外延片,其与实施例4的区别在于:
YGaN层531的厚度为3.5nm。GaN层532的厚度为4.5nm。
其余均与实施例4相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不包括应力调制层500,也不包括该层的制备步骤。
其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不包括位错填充层510,也不包括该层的制备步骤。
其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不包括过渡层520,也不包括该层的制备步骤。
其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不包括应力缓冲层530,也不包括该层的制备步骤。
其余均与实施例1相同。
将实施例1~实施例5,对比例1~对比例4得到的发光二极管外延片进行测试,具体方法如下:
(1)将外延片制作成5mil×7mil的水平结构的芯片,测试其在3mA下发光功率;并计算发光功率提升率,具体计算方法如下:
其中,α为发光功率提升率,δi为第i组实施例或对比例的芯片在3mA的发光功率,δ0为对比例1的芯片在3mA的发光功率,
(2)取外延同炉次的外延片41片,用PL量测机台测试,取每片片源片内主波长WD的相对标准差的平均值,作为波长均匀性;
具体结果如下表所示:
由表中可以看出,当将传统的发光二极管外延片(对比例1)中添加本发明的应力调制层(实施例1)后,提升了发光二极管外延片的发光效率和波长均匀性。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底,依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力调制层、多量子阱层、电子阻挡层和P型GaN层;所述应力调制层包括依次层叠的位错填充层、过渡层和应力缓冲层;
所述位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构,所述过渡层为N型AlGaN层,所述应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构;
所述位错填充层的周期数为2~15,每个三维BN层的厚度为0.5nm~5nm,每个二维BGaN层的厚度为8nm~20nm,所述二维BGaN层中B组分占比为0.01~0.12;
所述N型AlGaN层的厚度为40nm~120nm,其N型掺杂浓度为1×1018cm-3~1×1019cm-3,Al组分占比为0.1~0.4;
所述应力缓冲层的周期数为10~30,每个YGaN层的厚度为1.5nm~5nm,每个GaN层的厚度为2nm~15nm,所述YGaN层中Y组分的占比为0.02~0.1;
所述N型AlGaN层的N型掺杂浓度<所述N型GaN层的N型掺杂浓度。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述位错填充层的周期数为2~10,每个三维BN层的厚度为1nm~3nm,每个二维BGaN层的厚度为10nm~20nm;
所述二维BGaN层中B组分占比为0.03~0.1。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述N型AlGaN层的厚度为50nm~100nm,其N型掺杂浓度为1×1018cm-3~8×1018cm-3,Al组分占比为0.1~0.3。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述应力缓冲层的周期数为10~20,每个YGaN层的厚度为2nm~5nm,每个GaN层的厚度为2nm~10nm;
所述YGaN层中Y组分的占比为0.03~0.1。
5.如权利要求4所述的发光二极管外延片,其特征在于,所述GaN层的厚度为所述YGaN层厚度的1.2~1.5倍。
6.一种发光二极管外延片的制备方法,用于制备如权利要求1~5任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、应力调制层、多量子阱层、电子阻挡层和P型GaN层;所述应力调制层包括依次层叠的位错填充层、过渡层和应力缓冲层;
所述位错填充层为三维BN层和二维BGaN层交替层叠形成的周期性结构,所述过渡层为N型AlGaN层,所述应力缓冲层为YGaN层和GaN层交替层叠形成的周期性结构。
7.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述三维BN层的生长温度为700℃~800℃,生长压力为300torr~600torr,N源与B源的摩尔比为200~1000;
所述二维BGaN层的生长温度850℃~1000℃,生长压力为50torr~200torr,N源与Ga源的摩尔比为2000~3000,且B源与Ga源的摩尔比为0.1~0.2。
8.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述N型AlGaN层的生长温度为950℃~1000℃,生长压力为100torr~500torr。
9.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述YGaN层的生长温度为800℃~900℃,生长压力为100torr~500torr;
所述GaN层的生长温度为800℃~900℃,生长压力为100torr~500torr。
10.一种发光二极管,其特征在于,包括如权利要求1~5任一项所述的发光二极管外延片。
CN202311108420.7A 2023-08-31 2023-08-31 发光二极管外延片及其制备方法、发光二极管 Active CN116825917B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311108420.7A CN116825917B (zh) 2023-08-31 2023-08-31 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311108420.7A CN116825917B (zh) 2023-08-31 2023-08-31 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN116825917A CN116825917A (zh) 2023-09-29
CN116825917B true CN116825917B (zh) 2023-11-17

Family

ID=88114951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311108420.7A Active CN116825917B (zh) 2023-08-31 2023-08-31 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116825917B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134507A (ja) * 2005-11-10 2007-05-31 Sumitomo Electric Ind Ltd 半導体発光素子、および半導体発光素子を作製する方法
WO2014169719A1 (zh) * 2013-04-19 2014-10-23 厦门市三安光电科技有限公司 一种led外延结构及其制备方法
CN104600165A (zh) * 2015-02-06 2015-05-06 安徽三安光电有限公司 一种氮化物发光二极体结构
CN105225931A (zh) * 2015-09-30 2016-01-06 中国电子科技集团公司第四十八研究所 AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
JP2017005223A (ja) * 2015-06-16 2017-01-05 地方独立行政法人東京都立産業技術研究センター 光電変換装置
CN107546306A (zh) * 2016-06-29 2018-01-05 晶能光电(江西)有限公司 一种具有高复合效率的量子阱结构及外延结构
CN114975704A (zh) * 2022-08-02 2022-08-30 江西兆驰半导体有限公司 一种led外延片及制备方法
WO2023010423A1 (zh) * 2021-08-05 2023-02-09 重庆康佳光电技术研究院有限公司 发光芯片外延片及其制作方法、发光芯片
CN116581210A (zh) * 2023-07-10 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581216A (zh) * 2023-07-12 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060054897A1 (en) * 2004-09-11 2006-03-16 Cheng-Tsang Yu Gallium-nitride based light emitting diode light emitting layer structure
TWI495154B (zh) * 2012-12-06 2015-08-01 Genesis Photonics Inc 半導體結構
US20230223467A1 (en) * 2022-01-07 2023-07-13 Qorvo Us, Inc. HIGH ELECTRON MOBILITY TRANSISTORS (HEMTS) INCLUDING A YTTRIUM (Y) AND ALUMINUM NITRIDE (AlN) (YAlN) ALLOY LAYER

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134507A (ja) * 2005-11-10 2007-05-31 Sumitomo Electric Ind Ltd 半導体発光素子、および半導体発光素子を作製する方法
WO2014169719A1 (zh) * 2013-04-19 2014-10-23 厦门市三安光电科技有限公司 一种led外延结构及其制备方法
CN104600165A (zh) * 2015-02-06 2015-05-06 安徽三安光电有限公司 一种氮化物发光二极体结构
WO2016124043A1 (zh) * 2015-02-06 2016-08-11 厦门市三安光电科技有限公司 一种氮化物发光二极体结构
JP2017005223A (ja) * 2015-06-16 2017-01-05 地方独立行政法人東京都立産業技術研究センター 光電変換装置
CN105225931A (zh) * 2015-09-30 2016-01-06 中国电子科技集团公司第四十八研究所 AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
CN107546306A (zh) * 2016-06-29 2018-01-05 晶能光电(江西)有限公司 一种具有高复合效率的量子阱结构及外延结构
WO2023010423A1 (zh) * 2021-08-05 2023-02-09 重庆康佳光电技术研究院有限公司 发光芯片外延片及其制作方法、发光芯片
CN114975704A (zh) * 2022-08-02 2022-08-30 江西兆驰半导体有限公司 一种led外延片及制备方法
CN116581210A (zh) * 2023-07-10 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581216A (zh) * 2023-07-12 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Physics based modeling of AlGaN/BGaN quantum well based ultra violet light emitting diodes;M. Manikandan, D. Nirmal et al;Optical and Quantum Electronics;第54卷(第168期);全文 *
r面蓝宝石衬底上采用两步AlN缓冲层法外延生长a面GaN薄膜及应力研究;颜建锋;张洁;郭丽伟;朱学亮;彭铭曾;贾海强;陈弘;周均铭;;半导体学报(第10期);全文 *

Also Published As

Publication number Publication date
CN116825917A (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
CN107195736B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN110112273A (zh) 一种深紫外led外延结构及其制备方法和深紫外led
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN116581215B (zh) 发光二极管外延片及其制作方法
CN116825918B (zh) 发光二极管外延片及其制备方法
CN116666512A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN217641376U (zh) 一种led外延片及led芯片
CN117410406B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN116072780A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914043A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914046A (zh) 发光二极管外延片及其制备方法
CN118380523A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117253950A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116705937B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810337A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116885067A (zh) 发光二极管外延片及其制备方法
CN116682914A (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116435422A (zh) 发光二极管外延片及其制备方法、led
CN116154060A (zh) 黄绿光led外延片及其制备方法、黄绿光led
CN116825917B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant