CN116885067A - 发光二极管外延片及其制备方法 - Google Patents
发光二极管外延片及其制备方法 Download PDFInfo
- Publication number
- CN116885067A CN116885067A CN202311140040.1A CN202311140040A CN116885067A CN 116885067 A CN116885067 A CN 116885067A CN 202311140040 A CN202311140040 A CN 202311140040A CN 116885067 A CN116885067 A CN 116885067A
- Authority
- CN
- China
- Prior art keywords
- layer
- thickness
- emitting diode
- light
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 230000000903 blocking effect Effects 0.000 claims abstract description 18
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 26
- 230000007704 transition Effects 0.000 claims description 18
- 239000012159 carrier gas Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- 238000005137 deposition process Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical group [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 4
- JBANFLSTOJPTFW-UHFFFAOYSA-N azane;boron Chemical compound [B].N JBANFLSTOJPTFW-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052717 sulfur Inorganic materials 0.000 claims description 4
- 239000011593 sulfur Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 27
- 230000000052 comparative effect Effects 0.000 description 17
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 230000005428 wave function Effects 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法，涉及半导体光电器件领域。其中，发光二极管外延片包括衬底，依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层；其中，所述缓冲层包括依次层叠于所述衬底上的BN层、MoS2层和Si3N4层。实施本发明，可提升发光二极管的发光效率，降低工作电压。
Description
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法。
背景技术
目前市场上应用最广泛的GaN基发光二极管均是采用异质衬底外延制备，应用较为广泛的衬底有蓝宝石衬底、碳化硅衬底和硅衬底。其中，碳化硅衬底虽然与GaN基外延结构在晶格匹配、热匹配方面具有较大的优势，但其价格很高，不利于大批量应用。蓝宝石衬底、硅衬底与GaN基外延材料之间存在较大的热失配和晶格失配，这导致外延材料生长时产生较多的位错缺陷，进而延伸至发光区，形成非辐射复合中心，降低发光效率。
现有技术中常用的方法是在异质衬底与GaN基外延材料之间引入缓冲层，常见的有AlN层、低温GaN层或低温AlGaN层。其中，以PVD法所生长的AlN层具备最优的缓冲效果，是目前应用最广泛的缓冲层，尤其是在蓝宝石衬底中。但发明人发现，在一些情况下（尤其是多量子阱发光区In组分较高时）虽然AlN层能降低位错密度，但是其并未明显提升发光效率。经分析认为，这主要是AlN层并不能有效地缓解多量子阱发光区的压应变，而压应变会形成极化电场，导致空穴电子分离，波函数重叠率降低，辐射复合率下降，发光效率下降。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可提升发光二极管的发光效率，降低工作电压。
为了解决上述问题，本发明公开了一种发光二极管外延片，其包括衬底，依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层；
其中，所述缓冲层包括依次层叠于所述衬底上的BN层、MoS2层和Si3N4层。
作为上述技术方案的改进，所述BN层的厚度为2nm~20nm；所述MoS2层的厚度为10nm~30nm；所述Si3N4层的厚度为10nm~20nm。
作为上述技术方案的改进，所述BN层的厚度为5nm~15nm；所述MoS2层的厚度为20nm~30nm；所述Si3N4层的厚度为15nm~20nm。
作为上述技术方案的改进，所述BN层的厚度与所述MoS2层的厚度之比为1:1~1:2。
作为上述技术方案的改进，所述非掺杂GaN层包括依次层叠于所述缓冲层上的第一非掺杂GaN层、Si3N4过渡层和第二非掺杂GaN层；
所述第一非掺杂GaN层的厚度为0.5μm~1.5μm，所述Si3N4过渡层的厚度为10nm~30nm，所述第二非掺杂GaN层的厚度为1μm~2μm。
相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括：
提供衬底，在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层；
其中，所述缓冲层包括依次层叠于所述衬底上的BN层、MoS2层和Si3N4层。
作为上述技术方案的改进，所述BN层通过CVD法制得，沉积过程中所采用的B源和N源为氨硼烷，所采用的载气为Ar和H2的混合气体，Ar与H2的体积比为8:1~10:1，载气的流量为500sccm~600sccm；
所述BN层的沉积温度为1000℃~1100℃。
作为上述技术方案的改进，所述MoS2层通过CVD法制得，沉积过程中所采用的Mo源为MoO3，所采用的S源为硫磺，S源与Mo源的摩尔比为150:1~350:1；所采用的载气为Ar，其流量为50sccm~100sccm；
所述MoS2层的沉积温度为750℃~850℃。
作为上述技术方案的改进，所述Si3N4层通过MOCVD法制得，其生长温度为500℃~600℃，生长压力为100torr~500torr。
作为上述技术方案的改进，所述非掺杂GaN层包括依次层叠于所述缓冲层上的第一非掺杂GaN层、Si3N4过渡层和第二非掺杂GaN层；
所述第一非掺杂GaN层的生长温度为800℃~900℃，生长压力为400torr~600torr，V/III比为2000~4000；
所述Si3N4过渡层的生长温度为550℃~800℃，生长压力为100torr~500torr；
所述第二非掺杂GaN层的生长温度为1000℃~1100℃，生长压力为50torr~300torr，V/III比为300~1000。
实施本发明，具有如下有益效果：
本发明的发光二极管外延片中，缓冲层包括依次层叠于衬底上的BN层、MoS2层和Si3N4层。其中，BN层与MoS2层形成了二维异质堆叠，其层间通过范德华力连接，受晶格失配的影响小，有效降低了位错浓度、应力积累，提升了发光效率。Si3N4层可使后续非掺杂GaN横向生长趋势加强，进一步提升了晶体质量，切断了位错。基于上述的缓冲层后，有效弱化了多量子阱层内的压应变，提升了电子、空穴波函数的重叠概率，提升了发光效率，且降低了工作电压。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图；
图2是本发明一实施例中非掺杂GaN层的结构示意图；
图3是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1，本发明公开了一种发光二极管外延片，其包括衬底1、依次层叠于衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、应力释放层5、多量子阱层6、电子阻挡层7和P型GaN层8。其中，缓冲层2包括依次层叠于衬底1上的BN层21、MoS2层22和Si3N4层23，基于上述的缓冲层2，可有效弱化多量子阱层6中的极化场，提升发光二极管外延片的发光效率。
其中，BN层21的厚度为2nm~25nm，当其厚度＜2nm时，MoS2层22难以形成大面积薄膜结构，难以形成二维堆叠，进而难以有效阻挡位错，调节应力。当其厚度＞25nm时，制备时间较长。示例性的，BN层21的厚度为4nm、8nm、12nm、16nm、20nm或24nm，但不限于此。优选的，BN层21的厚度为2nm~20nm，更优选的为5nm~15nm。
其中，MoS2层22的厚度为5nm~40nm，当其厚度＜5nm时，难以有效阻挡位错，缓解应力；当其厚度＞40nm时，沉积时间过长。示例性的为8nm、13nm、18nm、23nm、28nm、33nm或36nm，但不限于此。优选的为10nm~30nm，更优选的为20nm~30nm。
其中，Si3N4层23的厚度为10nm~50nm，当其厚度＜10nm时，难以有效引导后续非掺杂GaN层3的侧向生长，进而难以有效切断位错；当其厚度＞50nm时，会形成连续膜层结构，也难以有效引导后续非掺杂GaN层3的侧向生长。优选的，Si3N4层的厚度为10nm~20nm，更优选的为15nm~20nm。
优选的，在本发明的一个实施例之中，BN层21的厚度与MoS2层22的厚度之比为1:（1~2），基于该比例，可进一步提升发光效率，且可使得工作电压下降。
其中，非掺杂GaN层的厚度为1μm~5μm，示例性的为1.6μm、2.2μm、2.8μm、3.4μm或4.2μm，但不限于此。
优选的，参考图2，在本发明的一个实施例之中，非掺杂GaN层3包括依次层叠于缓冲层2上的第一非掺杂GaN层31、Si3N4过渡层32和第二非掺杂GaN层33。其中，第一非掺杂GaN层31的厚度为0.5μm~1.5μm，示例性的为0.7μm、0.9μm、1.1μm或1.3μm，但不限于此。Si3N4过渡层32的厚度为10nm~30nm，示例性的为14nm、18nm、22nm、26nm或28nm，但不限于此。第二非掺杂GaN层33的厚度为1μm~2μm，示例性的为1.1μm、1.3μm、1.5μm、1.7μm或1.9μm，但不限于此。
其中，衬底1为蓝宝石衬底或硅衬底，优选的为蓝宝石衬底。本发明中的缓冲层2更适应于蓝宝石衬底。
其中，N型GaN层4的N型掺杂元素为Si或Ge，但不限于此。N型GaN层4的N型掺杂浓度为5×1018cm-3~5×1019cm-3，厚度为1μm~3μm。
其中，应力释放层5为周期性结构，其周期数为10~30。每个周期均包括依次层叠的InxGa1-xN层（x=0.02~0.1）和Si掺GaN层。其中，单个InxGa1-xN层的厚度为1.5nm~4nm，单个Si掺GaN层的厚度为5nm~10nm，Si掺杂浓度为1×1017cm-3~1×1018cm-3。
其中，多量子阱层6为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数3~15。单个InGaN量子阱层的厚度为3nm~5nm，In组分占比为0.15~0.3。单个GaN量子垒层的厚度为5nm~15nm。优选的，在本发明的一个实施例之中，InGaN量子阱层中In组分占比为0.22~0.3，本发明可更好地提升高In组分的绿光、黄光发光二极管的发光效率。
其中，电子阻挡层7为AlGaN层或InAlGaN层，但不限于此。优选的为Mg掺AlGaN层，其Al组分占比为0.2~0.3。Mg掺杂浓度为1×1017cm-3~1×1019cm-3，厚度为30nm~100nm。
其中，P型GaN层8中的P型掺杂元素为Mg、Be或Zn，但不限于此。优选的为Mg。P型GaN层8中P型掺杂浓度为1×1019cm-3~1×1021cm-3。P型GaN层8的厚度为20nm~50nm。
相应的，参考图3，本发明还提供了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其具体包括以下步骤：
S1：提供衬底；
S2：在衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层；
具体的，步骤S2包括：
S21：在衬底上生长缓冲层；
具体的，步骤S21包括：
S211：在衬底上生长BN层；
其中，可通过PVD、MOCVD或CVD生长BN层，但不限于此。
优选的，在本发明的一个实施例之中，通过CVD沉积BN层。具体的，沉积过程中所采用的B源和N源为氨硼烷，所采用的载气为Ar和H2的混合气体，Ar与H2的体积比为（8~10）:1，载气的流量为500sccm~600sccm；沉积温度为1000℃~1100℃。基于上述沉积条件，可在蓝宝石衬底上沉积得到晶体质量良好的二维连续薄膜，为后期MoS2层的制备提供良好的基础。
S212：在BN层上生长MoS2层；
其中，可通过PVD、CVD或ALD生长MoS2层，但不限于此。
优选的，在本发明的一个实施例之中，通过CVD沉积MoS2层。通过这种方法，一者与BN层制备方法相同，无需多次更换生产设备，提升制备效率。二者，通过这种方法可以较高的沉积速率得到晶体质量良好的薄膜。
具体的，沉积过程中采用的Mo源为MoO3，所采用的S源为硫磺，S源与Mo源的摩尔比为（150~350）:1；所采用的载气为Ar，其流量为50sccm~100sccm；沉积温度为750℃~850℃。
此外，需要说明的是，由于前期在蓝宝石衬底上生长了BN层，才能采用较高沉积速率的CVD法进行MoS2层的制备。若直接在蓝宝石衬底上生长MoS2层，则采用本发明上述的方法时容易形成裂纹，难以形成二维堆叠。而若在MoS2层底部生长传统的AlN层，则一者由于AlN层难以形成平整光滑的表面，导致MoS2层的晶格质量较差，二者由于晶格差异，还是会引入应力，降低发光效率，这在高In组分多量子阱层的绿色/黄色发光二极管中更为突出。
S213：在MoS2层上生长Si3N4层，得到缓冲层。
其中，可通过MOCVD、CVD、PECVD生长Si3N4层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长Si3N4层，其生长温度为500℃~600℃，生长压力为100torr~500torr。通过这种生长条件，可使得Si3N4层更趋向于岛状生长，从而引导后续非掺杂GaN层横向生长。
S22：在缓冲层上生长非掺杂GaN层；
其中，在本发明的一个实施例之中，通过MOCVD生长非掺杂GaN层。其生长温度为1000℃~1150℃，生长压力为100torr~500torr。
优选的，在本发明的一个实施例之中，步骤S22包括：
S221：在缓冲层上生长第一非掺杂GaN层；
其中，在本发明的一个实施例之中，通过MOCVD生长第一非掺杂GaN层。其生长温度为800℃~900℃，生长压力为400torr~600torr，V/III比（即N源与Ga源的摩尔比）为2000~4000。
S222：在第一非掺杂GaN层上生长Si3N4过渡层；
其中，在本发明的一个实施例之中，通过MOCVD生长Si3N4过渡层，其生长温度为550℃~800℃，生长压力为100torr~500torr。
S223：在Si3N4过渡层上生长第二非掺杂GaN层；
其中，在本发明的一个实施例之中，通过MOCVD生长第二非掺杂GaN层。其生长温度为1000℃~1100℃，生长压力为50torr~300torr，V/III比为300~1000。
S23：在非掺杂GaN层上生长N型GaN层；
其中，在本发明的一个实施例之中，通过MOCVD生长N型GaN层。其生长温度为1050℃~1200℃，生长压力为100torr~500torr；
S24：在N型GaN层上生长应力释放层；
其中，在本发明的一个实施例之中，通过MOCVD周期性生长InxGa1-xN层和Si掺GaN层，直至得到应力释放层。其中，InxGa1-xN层的生长温度为740℃~800℃，生长压力为100torr~500torr；Si掺GaN层的生长温度为780℃~850℃，生长压力为100torr~500torr。
S25：在应力释放层上生长多量子阱层；
其中，在本发明的一个实施例之中，通过MOCVD在应力释放层上周期性生长InGaN量子阱层和GaN量子垒层，直至得到多量子阱层。其中，InGaN量子阱层的生长温度为700℃~800℃，生长压力为100torr~300torr。GaN量子垒层的生长温度为850℃~900℃，生长压力为100torr~300torr。
S26：在多量子阱层上生长电子阻挡层；
其中，可通过MOCVD、MBE或VPE生长电子阻挡层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长Mg掺AlGaN层，作为电子阻挡层，其生长温度为1000℃~1100℃，生长压力为100torr~300torr。
S27：在电子阻挡层上生长P型GaN层；
其中，可通过MOCVD、MBE或VPE生长P型GaN层，但不限于此。
优选的，在本发明的一个实施例之中，通过MOCVD生长P型GaN层，其生长温度为900℃~1000℃，生长压力为100torr~300torr。
下面以具体实施例对本发明进行进一步说明：
实施例1
参考图1，本实施例提供一种发光二极管外延片，其包括衬底1，依次层叠于衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、应力释放层5、多量子阱层6、电子阻挡层7和P型GaN层8。
其中，衬底1为蓝宝石衬底。
其中，缓冲层2包括依次层叠于衬底1上的BN层21、MoS2层22和Si3N4层23。BN层21的厚度为22nm，MoS2层22的厚度为35nm，Si3N4层23的厚度为40nm。
其中，非掺杂GaN层3的厚度为2.8μm。N型GaN层4的掺杂元素为Si，掺杂浓度为2×1019cm-3，其厚度为2.5μm。
其中，应力释放层5为周期性结构，周期数为18。每个周期均包括依次层叠的InxGa1-xN层（x=0.04）和Si掺GaN层，InxGa1-xN层的厚度为2nm，Si掺GaN层的厚度为6nm，Si掺浓度为6×1017cm-3。
其中，多量子阱层6为周期性结构，周期数为10，每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层，InGaN量子阱层中In组分占比为0.25，厚度为3nm，GaN量子垒层的厚度为10nm。
其中，电子阻挡层7为Mg掺AlGaN层，其Al组分占比为0.22，Mg掺杂浓度为4×1017cm-3，厚度为80nm。P型GaN层8的掺杂元素为Mg，其掺杂浓度5×1020cm-3，其厚度为40nm。
本实施例中发光二极管外延片的制备方法包括以下步骤：
（1）提供衬底。
（2）在衬底上生长BN层；
其中，通过CVD沉积BN层。具体的，沉积过程中所采用的B源和N源为氨硼烷，所采用的载气为Ar和H2的混合气体，Ar与H2的体积比为8.5:1，载气的流量为550sccm；沉积温度为1050℃。
（3）在BN层上生长MoS2层；
其中，通过CVD沉积MoS2层。沉积过程中采用的Mo源为MoO3，所采用的S源为硫磺，S源与Mo源的摩尔比为220:1；所采用的载气为Ar，其流量为80sccm；沉积温度为760℃。
（4）在MoS2层上生长Si3N4层，得到缓冲层。
其中，通过MOCVD生长Si3N4层，其生长温度为550℃，生长压力为400torr。
（5）在缓冲层上生长非掺杂GaN层；
其中，通过MOCVD生长非掺杂GaN层。其生长温度为1100℃，生长压力为300torr。
（6）在非掺杂GaN层上生长N型GaN层；
其中，通过MOCVD生长N型GaN层，其生长温度为1130℃，生长压力为300torr。
（7）在N型GaN层上生长应力释放层；
具体的，通过MOCVD在N型GaN层上周期性生长InxGa1-xN层和Si掺GaN层，直至得到应力释放层。其中，InxGa1-xN层的生长温度为780℃，生长压力为300torr。Si掺GaN层的生长温度为800℃，生长压力为300torr。
（8）在应力释放层上生长多量子阱层；
其中，通过MOCVD在应力释放层上周期性生长InGaN量子阱层和GaN量子垒层，直至得到多量子阱层。其中，InGaN量子阱层的生长温度为760℃，生长压力为200torr。GaN量子垒层的生长温度为880℃，生长压力为200torr。
（9）在多量子阱层上生长电子阻挡层；
其中，通过MOCVD生长Mg掺AlGaN层，作为电子阻挡层，其生长温度为1050℃，生长压力为200torr。
（10）在电子阻挡层上生长P型GaN层；
其中，通过MOCVD生长P型GaN层，其生长温度为960℃，生长压力为200torr。
实施例2
本实施例提供一种发光二极管外延片，其与实施例1的区别在于：
BN层21的厚度为10nm，MoS2层22的厚度为30nm，Si3N4层的厚度为18nm。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，其与实施例2的区别在于：
MoS2层22的厚度为18nm，Si3N4层的厚度为16nm。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片，其与实施例3的区别在于：
非掺杂GaN层3包括依次层叠于缓冲层2上的第一非掺杂GaN层31、Si3N4过渡层32和第二非掺杂GaN层33。其中，第一非掺杂GaN层31的厚度为1.2μm，Si3N4过渡层32的厚度为25nm。第二非掺杂GaN层33的厚度为2.5μm。
在本实施例中，非掺杂GaN层的制备方法为：
（i）在缓冲层上生长第一非掺杂GaN层；
其中，通过MOCVD生长第一非掺杂GaN层。其生长温度为860℃，生长压力为550torr，V/III比为3600。
（ii）在第一非掺杂GaN层上生长Si3N4过渡层；
其中，通过MOCVD生长Si3N4过渡层，其生长温度为700℃，生长压力为400torr。
（iii）在Si3N4过渡层上生长第二非掺杂GaN层；
其中，通过MOCVD生长第二非掺杂GaN层。其生长温度为1080℃，生长压力为100torr，V/III比为400。
其余均与实施例3相同。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
缓冲层为AlN层，其厚度为33nm，其通过PVD法制得。
其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
不包括BN层。相应的，也不包括该层的制备步骤。
其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
不包括MoS2层。相应的，也不包括该层的制备步骤。
其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
不包括Si3N4层。相应的，也不包括该层的制备步骤。
其余均与实施例1相同。
对比例5
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
以AlN层替代BN层，该AlN层通过PVD法制得。
其余均与实施例1相同。
对比例6
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
将BN层与MoS2层调换位置，相应的，制备方法中，也将两者的制备步骤调换。
其余均与实施例1相同。
将实施例1~实施例4，对比例1~对比例6得到的发光二极管外延片进行测试，具体方法如下：
将外延片制作成5mil×7mil的水平结构的芯片，测试其在20mA下发光功率以及正向工作电压。具体结果如下表所示：
由表中可以看出，当将传统的缓冲层（对比例1）替换为本发明的缓冲层（实施例1）后，提升了发光二极管外延片的发光效率，且小幅降低了其工作电压。
通过实施例1与对比例2~对比例4的对比可以看出，若去除本发明中缓冲层中的任一层，则无法达到有效提升发光效率，降低工作电压的效果。
通过实施例1与对比例5的对比可以看出，若替换本发明中的BN层为AlN层，则由于AlN层与MoS2层之间难以形成二维堆叠，故发光效率较低，工作电压较高。
通过实施例1与对比例6的对比可以看出，若变更本发明中缓冲层中各子层的位置，则无法达到本发明的技术效果。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种发光二极管外延片，其特征在于，包括衬底，依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层；
其中，所述缓冲层包括依次层叠于所述衬底上的BN层、MoS2层和Si3N4层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述BN层的厚度为2nm~20nm；所述MoS2层的厚度为10nm~30nm；所述Si3N4层的厚度为10nm~20nm。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述BN层的厚度为5nm~15nm；所述MoS2层的厚度为20nm~30nm；所述Si3N4层的厚度为15nm~20nm。
4.如权利要求1~3任一项所述的发光二极管外延片，其特征在于，所述BN层的厚度与所述MoS2层的厚度之比为1:1~1:2。
5.如权利要求1~3任一项所述的发光二极管外延片，其特征在于，所述非掺杂GaN层包括依次层叠于所述缓冲层上的第一非掺杂GaN层、Si3N4过渡层和第二非掺杂GaN层；
所述第一非掺杂GaN层的厚度为0.5μm~1.5μm，所述Si3N4过渡层的厚度为10nm~30nm，所述第二非掺杂GaN层的厚度为1μm~2μm。
6.一种发光二极管外延片的制备方法，用于制备如权利要求1~5任一项所述的发光二极管外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层；
其中，所述缓冲层包括依次层叠于所述衬底上的BN层、MoS2层和Si3N4层。
7.如权利要求6所述的发光二极管外延片的制备方法，其特征在于，所述BN层通过CVD法制得，沉积过程中所采用的B源和N源为氨硼烷，所采用的载气为Ar和H2的混合气体，Ar与H2的体积比为8:1~10:1，载气的流量为500sccm~600sccm；
所述BN层的沉积温度为1000℃~1100℃。
8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述MoS2层通过CVD法制得，沉积过程中所采用的Mo源为MoO3，所采用的S源为硫磺，S源与Mo源的摩尔比为150:1~350:1；所采用的载气为Ar，其流量为50sccm~100sccm；
所述MoS2层的沉积温度为750℃~850℃。
9.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述Si3N4层通过MOCVD法制得，其生长温度为500℃~600℃，生长压力为100torr~500torr。
10.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述非掺杂GaN层包括依次层叠于所述缓冲层上的第一非掺杂GaN层、Si3N4过渡层和第二非掺杂GaN层；
所述第一非掺杂GaN层的生长温度为800℃~900℃，生长压力为400torr~600torr，V/III比为2000~4000；
所述Si3N4过渡层的生长温度为550℃~800℃，生长压力为100torr~500torr；
所述第二非掺杂GaN层的生长温度为1000℃~1100℃，生长压力为50torr~300torr，V/III比为300~1000。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311140040.1A CN116885067A (zh) | 2023-09-06 | 2023-09-06 | 发光二极管外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311140040.1A CN116885067A (zh) | 2023-09-06 | 2023-09-06 | 发光二极管外延片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116885067A true CN116885067A (zh) | 2023-10-13 |
Family
ID=88260879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311140040.1A Pending CN116885067A (zh) | 2023-09-06 | 2023-09-06 | 发光二极管外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116885067A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117153878A (zh) * | 2023-10-31 | 2023-12-01 | 江西兆驰半导体有限公司 | Hemt外延结构及其制备方法、hemt器件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110093A (zh) * | 2017-12-15 | 2018-06-01 | 佛山东燊金属制品有限公司 | 硅衬底GaN基LED外延生长方法 |
| CN109980061A (zh) * | 2019-04-10 | 2019-07-05 | 王晓靁 | 采用2d材料磊晶去疵单晶基板及其制备方法和制作组件 |
| CN110010729A (zh) * | 2019-03-28 | 2019-07-12 | 王晓靁 | RGB全彩InGaN基LED及其制备方法 |
| CN111009602A (zh) * | 2020-01-03 | 2020-04-14 | 王晓靁 | 具有2d材料中介层的外延基板及制备方法和制作组件 |
| CN114122204A (zh) * | 2021-11-26 | 2022-03-01 | 江苏第三代半导体研究院有限公司 | 一种半导体外延片及其制备方法与应用 |
| CN114141615A (zh) * | 2021-11-26 | 2022-03-04 | 江苏第三代半导体研究院有限公司 | 高质量半导体外延片及其制备方法 |
| CN115000258A (zh) * | 2022-07-01 | 2022-09-02 | 复旦大学 | 一种用于提高微型led调制带宽的外延结构及其制备方法 |
| WO2023087543A1 (zh) * | 2021-11-19 | 2023-05-25 | 华南理工大学 | N极性GaN/AlGaN异质结外延结构及其制备方法 |
| CN116387426A (zh) * | 2023-02-18 | 2023-07-04 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及制备方法 |
-
2023
- 2023-09-06 CN CN202311140040.1A patent/CN116885067A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110093A (zh) * | 2017-12-15 | 2018-06-01 | 佛山东燊金属制品有限公司 | 硅衬底GaN基LED外延生长方法 |
| CN110010729A (zh) * | 2019-03-28 | 2019-07-12 | 王晓靁 | RGB全彩InGaN基LED及其制备方法 |
| CN109980061A (zh) * | 2019-04-10 | 2019-07-05 | 王晓靁 | 采用2d材料磊晶去疵单晶基板及其制备方法和制作组件 |
| CN111009602A (zh) * | 2020-01-03 | 2020-04-14 | 王晓靁 | 具有2d材料中介层的外延基板及制备方法和制作组件 |
| WO2023087543A1 (zh) * | 2021-11-19 | 2023-05-25 | 华南理工大学 | N极性GaN/AlGaN异质结外延结构及其制备方法 |
| CN114122204A (zh) * | 2021-11-26 | 2022-03-01 | 江苏第三代半导体研究院有限公司 | 一种半导体外延片及其制备方法与应用 |
| CN114141615A (zh) * | 2021-11-26 | 2022-03-04 | 江苏第三代半导体研究院有限公司 | 高质量半导体外延片及其制备方法 |
| CN115000258A (zh) * | 2022-07-01 | 2022-09-02 | 复旦大学 | 一种用于提高微型led调制带宽的外延结构及其制备方法 |
| CN116387426A (zh) * | 2023-02-18 | 2023-07-04 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117153878A (zh) * | 2023-10-31 | 2023-12-01 | 江西兆驰半导体有限公司 | Hemt外延结构及其制备方法、hemt器件 |
| CN117153878B (zh) * | 2023-10-31 | 2024-02-20 | 江西兆驰半导体有限公司 | Hemt外延结构及其制备方法、hemt器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110112273B (zh) | 一种深紫外led外延结构及其制备方法和深紫外led | |
| WO2006121000A1 (ja) | 窒化物半導体素子およびその製法 | |
| CN116154066B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116581216B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116666512A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117253950B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116504895B (zh) | 发光二极管外延片及其制备方法、led | |
| CN115911202A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115911201A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116885067A (zh) | 发光二极管外延片及其制备方法 | |
| CN116072780A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116845153A (zh) | 一种高光效发光二极管外延片、制备方法及led | |
| CN116314511A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117476827B (zh) | 一种低接触电阻的发光二极管的外延片及其制备方法 | |
| CN117393667B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116364820B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN113571616A (zh) | AlGaN基深紫外发光二极管的外延片及其制备方法 | |
| CN115810697A (zh) | 硅基紫外led外延结构及其制备方法、紫外led | |
| CN116825917B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116995169B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116978991B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116799118B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117810324B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117976792A (zh) | 发光二极管外延片及其制备方法、发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |