CN117153878B - Hemt外延结构及其制备方法、hemt器件 - Google Patents
Hemt外延结构及其制备方法、hemt器件 Download PDFInfo
- Publication number
- CN117153878B CN117153878B CN202311422234.0A CN202311422234A CN117153878B CN 117153878 B CN117153878 B CN 117153878B CN 202311422234 A CN202311422234 A CN 202311422234A CN 117153878 B CN117153878 B CN 117153878B
- Authority
- CN
- China
- Prior art keywords
- layer
- composite layer
- composite
- type
- epitaxial structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000002131 composite material Substances 0.000 claims abstract description 101
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 230000000737 periodic effect Effects 0.000 claims abstract description 15
- 239000000203 mixture Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 2
- 230000005622 photoelectricity Effects 0.000 abstract description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 12
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 230000006872 improvement Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种HEMT外延结构及其制备方法、HEMT器件，涉及光电技术领域。HEMT外延结构包括衬底及依次层叠于所述衬底上的复合层、高阻层、沟道层、势垒层和GaN帽层；其中，所述复合层包括依次层叠于所述衬底上的第一复合层和第二复合层；所述第一复合层为周期性结构，周期数为3~12，每个周期的第一复合层均包括依次层叠的Ga极性P型AlGaN层和MoS2层；所述第二复合层为周期性结构，周期数为2~8，每个周期的第二复合层均包括依次层叠的N极性P型InAlN层和AlGaN层。实施本发明，可降低HEMT器件的关断损耗和开启损耗，提升器件的可靠性，使得其可适用于高频工作环境。
Description
技术领域
本发明涉及光电技术领域，尤其涉及一种HEMT外延结构及其制备方法、HEMT器件。
背景技术
GaN基HEMT器件因其具有高电子迁移率、高临界击穿电场强度、高电子饱和速度等优良特性而成为了高频率和大功率开关应用的优良解决方案。随着技术的不断发展，功率开关应用对高频大功率GaN基HEMT器件的需求日益增加。尽管GaN基功率HEMT器件本身就具有较低的功耗，但其开关损耗仍然需要被降低以满足更高效率的应用的需求。特别是在高频工作环境中，器件的开关损耗在总体功耗中仍然占有较大的比重。因此，设计具有低开关损耗的高性能GaN基功率HEMT器件以满足高频率和高效率应用的需求是非常有价值的。
发明内容
本发明所要解决的技术问题在于，提供一种HEMT外延结构及其制备方法，其开关损耗低，击穿电压高。
本发明还要解决的技术问题在于，提供一种HEMT器件。
为了解决上述技术问题，本发明提供了一种HEMT外延结构，其包括衬底及依次层叠于所述衬底上的复合层、高阻层、沟道层、势垒层和GaN帽层；
其中，所述复合层包括依次层叠于所述衬底上的第一复合层和第二复合层；
所述第一复合层为周期性结构，周期数为3~12，每个周期的第一复合层均包括依次层叠的Ga极性P型AlGaN层和MoS2层；
所述第二复合层为周期性结构，周期数为2~8，每个周期的第二复合层均包括依次层叠的N极性P型InAlN层和AlGaN层。
作为上述技术方案的改进，所述Ga极性P型AlGaN层中Al组分占比≥0.6，以使所述Ga极性P型AlGaN层的晶格常数＜所述MoS2层的晶格常数。
作为上述技术方案的改进，所述第一复合层的周期数为5~10；
所述Ga极性P型AlGaN层的厚度为3nm~5nm，其P型掺杂浓度为1×1015cm-3~1×1018cm-3，Al组分占比为0.6~0.8；
所述MoS2层的厚度为3nm~5nm。
作为上述技术方案的改进，所述N极性P型InAlN层中Al组分占比大于所述AlGaN层中Al组分占比，以使所述N极性P型InAlN层的晶格常数小于所述AlGaN层的晶格常数。
作为上述技术方案的改进，所述第二复合层的周期数为3~5；
所述N极性P型InAlN层的厚度为2nm~5nm，其P型掺杂浓度为1×1015cm-3~1×1018cm-3，Al组分占比为0.6~0.9；
所述AlGaN层的厚度为1nm~4nm，其Al组分占比为0.2~0.4。
作为上述技术方案的改进，沿所述HEMT外延结构的生长方向，所述N极性P型InAlN层中Al组分递增，所述AlGaN层中Al组分递减。
相应的，本发明还公开了一种HEMT外延结构的制备方法，用于制备上述的HEMT外延结构，其包括：
提供衬底，在所述衬底上依次生长复合层、高阻层、沟道层、势垒层和GaN帽层；
其中，所述复合层包括依次层叠于所述衬底上的第一复合层和第二复合层；
所述第一复合层为周期性结构，周期数为3~12，每个周期的第一复合层均包括依次层叠的Ga极性P型AlGaN层和MoS2层；
所述第二复合层为周期性结构，周期数为2~8，每个周期的第二复合层均包括依次层叠的N极性P型InAlN层和AlGaN层。
作为上述技术方案的改进，所述复合层的生长温度为700℃~800℃，生长压力为50torr~500torr。
作为上述技术方案的改进，所述Ga极性P型AlGaN层生长时，V/III比为100~1000；
所述N极性P型InAlN层生长时，V/III比为1500~5000。
相应的，本发明还公开了一种HEMT器件，其包括上述的HEMT外延结构。
实施本发明，具有如下有益效果：
1. 本发明的HEMT外延结构中，在衬底与高阻层之间引入了复合层，其包括依次层叠的第一复合层和第二复合层，其中，第一复合层交替层叠的Ga极性P型AlGaN层和MoS2层形成的周期性结构，第二复合层为交替层叠的N极性P型InAlN层和AlGaN层形成的周期性结构。Ga极性P型AlGaN层中的Ga极性可以减少生长过程中O杂质的并入，减少缺陷的产生，减少漏电通道，增强抗静电能力；同时Ga极性P型AlGaN层和N极性P型InAlN层在工作中关断时，P型掺杂产生电荷空穴可以有效地加速二维电子气的耗尽，从而减小了关断时间和关断损耗。在开启时，P型掺杂中的产生电荷空穴的减小有助于二维电子气的恢复，进而减小了开启时间和开启损耗，并减少由衬底带来的电子迁移，从而减少漏电通道。同时，Ga极性P型AlGaN层和MoS2层可有效缓冲晶格失配，促进后续各层的横向生长。N极性P型InAlN层中引入的In可降低Mg的激活能，便于形成平整光滑的二维表面，为后续层的生长创造良好的条件，AlGaN层则可进一步降低晶格失配，减少缺陷，提高晶体质量，从而提升器件的可靠性。
2. 本发明的HEMT外延结构中，通过控制Ga极性P型AlGaN层的晶格常数小于MoS2层的晶格常数，N极性P型InAlN层的晶格常数小于AlGaN层的晶格常数，以在第一复合层、第二复合层内积累较多的压应变，使得在基于Si衬底的HEMT外延结构在冷却过程中，张应变得以有效缓冲，提升晶体质量。同时部分压应变也会传导至钩道层与势垒层界面，促进了二维电子气的产生。
附图说明
图1为本发明一实施例中HEMT外延结构的结构示意图；
图2为本发明一实施例中第一复合层的结构示意图；
图3为本发明一实施例中第二复合层的结构示意图；
图4为本发明一实施例中HEMT外延结构的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1~图3，本发明提供了一种HEMT外延结构，其包括衬底1，依次层叠于衬底1上的复合层2、高阻层3、沟道层4、势垒层5和GaN帽层6。其中，复合层2包括依次层叠于衬底1上的第一复合层21和第二复合层22；第一复合层21为周期性结构，每个周期的第一复合层21均包括依次层叠的Ga极性P型AlGaN层211和MoS2层212；第二复合层22为周期性结构，每个周期的第二复合层22均包括依次层叠的N极性P型InAlN层221和AlGaN层222。基于上述结构，可提升基于该HEMT外延结构的HEMT器件的击穿电压，降低其在高频工作环境下的损耗，提升器件可靠性。
其中，第一复合层21的周期数为3~12，示例性的为4、6、8、10或12，但不限于此。优选的为5~10。
其中，Ga极性P型AlGaN层211的厚度为2nm~5nm，当其厚度＜2nm时，难以快速消耗器件关闭后的二维电子气；当其厚度＞5nm时，则会增加对二维电子气的散射，降低器件开启状态下二维电子气的迁移率。示例性的，Ga极性P型AlGaN层211的厚度为2.2nm、2.8nm、3.4nm、4nm或4.6nm，但不限于此。优选的为3nm~5nm。
Ga极性P型AlGaN层211中P型掺杂浓度为1×1015cm-3~1×1018cm-3，示例性的为3×1015cm-3、7×1015cm-3、2×1016cm-3、8×1016cm-3、4×1017cm-3或9×1017cm-3，但不限于此。优选的为3×1015cm-3~5×1016cm-3。
Ga极性P型AlGaN层211中Al组分占比为0.5~0.8，示例性的为0.52、0.58、0.65、0.7或0.78，但不限于此。优选的为0.55~0.8；更优选的为0.6~0.8。
优选的，在本发明的一个实施例之中，Ga极性P型AlGaN层211中Al组分占比≥0.6，以使Ga极性P型AlGaN层211的晶格常数＜MoS2层212的晶格常数，以在第一复合层21中积累压应变，缓解后期外延结构冷却过程中巨大的张应力，提升器件成品率，提升器件可靠性。
其中，MoS2层212的厚度为2nm~5nm，当其厚度＞5nm时，会弛豫部分压应变，无法在冷却过程中起到缓解张应力的作用。当其厚度＜2nm时，其结构松散，难以有效缓冲晶格失配。示例性的，MoS2层212的厚度为2.4nm、3nm、3.6nm、4.2nm或4.8nm，但不限于此。优选的为3nm~5nm。
其中，第二复合层的周期数为2~8，示例性的为3、4、5、6或7，但不限于此。优选的为3~5。
其中，N极性P型InAlN层221的厚度为2nm~5nm，示例性的为2.5nm、3nm、3.5nm、4nm或5nm，但不限于此。优选的为2nm~4nm。
N极性P型InAlN层221中P型掺杂浓度为1×1015cm-3~1×1018cm-3，示例性的为3×1015cm-3、7×1015cm-3、2×1016cm-3、8×1016cm-3、4×1017cm-3或9×1017cm-3，但不限于此。优选的为5×1016cm-3~5×1017cm-3。通过控制N极性P型InAlN层221中P型掺杂浓度大于Ga极性P型AlGaN层211中P型掺杂浓度，可加快器件关闭后二维电子气的消耗，减少开启损耗。
N极性P型InAlN层221中Al组分占比为0.6~0.95，示例性的为0.65、0.7、0.75、0.8、0.85或0.9，但不限于此。优选的为0.6~0.9。
其中，AlGaN层222的厚度为1nm~5nm，示例性的为1.8nm、2.6nm、3.4nm、4.2nm或4.8nm，但不限于此。优选的为1nm~4nm。
AlGaN层222中Al组分占比为0.2~0.5，示例性的为0.22、0.25、0.3、0.34、0.36、0.42或0.44，但不限于此。优选的为0.2~0.4。
优选的，在本发明的一个实施例之中，控制N极性P型InAlN层221中Al组分占比大于AlGaN层222中Al组分占比，以使N极性P型InAlN层的晶格常数小于AlGaN层的晶格常数，以在第二复合层22中积累压应变。
优选的，在本发明的另一个实施例之中，控制N极性P型InAlN层221中Al组分沿生长方向递增，AlGaN层222中Al组分沿生长方向递减，以进一步在第二复合层22中积累压应变。
其中，衬底1为Si衬底、蓝宝石衬底或GaN衬底，但不限于此。优选的为Si衬底，其应用广，工艺成熟，成本低。
其中，高阻层3为AlGaN层或GaN层，其掺杂有C和/或Fe，但不限于此。优选的，高阻层3为C掺GaN层，C掺杂浓度为5×1018cm-3~5×1019cm-3，其可降低背景载流子浓度，以使得器件承受高压。具体的，高阻层3的厚度为1μm~3μm。
其中，沟道层4是二维电子气的输送通道，其为非掺杂GaN层，其厚度为200nm~500nm。
其中，势垒层5为AlGaN层，其Al组分占比为0.2~0.3，厚度为20nm~35nm。GaN帽层6的厚度为2nm~6nm。
相应的，参考图4，本发明还公开了一种HEMT外延结构的制备方法，用于制备上述的HEMT外延结构，其包括以下步骤：
S1：提供衬底；
其中，当选用Si衬底时，将其加载至MOCVD反应室中，在1100℃~1150℃下，用H2和NH3的混合气体处理4min~15min，以清除其表面的杂质以及氧化物。
S2：在衬底上依次生长复合层、高阻层、沟道层、势垒层和GaN帽层；
具体的，步骤S2包括：
S21：在衬底上生长复合层；
具体的步骤S21包括：
S211：在衬底上生长第一复合层；
具体的，在本发明的一个实施例之中，通过MOCVD周期性生长Ga极性P型AlGaN层和MoS2层，直至得到第一复合层。
第一复合层的生长温度为700℃~800℃，生长压力为50torr~500torr。
优选的，在本发明的一个实施例之中，Ga极性P型AlGaN层生长时，V/III比为100~1000。
S212：在第一复合层上生长第二复合层，得到复合层；
具体的，在本发明的一个实施例之中，通过MOCVD周期性生长N极性P型InAlN层和AlGaN层，直至得到第二复合层。
第二复合层的生长温度为700℃~800℃，生长压力为50torr~500torr。
优选的，在本发明的一个实施例之中，N极性P型InAlN层生长时，V/III比为1500~5000。
S22：在复合层上生长高阻层；
具体的，在本发明的一个实施例之中，通过MOCVD生长C掺杂GaN层，作为高阻层。其生长温度为1000℃~1025℃，生长压力为50torr~200torr。
S23：在高阻层上生长沟道层；
具体的，在本发明的一个实施例之中，通过MOCVD生长非掺杂GaN层，作为沟道层。其生长温度为1030℃~1100℃，生长压力为100torr~300torr。
S24：在沟道层上生长势垒层；
具体的，在本发明的一个实施例之中，通过MOCVD生长AlGaN层，作为势垒层。其生长温度为1030℃~1100℃，压力为50torr~250torr。
S25：在势垒层上生长GaN帽层；
具体的，在本发明的一个实施例之中，通过MOCVD生长GaN帽层，其生长温度为1020℃~1100℃，生长压力为50torr~200torr。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种HEMT外延结构，其包括衬底1和依次层叠于衬底1上的复合层2、高阻层3、沟道层4、势垒层5和GaN帽层6。其中，衬底1为单晶硅衬底，复合层2包括依次层叠于衬底1上的第一复合层21和第二复合层22；第一复合层21为周期性结构，周期数为8，每个周期的第一复合层21均包括依次层叠的Ga极性P型AlGaN层211和MoS2层212；其中，Ga极性P型AlGaN层211的厚度为2.5nm，其Mg掺杂浓度为3×1017cm-3，Al组分占比为0.56。MoS2层的厚度为2.8nm。
其中，第二复合层22为周期性结构，周期数为5，每个周期的第二复合层22均包括依次层叠的N极性P型InAlN层221和AlGaN层222。N极性P型InAlN层221的厚度为4.5nm，其Mg掺杂浓度为4×1016cm-3，Al组分占比为0.65，且维持恒定。AlGaN层222的厚度为1.5nm，其Al组分占比为0.3，且维持恒定。
其中，高阻层3为C掺GaN层，其厚度为2.5μm，C掺杂浓度为6.8×1018cm-3。其中，沟道层4为非掺杂GaN层，其厚度为300nm。势垒层5为AlGaN层，其厚度为25nm，Al组分占比为0.22。GaN帽层6的厚度5nm。
本实施例中HEMT外延结构的制备方法为：
（1）提供衬底，将其加载至MOCVD反应室中，在1120℃下，用H2和NH3的混合气体处理10min。
（2）在衬底上生长第一复合层；
具体的，通过MOCVD周期性生长Ga极性P型AlGaN层和MoS2层，直至得到第一复合层。第一复合层的生长温度为750℃，生长压力为200torr。其中，Ga极性P型AlGaN层生长时，V/III比为800。
（3）在第一复合层上生长第二复合层，得到复合层；
具体的，通过MOCVD周期性生长N极性P型InAlN层和AlGaN层，直至得到第二复合层。第二复合层的生长温度为780℃，生长压力为150torr。其中，N极性P型InAlN层生长时，V/III比为3000。
（4）在复合层上生长高阻层；
具体的，通过MOCVD生长C掺杂GaN层，作为高阻层。其生长温度为1020℃，生长压力为150torr。
（5）在高阻层上生长沟道层；
具体的，通过MOCVD生长非掺杂GaN层，作为沟道层。其生长温度为1070℃，生长压力为220torr。
（6）在沟道层上生长势垒层；
具体的，通过MOCVD生长AlGaN层，作为势垒层。其生长温度为1080℃，压力为150torr。
（7）在势垒层上生长GaN帽层；
具体的，通过MOCVD生长GaN帽层，其生长温度为1080℃，生长压力为140torr。
实施例2
本实施例提供一种HEMT外延结构，其与实施例1的区别在于：
Ga极性P型AlGaN层211的厚度为3.5nm，其Mg掺杂浓度为8×1015cm-3，Al组分占比为0.66。MoS2层的厚度为4nm。
其余均与实施例1相同。
实施例3
本实施例提供一种HEMT外延结构，其与实施例2的区别在于：
N极性P型InAlN层221的厚度为3.5nm，其Mg掺杂浓度为3×1017cm-3，Al组分占比为0.88，且维持恒定。AlGaN层222的厚度为2nm，其Al组分占比为0.25，且维持恒定。
其余均与实施例2相同。
实施例4
本实施例提供一种HEMT外延结构，其与实施例3的区别在于：
沿HEMT外延结构的生长方向，N极性P型InAlN层221中Al组分由0.82线性递增至0.9，AlGaN层222中Al组分由0.32线性递减至0.28。
其余均与实施例3相同。
对比例1
本对比例提供一种HEMT外延结构，其与实施例1的区别在于：采用成核层替代复合层，成核层为AlN层，其厚度为2.5nm，其通过MOCVD制得，生长温度为850℃，生长压力为200torr。
对比例2
本对比例提供一种HEMT外延结构，其与实施例1的区别在于，第一复合层不包括Ga极性P型AlGaN层，其余均与实施例1相同。
对比例3
本对比例提供一种HEMT外延结构，其与实施例1的区别在于，第一复合层不包括MoS2层，其余均与实施例1相同。
对比例4
本对比例提供一种HEMT外延结构，其与实施例1的区别在于，不包括第一复合层，其余均与实施例1相同。
对比例5
本对比例提供一种HEMT外延结构，其与实施例1的区别在于，不包括第二复合层，其余均与实施例1相同。
将实施例1~实施例4，对比例1~对比例5的HEMT外延结构制成HEMT，并进行测试，具体结果如下表：
通过实施例1与对比例1的对比可以看出：本发明的HEMT外延结构可有效降低关断损耗和开启损耗，从而提升其开关比。同时，还可有效提升其击穿电压，提升其可靠性，使得本发明的HEMT外延结构更加适用于高频工作环境。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种HEMT外延结构，其特征在于，包括衬底及依次层叠于所述衬底上的复合层、高阻层、沟道层、势垒层和GaN帽层；
其中，所述复合层包括依次层叠于所述衬底上的第一复合层和第二复合层；
所述第一复合层为周期性结构，周期数为3~12，每个周期的第一复合层均包括依次层叠的Ga极性P型AlGaN层和MoS2层；
所述第二复合层为周期性结构，周期数为2~8，每个周期的第二复合层均包括依次层叠的N极性P型InAlN层和AlGaN层。
2.如权利要求1所述的HEMT外延结构，其特征在于，所述Ga极性P型AlGaN层中Al组分占比≥0.6，以使所述Ga极性P型AlGaN层的晶格常数＜所述MoS2层的晶格常数。
3.如权利要求1或2所述的HEMT外延结构，其特征在于，所述第一复合层的周期数为5~10；
所述Ga极性P型AlGaN层的厚度为3nm~5nm，其P型掺杂浓度为1×1015cm-3~1×1018cm-3，Al组分占比为0.6~0.8；
所述MoS2层的厚度为3nm~5nm。
4.如权利要求1或2所述的HEMT外延结构，其特征在于，所述N极性P型InAlN层中Al组分占比大于所述AlGaN层中Al组分占比，以使所述N极性P型InAlN层的晶格常数小于所述AlGaN层的晶格常数。
5.如权利要求1所述的HEMT外延结构，其特征在于，所述第二复合层的周期数为3~5；
所述N极性P型InAlN层的厚度为2nm~5nm，其P型掺杂浓度为1×1015cm-3~1×1018cm-3，Al组分占比为0.6~0.9；
所述AlGaN层的厚度为1nm~4nm，其Al组分占比为0.2~0.4。
6.如权利要求1所述的HEMT外延结构，其特征在于，沿所述HEMT外延结构的生长方向，所述N极性P型InAlN层中Al组分递增，所述AlGaN层中Al组分递减。
7.一种HEMT外延结构的制备方法，用于制备如权利要求1~6任一项所述的HEMT外延结构，其特征在于，包括：
提供衬底，在所述衬底上依次生长复合层、高阻层、沟道层、势垒层和GaN帽层；
其中，所述复合层包括依次层叠于所述衬底上的第一复合层和第二复合层；
所述第一复合层为周期性结构，周期数为3~12，每个周期的第一复合层均包括依次层叠的Ga极性P型AlGaN层和MoS2层；
所述第二复合层为周期性结构，周期数为2~8，每个周期的第二复合层均包括依次层叠的N极性P型InAlN层和AlGaN层。
8.如权利要求7所述的HEMT外延结构的制备方法，其特征在于，所述复合层的生长温度为700℃~800℃，生长压力为50torr~500torr。
9.如权利要求7所述的HEMT外延结构的制备方法，其特征在于，所述Ga极性P型AlGaN层生长时，V/III比为100~1000；
所述N极性P型InAlN层生长时，V/III比为1500~5000。
10.一种HEMT器件，其特征在于，包括如权利要求1~6任一项所述的HEMT外延结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311422234.0A CN117153878B (zh) | 2023-10-31 | 2023-10-31 | Hemt外延结构及其制备方法、hemt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311422234.0A CN117153878B (zh) | 2023-10-31 | 2023-10-31 | Hemt外延结构及其制备方法、hemt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117153878A CN117153878A (zh) | 2023-12-01 |
| CN117153878B true CN117153878B (zh) | 2024-02-20 |
Family
ID=88912375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311422234.0A Active CN117153878B (zh) | 2023-10-31 | 2023-10-31 | Hemt外延结构及其制备方法、hemt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153878B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117727773B (zh) * | 2024-02-06 | 2024-04-19 | 江西兆驰半导体有限公司 | GaN基HEMT外延片及其制备方法、HEMT器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243253A (ja) * | 1998-02-25 | 1999-09-07 | Sony Corp | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法 |
| CN107768235A (zh) * | 2017-10-25 | 2018-03-06 | 中国工程物理研究院电子工程研究所 | 一种基于二硫化钼‑石墨烯复合缓冲层的氮化镓外延结构的制备方法 |
| CN111146318A (zh) * | 2020-01-20 | 2020-05-12 | 江苏晶曌半导体有限公司 | 一种基于MoS2的薄层紫外发光二极管及其制作方法 |
| CN115084260A (zh) * | 2022-06-08 | 2022-09-20 | 西安电子科技大学 | 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法 |
| CN116314507A (zh) * | 2023-05-19 | 2023-06-23 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116885067A (zh) * | 2023-09-06 | 2023-10-13 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3864670B2 (ja) * | 2000-05-23 | 2007-01-10 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 |
-
2023
- 2023-10-31 CN CN202311422234.0A patent/CN117153878B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243253A (ja) * | 1998-02-25 | 1999-09-07 | Sony Corp | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法 |
| CN107768235A (zh) * | 2017-10-25 | 2018-03-06 | 中国工程物理研究院电子工程研究所 | 一种基于二硫化钼‑石墨烯复合缓冲层的氮化镓外延结构的制备方法 |
| CN111146318A (zh) * | 2020-01-20 | 2020-05-12 | 江苏晶曌半导体有限公司 | 一种基于MoS2的薄层紫外发光二极管及其制作方法 |
| CN115084260A (zh) * | 2022-06-08 | 2022-09-20 | 西安电子科技大学 | 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法 |
| CN116314507A (zh) * | 2023-05-19 | 2023-06-23 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116885067A (zh) * | 2023-09-06 | 2023-10-13 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117153878A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117153878B (zh) | Hemt外延结构及其制备方法、hemt器件 | |
| CN112701160B (zh) | 氮化镓基高电子迁移率晶体管外延片及其制备方法 | |
| CN108400159B (zh) | 具有多量子阱高阻缓冲层的hemt外延结构及制备方法 | |
| CN115101585B (zh) | 氮化镓基高电子迁移率晶体管及其制备方法 | |
| CN112216742A (zh) | 氮化镓基高电子迁移率晶体管外延片及其制备方法 | |
| CN109449264A (zh) | 一种发光二极管外延片及其制造方法 | |
| CN113793868B (zh) | GaN基HEMT器件、器件外延结构及其制备方法 | |
| CN116525734A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN107910364B (zh) | 一种逆阻型氮化镓器件 | |
| CN101740360B (zh) | 一种提高镁在ⅲ-ⅴ族氮化物中掺杂效率的方法 | |
| CN116097409A (zh) | 半导体设备、半导体模块和无线通信装置 | |
| JP2008218801A (ja) | 高電子移動度ＺｎＯデバイス | |
| CN110429128B (zh) | 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 | |
| CN116741822A (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| CN115799332A (zh) | 一种极性硅基高电子迁移率晶体管及其制备方法 | |
| CN114914296A (zh) | 一种外延片、外延片制备方法及高电子迁移率晶体管 | |
| CN115036367A (zh) | 一种外延片、外延片制备方法及高电子迁移率晶体管 | |
| CN106449375B (zh) | 含有硅掺杂氮化铝层的半导体器件及其制造方法 | |
| CN221282125U (zh) | 一种基于Si衬底的超晶格异质结外延结构 | |
| CN117727773B (zh) | GaN基HEMT外延片及其制备方法、HEMT器件 | |
| CN110838518A (zh) | 一种hemt器件的外延结构及其制备方法和应用 | |
| CN210073765U (zh) | 一种AlGaN双异质结高阻缓冲层外延结构 | |
| CN216698281U (zh) | 一种hemt外延片 | |
| CN115954378B (zh) | 氮化镓功率器件及其制备方法 | |
| CN116936631B (zh) | 一种氮化镓基晶体管的外延结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |