CN115084260A - 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法 - Google Patents

基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法 Download PDF

Info

Publication number
CN115084260A
CN115084260A CN202210645314.1A CN202210645314A CN115084260A CN 115084260 A CN115084260 A CN 115084260A CN 202210645314 A CN202210645314 A CN 202210645314A CN 115084260 A CN115084260 A CN 115084260A
Authority
CN
China
Prior art keywords
layer
gan
aln
intrinsic
dimensional material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210645314.1A
Other languages
English (en)
Inventor
宁静
吴晶晶
王东
张进成
赵江林
张弛
曾瑜
马佩军
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202210645314.1A priority Critical patent/CN115084260A/zh
Publication of CN115084260A publication Critical patent/CN115084260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种范德华外延的氮化镓高电子迁移率晶体管器件，主要解决了现有GaN‑HEMT器件击穿电压低的问题。其包括：衬底、本征GaN缓冲层、电流孔径、GaN沟道层、AlN层、AlGaN势垒层、P‑GaN帽层、源栅电极及钝化层；该本征GaN缓冲层与电流孔径之间，垂直设有两种不同掺杂浓度的第一P型GaN层和第二P型GaN层，以分别与本征GaN缓冲层形成PN结；该衬底与本征GaN缓冲层之间，垂直设有二维材料层、第一AlN层、第二AlN层和掺铁的GaN层；该二维材料层、第一AlN层、第二AlN层及衬底的中间开有通孔，孔内蒸镀有金属形成漏极。本发明减小了导通电阻，提高了击穿电压，可用于电力电子系统。

Description

基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备 方法
技术领域
本发明属于微电子器件技术领域，更进一步涉及一种耐压结构的氮化镓高电子迁移率晶体管HEMT器件，可用于电力电子系统。
背景技术
与前两代半导体相比，第三代半导体材料氮化镓具有直接带隙、禁带宽度大、击穿场强高、导热性能好的优点，且GaN和AlGaN异质结具有较强的自发和压电极化，未掺杂就能获得高浓度，高电子迁移率的二维电子气，在抗辐射、高温大功率、微波器件等领域有着巨大的潜力和市场。
近年来，随着雷达，无线通信领域的发展，对半导体材料有着更高功率的要求，第一、第二代Si、GaAs半导体材料已难以满足，研究重心向第三代宽禁带半导体材料转移。
因为禁带宽度大，氮化镓材料的理论临界临界击穿电场大于硅理论击穿电场的十倍及高浓度，高电子迁移率的二维电子气，使其在功率领域高耐压且导通电阻低。
目前，GaN电力电子器件仍以横向高电子迁移率晶体管器件为主，但这种结构存在着一系列问题，如电流崩塌、缓冲层泄漏电流、栅极泄漏电流和栅极电场集中效应等，这些问题限制了氮化镓材料自身的高击穿特性。基于此，在器件结构上，引入了漏场板，栅长板，源场板，多层场板及浮空场板等以降低靠近漏极一侧的峰值电场。在材料结构上采用了背势垒结构、超结结构、超级异质结及掺杂形成高阻缓冲层等。但是这些都是针对横向结构提出的一系列改进方法，仍然面临着许多问题，如必须通过提高栅漏间距来提高击穿电压，大大增加了器件的面积。
为了解决上述问题，学者们提出了垂直型氮化镓基高电子迁移率晶体管，很多垂直器件依靠源漏之间PN结耗尽区的作用且表面不存在高电场，使得其具有更高的耐压特性。这种结构的特点是在垂直器件中引入P埋层，如图1所示，该器件自下而上依次是：漏电极、氮化镓自支撑衬底、本征氮化镓缓冲层、电流阻挡层CBL、电流孔径、GaN沟道层、AlGaN势垒层、P-GaN 帽层、源极和栅极及钝化层，通过势垒层上的氮化镓帽层和电流阻挡层，提高垂直器件的阈值电压。但该器件由于缓冲层内的电场分布非常不均匀，严重影响了其高击穿电场的特性。
发明内容
本发明的目的在于针对上述现有技术的不足，提供一种基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法，以通过在缓冲层内进行P型掺杂，提高击穿电压，减小导通电阻。
为实现上述目的，本发明基于范德华外延的氮化镓高电子迁移率晶体管器件，自下而上包括：衬底15、本征GaN缓冲层7、电流孔径10、GaN沟道层11、AlN层12、AlGaN势垒层13、P-GaN帽层14和栅极18，其特征在于：
所述衬底15与本征GaN缓冲层7，自下而上设有二维材料层3、第一AlN层4、第二AlN层5和掺铁的GaN层6；
所述衬底15、二维材料层3、第一AlN层4、第二AlN层5的中间开有通孔，孔内蒸镀有金属形成漏极16。
所述在本征GaN缓冲层7与电流孔径10之间，垂直设有两种不同掺杂浓度的第一P型GaN层8和第二P型GaN层9，以分别与本征GaN缓冲层7形成PN结，提高耐压特性；
进一步，所述的二维材料层3为石墨烯或氮化硼这种二维材料。
进一步，所述的第一AlN层4为低温生长，厚度为10～100nm。
进一步，所述的第二AlN层5为高温生长，厚度为100～300nm。
进一步，所述的第一P型GaN层8厚度为100～200nm，浓度为(1～4)×1016cm-3。
进一步，所述的第二P型GaN层9的厚度为200～300nm，浓度为(5～9)×1016cm-3，用于均匀电场分布，提高击穿电压。
为实现上述目的，本发明基于范德华外延的氮化镓高电子迁移率晶体管器件的制备方法，其特征在于，包括如下步骤：
S1)在衬底上磁控溅射一层AlN层2；
S2)选用二维材料，并通过湿法将其转移到AlN层2上形成二维材料层3，
S3)在二维材料层3的上部采用金属氧化物气相沉积外延技术，在氢气为载气,氮源、镓源和铝源分别为氨气、三甲基镓和三甲基铝的气氛下，先依次在800℃的低温条件下生长第一AlN层4、在1200℃高温条件下生长的第二AlN层5；再在第二AlN层5依次生长掺铁浓度为1×1018cm-3的GaN层6和本征GaN缓冲层7；
S4)在本征GaN缓冲层7上进行第一次光刻，并在本征GaN缓冲层7的左右两侧靠近中心无光刻胶部分进行Mg离子注入，形成浓度范围(1～4)×1016cm-3、厚度为100～200nm的第一P型GaN层8；再在本征GaN缓冲层7上进行二次光刻，并在本征GaN缓冲层7上的第一P型GaN层8左右两侧外部无光刻胶部分离子注入，形成浓度范围为(5～9)× 1016cm-3、厚度为200～300nm的第二P型GaN层9；
S5)采用刻蚀工艺在本征GaN缓冲层7上两个第一P型GaN层8的之间位置开孔，厚度为100～200nm,并在孔中离子注入形成电流孔径层10；
S6)在第一P型GaN层8、第二P型GaN层9和电流孔径层10上，采用金属氧化物气相沉积外延技术，在氢气为载气,氮源、镓源和铝源分别为氨气(NH3)、三甲基镓(TMGa)和三甲基铝(TMAl)的气氛下依次生长GaN沟道层11、AlN层12、AlGaN势垒层13和P-GaN 帽层14；
S7)取出外延片进行衬底剥离，并将二维材料层3与其上外延的第一AlN层4、第二AlN层5、掺铁的GaN层6、本征GaN缓冲层7、第一P型GaN层8、第二P型GaN层9、电流孔径层10、GaN沟道层11、AlN层12、AlGaN势垒层13和P-GaN帽层14一起转移至另一衬底15上；
S8)在衬底15、二维材料层3、第一AlN层4、第二AlN层5的中采用湿法刻蚀开通孔并进行光刻，孔内通过电子束蒸发蒸镀金属形成漏极16；
S9)在P-GaN帽层(14)上进行光刻，采用感应耦合等离子体进行刻蚀，刻蚀深度直至AlGaN势垒层(13)下120nm。
S10)在P-GaN帽层14上进行光刻，用反应离子刻蚀中间区域之外的P-GaN帽层，在AlGaN势垒层13上进行光刻，通过电子束蒸发蒸镀源极17，再在刻蚀完留下的P-GaN帽层14上进行光刻，通过电子束蒸发蒸镀栅极18；
S11)在源极17、栅极18和AlGaN势垒层13上进行等离子体增强原子层沉积钝化物，并再次进行光刻，腐蚀掉源极17与栅极18之外区域的钝化物，形成钝化层19，完成器件制作。
与现有技术相比，本发明具有如下优点
1.本发明由于在衬底1与本征GaN缓冲层7之间，自下而上设有二维材料层3、第一AlN层4、第二AlN层5和掺铁的GaN层6，且二维材料层3采用热导率较高的石墨烯或氮化硼，有利于器件的散热。而且可以将二维材料及其之上的外延层通过衬底转移技术转移到绝缘衬底上、高阻或导热性能好的衬底上，减少衬底泄漏电流，提高器件的耐压散热能力。
2.本发明由于在衬底15、二维材料层3、第一AlN层4、第二AlN层5的中间开有通孔，孔内蒸镀金属形成漏极16，可使衬底的选择不局限于导电且价格昂贵的氮化镓自支撑衬底，降低了器件制备成本。
3.本发明由于在在本征GaN缓冲层7与电流孔径10之间，垂直设有两种不同掺杂浓度的第一P型GaN层8和第二P型GaN层9，分别与本征GaN缓冲层7形成PN结，可通过调制器件的内部电场提高耐压特性。
附图说明
图1为现有传统垂直氮化镓高电子迁移率晶体管器件结构的示意图；
图2为本发明实施例提供的范德华外延的氮化镓高电子迁移率晶体管结构示意图；
图3是本发明制作图2器件的实现示意图。
具体实施方式
为了更好地了解本发明的优点、实现的技术手段及功能易于了解，下面结合本发明的附图对本发明的实施例做进一步阐述。
参照图2，本实施例基于范德华外延的耐压结构氮化镓HEMT器件，包括衬底15、二维材料层3、第一AlN层4、第二AlN层5、掺铁的GaN层6、本征GaN层7、第一P型GaN 层8、第二P型GaN层9、电流孔径层10、本征氮化镓沟道层11、AlN层12、AlGaN势垒层13、P-GaN帽层14、漏极16、源极17、栅极18和钝化层19。其中：
所述的衬底15，采用蓝宝石衬底或者Si衬底；
所述的二维材料层3，采用石墨烯或氮化硼这种二维材料，其位于衬底15左右两侧的上方；
所述的第一AlN层4，其厚度为10～100nm，位于二维材料层3的上方；
所述的第二AlN层5，其厚度为100～300nm，位于第一AlN层4上方；
所述的漏极16，位于在衬底15、二维材料层3、第一AlN层4、第二AlN层5的中间开有的通孔中，其蒸镀金属为Ti/Al/Ni/Au；
所述的掺铁的GaN层6，其厚度为100～200nm，位于第二AlN层5和漏极16上方；
所述的本征GaN缓冲层7，其厚度为1.5～2μm，位于在掺铁的GaN层6上方；
所述的第一P型GaN层8，其厚度为100～200nm，掺Mg浓度为(1～4)×1016cm-3；位于本征GaN缓冲层7上方的左右两侧靠近中心处；
所述的第二P型GaN层9，位于在本征GaN缓冲层6上方和第一P型GaN层8左右两侧外部，其厚度为200～300nm，掺Mg浓度为(5～9)×1016cm-3；
所述的电流孔径层10，位于在本征GaN缓冲层7上两个第一P型GaN层8的之间，其厚度为100～200nm；
所述的本征GaN沟道层11，位于第一P型GaN层8、第二P型GaN层9和电流孔径层 10上方，其厚度为100～200nm；
所述的AlN层12，位于本征氮化镓沟道层11上方，其厚度为1～2nm；
所述的AlGaN势垒层13，位于AlN层12的上方，其厚度为20～30nm；
所述的P-GaN帽层14，位于AlGaN势垒层13上方中间处，其厚度为100～150nm；
所述的源极17,位于AlGaN势垒层上方左右两侧，其蒸镀金属为Ti/Al/Ni/Au；
所述的栅极18，位于P-GaN帽层14上方，其蒸镀金属为Ni/Au；
所述的钝化层19，位于AlGaN势垒层13上方的源极18和栅极19中间，其采用的钝化物为氧化铝和氮化硅。
参照图3，本发明制备上述器件的方法，给出下述三种实施例：
实施例1：制备二维材料层为十层以上的石墨烯、第一AlN层厚度为10nm、第二AlN层厚度为100nm、掺铁的GaN层厚度为100nm、本征GaN层厚度为1.5μm、第一P型GaN 层厚度为100nm、第二P型GaN层厚度为200nm、本征GaN沟道层厚度为100nm、AlN层厚度为1nm、AlGaN势垒层厚度为20nm、P-GaN帽层厚度为100nm和钝化层厚度为60nm的范德华外延的氮化镓高电子迁移率晶体管器件。
步骤1.衬底1热处理，如图3a。
选用磁控溅射20nm氮化铝过渡层的蓝宝石衬底1，将其置于金属有机物化学气相淀积 MOCVD反应室中,向金属有机物化学气相淀积MOCVD反应室通入氢气与氨气的混合气体5分钟，然后通入氢气与氨气的混合气体5分钟后,将金属有机物化学气相淀积MOCVD反应室加热到600℃,对溅射氮化铝过渡层的衬底1进行20分钟热处理,得到热处理后的衬底1。
步骤2.转移二维材料层2多层石墨烯，如图3b。
在多层石墨烯的Cu箔表面旋涂一层PMMA薄膜，并在70℃下加热20min；
再将旋涂完成后的Cu箔的石墨烯朝上，置于过硫酸铵溶液中浸泡4小时，去除Cu箔；
将去除Cu箔后的石墨烯在去离子水中浸泡1小时后，用热处理后的衬底捞PMMA/多层石墨烯，使石墨烯附着在衬底上；
将附着有石墨烯的衬底晾2小时后将样品放在丙酮中浸泡24小时，充分去除PMMA；
再将其在乙醇溶液中静置60min，取出晾干，完成石墨烯的转移。
步骤3.第一AlN层4、第二AlN层5、掺铁的GaN层6和本征GaN缓冲层7的生长，如图3c。
3.1)将转移有石墨烯的衬底1放入金属有机物化学气相淀积MOCVD反应室，依次通入氢气、氨气和铝源，先将反应室温度升高至800℃，生长厚度为10nm的第一AlN层4；再将反应室温度升温到1200℃，在第一AlN层4上，生长厚度为100nm的第二AlN层5；
3.2)在MOCVD反应室中再依次通入氢气、氨气和镓源和铁源，将MOCVD反应室温度降低至1100℃，保持反应室压力在300mbar，在第二AlN层5上，生长厚度为100nm、掺铁浓度为1×1018cm-3GaN层6；
3.3)重新在MOCVD反应室中依次通入氢气、氨气和镓源，保持温度为1100℃的，保持反应室压力在300mbar，在掺铁的GaN层6上，生长厚度为1.5μm的本征GaN缓冲层7；
步骤4.阶梯式掺杂，如图3d。
4.1)在本征GaN缓冲层7上进行第一次光刻，并在本征GaN缓冲层7的左右两侧靠近中心无光刻胶部分进行掺杂浓度为1×1016cm-3的Mg离子注入，形成厚度为100nm的第一P型GaN层8；
4.2)再在本征GaN缓冲层7上进行二次光刻，并在本征GaN缓冲层7上的第一P型GaN层8左右两侧外部无光刻胶部分进行掺杂浓度为5×1016cm-3的Mg离子注入，形成厚度为200nm的第二P型GaN层9。
步骤5.电流孔径，如图3e。
在本征GaN缓冲层7上的两个第一P型GaN层8的之间位置采用刻蚀工艺开孔，开孔深度为第一P型GaN层厚度，并在孔中进行掺杂浓度为5×1017cm-3的Si离子注入，形成电流孔径层10；再将其分别放入有机溶液丙酮中超声10min、酒精中超声10min,去离子水中超声5min，最后将其放入200℃烘箱中烘烤2小时。
步骤6.GaN沟道层11、AlN层12、AlGaN势垒层13和P-GaN帽层14的生长，如图 3f。
6.1)将烘烤完后的样品再放入金属有机物化学气相淀积MOCVD反应室中，向反应室依次通入氢气、氨气、三甲基镓，设置反应室温度为1100℃，保持反应室压力为300mbar，在第一P型GaN层8、第二P型GaN层9和电流孔径层10上，生长厚度为100nm的GaN沟道层11；
6.2)在MOCVD反应室中再依次通入氢气、氨气和三甲基铝，保持反应室温度为1100℃，保持反应室压力为300mbar，在GaN沟道层11上生长厚度为1nm的AlN层12；
6.3)在MOCVD反应室中再依次通入氢气、氨气、三甲基镓和三甲基铝，保持反应室温度为1100℃，保持反应室压力在300mbar，在AlN层12上生长厚度为20nm、Al组分为0.25、Ga组分为0.75的AlGaN势垒层13；
6.4)在MOCVD反应室中再依次通入氢气、氨气、三甲基镓和Mg源，保持反应室温度为1100℃，保持反应室压力在300mbar，在AlGaN势垒层13上生长厚度为100nm的P-GaN 帽层14。
步骤7.使用热释胶带进行衬底1剥离，如图3g。
将热释胶带与P-GaN帽层14相连，并将二维材料层3与其上外延的第一AlN层4、第二AlN层5、掺铁的GaN层6、本征GaN缓冲层7、第一P型GaN层8、第二P型GaN层9、电流孔径层10、GaN沟道层11、AlN层12、AlGaN势垒层13和P-GaN14帽层一起转移至另一衬底15上；再将其放置在温度为120℃加热台上加热，直到热释胶带失去黏性完整脱离外延层顶部的P-GaN帽层14，完成剥离。
步骤8.漏极开孔蒸镀金属，制作漏极16，如图3h。
在衬底15、二维材料层3、第一AlN层4、第二AlN层5中采用湿法刻蚀刻蚀开通孔，并在衬底上进行光刻，通过电子束蒸发蒸镀金属形成漏极16，漏极16金属为Ti/Al/Ni/Au，厚度22/140/55/45nm。
步骤9.台面隔离，如图3i。
设置射频功率为100W，感应耦合等离子体功率为300W，腔体压强为5mTorr,氯气流量为10sccm，三氯化硼流量为30sccm，刻蚀速率为80nm/min的工艺条件，在P-GaN帽层14 上进行光刻，再对其进行感应耦合等离子体刻蚀，刻蚀深度直至AlGaN势垒层13下120nm。
步骤10.刻蚀帽层形成P-GaN帽层14，在P-GaN帽层14的两边及顶端分别形成源极17及栅极18，如图3j。
10.1)在P-GaN帽层14上进行光刻，用反应离子刻蚀中间区域之外的P-GaN帽层14，刻蚀的工艺条件是：射频功率为20W，感应耦合等离子体功率为5W，腔体压强5mTorr,氯气流量4sccm，三氯化硼流量10sccm，刻蚀速率为3nm/min；
10.2)再在AlGaN势垒层13和P-GaN帽层14上进行光刻，通过电子束蒸发蒸镀金属，形成源极17，其金属为Ti/Al/Ni/Au，厚度为22/140/55/45nm；
10.3)再在刻蚀完留下的P-GaN帽层14上进行光刻，通过电子束蒸发蒸镀金属，形成栅极18，其金属为Ni/Au，其厚度为50/150nm。
步骤11.制备钝化层19，如图3k。
11.1)在源极17、栅18极和AlGaN势垒层13上进行等离子增强原子层沉积钝化物氧化铝；
11.2)再在钝化物氧化铝上进行光刻，湿法腐蚀源极17与栅极18之外区域的氧化铝钝化物，形成60nm氧化铝钝化层19，完成器件制作。
实施例2：制备二维材料层为五层以下的层氮化硼、第一AlN层厚度为50nm、第二AlN 层厚度为200nm、掺铁的GaN层厚度为150nm、本征GaN层厚度为1.7μm、第一P型GaN 层厚度为150nm、第二P型GaN层厚度为250nm、本征GaN沟道层厚度为150nm、AlN层厚度为1.5nm、AlGaN势垒层厚度为25nm、P-GaN帽层厚度为125nm和钝化层厚度为100nm 的范德华外延的氮化镓高电子迁移率晶体管器件。
步骤A.衬底1热处理，如图3a。
本步骤的具体实施与实施例1中的步骤1相同。
步骤B.转移二维材料层2少层氮化硼，如图3b。
在少层氮化硼的Cu箔表面旋涂一层PMMA薄膜，按照与实施例1中步骤2相同的方法完成氮化硼的转移。
步骤C.第一AlN层4、第二AlN层5、掺铁的GaN层6和本征GaN缓冲层7的生长，如图3c。
C1)将转移有氮化硼的衬底1放入金属有机物化学气相淀积MOCVD反应室，依次通入氢气、氨气和铝源，先将反应室温度升高至800℃，生长厚度为50nm的第一AlN层4；再将反应室温度升温到1200℃，在第一AlN层4上，生长厚度为200nm的第二AlN层5；
C2)在MOCVD反应室中再依次通入氢气、氨气和镓源和铁源，将MOCVD反应室温度降低至1100℃，保持反应室压力在300mbar，在第二AlN层5上，生长厚度为150nm、掺铁浓度为1×1018cm-3的GaN层6；
C3)在MOCVD反应室中再依次通入氢气、氨气和镓源，保持温度为1100℃的，保持反应室压力在300mbar，在掺铁的GaN层6上生长厚度为1.7μm的本征GaN缓冲层7。
步骤D.阶梯式掺杂，如图3d。
D1)在本征GaN缓冲层7上进行第一次光刻，并在本征GaN缓冲层7的左右两侧靠近中心无光刻胶部分进行掺杂浓度为2×1016cm-3的Mg离子注入，形成厚度为150nm的第一P型GaN层8；
D2)在本征GaN缓冲层7上进行二次光刻，并在本征GaN缓冲层7上的第一P型GaN 层8左右两侧外部无光刻胶部分进行掺杂浓度为6×1016cm-3的Mg离子注入，形成厚度为250nm的第二P型GaN层9。
步骤E.电流孔径，如图3e。
本步骤的具体实施与实施例1中的步骤5相同。
步骤F.GaN沟道层11、AlN层12、AlGaN势垒层13和P-GaN帽层14的生长，如图 3f。
F1)将制备有电流孔径的样品再放入金属有机物化学气相淀积MOCVD反应室中，向反应室依次通入氢气、氨气、三甲基镓，设置反应室温度为1100℃，反应室压力为300mbar的工艺条件，在第一P型GaN层8、第二P型GaN层9和电流孔径层10上，生长厚度为 150nm的GaN沟道层11；
F2)在MOCVD反应室中再依次通入氢气、氨气和三甲基铝，保持反应室温度为1100℃，保持反应室压力为300mbar，在GaN沟道层11上生长厚度为1.5nm的AlN层12；
F3)在MOCVD反应室中再依次通入氢气、氨气、三甲基镓和三甲基铝，保持反应室温度为1100℃，保持反应室压力在300mbar，在AlN层12上生长厚度为25nm、Al组分为 0.25、Ga组分为0.75的AlGaN势垒层13；
F4)在MOCVD反应室中再依次通入氢气、氨气、三甲基镓和Mg源，保持反应室温度为1100℃，保持反应室压力在300mbar，在AlGaN势垒层13上生长厚度为125nm的P-GaN 帽层14。
步骤G.使用热释胶带进行衬底1剥离，如图3g。
本步骤的具体实施与实施例1中的步骤7相同，如图3g。
步骤H.漏极开孔蒸镀金属，制作漏极16，如图3h。
本步骤的具体实施与实施例1中的步骤8相同，如图3h。
步骤I.台面隔离，如图3i。
本步骤的具体实施与实施例1中的步骤9相同，如图3i。
步骤J.刻蚀帽层形成P-GaN帽层14，在P-GaN帽层14的两边及顶端分别形成源极17及栅极18，如图3j。
本步骤的具体实施与实施例1中的步骤10相同，如图3j。
步骤K.制备钝化层19，如图3k。
K1)在源极17、栅18极和AlGaN势垒层13上进行等离子增强原子层沉积钝化物氮化硅；
K2)在钝化物氧化铝上进行光刻，湿法腐蚀源极17与栅极18之外区域的氮化硅钝化物，形成厚度为100nm的氮化硅钝化层19，完成器件制作。
实施例3：制备二维材料层为五层以下的石墨烯、第一AlN层厚度为100nm、第二AlN层厚度为300nm、掺铁的GaN层厚度为200nm、本征GaN层厚度为2μm、第一P型GaN层厚度为200nm、第二P型GaN层厚度为300nm、本征GaN沟道层厚度为200nm、AlN层厚度为2nm、AlGaN势垒层厚度为30nm、P-GaN帽层厚度为150nm和钝化层厚度为60nm的范德华外延的氮化镓高电子迁移率晶体管器件。
步骤一.衬底1热处理，如图3a。
选用磁控溅射20nm氮化铝过渡层的硅衬底1，将其置于金属有机物化学气相淀积MOCVD反应室中,向金属有机物化学气相淀积MOCVD反应室通入氢气与氨气的混合气体5分钟，然后通入氢气与氨气的混合气体5分钟后,将金属有机物化学气相淀积MOCVD反应室加热到600℃,对溅射氮化铝过渡层的衬底1进行20分钟热处理,得到热处理后的衬底1。
步骤二.转移二维材料层2少层石墨烯，如图3b。
在少层石墨烯的Cu箔表面旋涂一层PMMA薄膜，并在70℃下加热20min；再将旋涂完成后的Cu箔的氮化硼朝上，置于过硫酸铵溶液中浸泡4小时，去除Cu箔；
将去除Cu箔后的石墨烯在去离子水中浸泡1小时后，用热处理后的衬底捞PMMA/少层石墨烯，使少层石墨烯附着在衬底上；
将附着有氮化硼的衬底晾2小时后放在丙酮中浸泡24小时，充分去除PMMA；再将其置于乙醇溶液中静置60min，取出晾干，完成石墨烯的转移。
步骤三.第一AlN层4、第二AlN层5、掺铁的GaN层6和本征GaN缓冲层7的生长，如图3c。
3a)将转移有石墨烯的衬底1放入金属有机物化学气相淀积MOCVD反应室，依次通入氢气、氨气和铝源，先将反应室温度升高至800℃，生长厚度为100nm的第一AlN层4；再将反应室温度升温到1200℃，在第一AlN层4上，生长厚度为300nm的第二AlN层5；
3b)在MOCVD反应室中再依次通入氢气、氨气和镓源和铁源，将MOCVD反应室温度降低至1100℃，保持反应室压力在300mbar，在第二AlN层5上，生长厚度为200nm、掺铁浓度为1×1018cm-3GaN层6；
3c)在MOCVD反应室中再依次通入氢气、氨气和镓源，保持温度为1100℃的，保持反应室压力在300mbar，在掺铁的GaN层6上，生长厚度为2μm的本征GaN缓冲层7；
步骤四.阶梯式掺杂，如图3d。
4a)在本征GaN缓冲层7上进行第一次光刻，并在本征GaN缓冲层7的左右两侧靠近中心无光刻胶部分进行掺杂浓度为4×1016cm-3的Mg离子注入，形成厚度为200nm的第一P型GaN层8；
4b)在本征GaN缓冲层7上进行二次光刻，并在本征GaN缓冲层7上的第一P型GaN 层8左右两侧外部无光刻胶部分进行掺杂浓度为9×1016cm-3的Mg离子注入，形成厚度为300nm的第二P型GaN层9。
步骤五.电流孔径，如图3e。
本步骤的具体实施与实施例1中的步骤5相同。
步骤六.GaN沟道层11、AlN层12、AlGaN势垒层13和P-GaN帽层14的生长，如图3f。
6a)将制备完电流孔径的样品再放入金属有机物化学气相淀积MOCVD反应室中，向反应室依次通入氢气、氨气、三甲基镓，设置反应室温度为1100℃，保持反应室压力为300mbar，在第一P型GaN层8、第二P型GaN层9和电流孔径层10上，生长厚度为200nm的 GaN沟道层11；
6b)在MOCVD反应室中再依次通入氢气、氨气和三甲基铝，保持反应室温度为1100℃，保持反应室压力为300mbar，在GaN沟道层11上生长厚度为2nm的AlN层12；
6c)在MOCVD反应室中再依次通入氢气、氨气、三甲基镓和三甲基铝，保持反应室温度为1100℃，保持反应室压力在300mbar，在AlN层12上生长厚度为30nm、Al组分为 0.25、Ga组分为0.75的AlGaN势垒层13；
6d)在MOCVD反应室中再依次通入氢气、氨气、三甲基镓和Mg源，保持反应室温度为1100℃，保持反应室压力在300mbar，在AlGaN势垒层13上生长厚度为150nm的P-GaN 帽层14。
步骤七.使用热释胶带进行衬底1剥离，如图3g。
本步骤的具体实施与实施例1中的步骤7相同，如图3g。
步骤八.漏极开孔蒸镀金属，制作漏极16，如图3h。
本步骤的具体实施与实施例1中的步骤8相同，如图3h。
步骤九.台面隔离，如图3i。
本步骤的具体实施与实施例1中的步骤9相同，如图3i。
步骤十.刻蚀帽层形成P-GaN帽层14，在P-GaN帽层14的两边及顶端分别形成源极17及栅极18，如图3j。
本步骤的具体实施与实施例1中的步骤10相同，如图3j。
步骤十一.制备钝化层19，如图3k。
本步骤的具体实施与实施例1中的步骤11相同，完成器件制作。
以上描述仅为本发明的三个具体实例，并未构成对本发明的任何限制，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行各种修改，但这些修改均属于本发明的保护范围。

Claims (10)

1.一种范德华外延的氮化镓高电子迁移率晶体管器件器件，自下而上包括：衬底(15)、本征GaN缓冲层(7)、电流孔径(10)、GaN沟道层(11)、AlN层(12)、AlGaN势垒层(13)、P-GaN帽层(14)和栅极(18)，其特征在于：
所述衬底(15)与本征GaN缓冲层(7)之间，自下而上设有二维材料层(3)、第一AlN层(4)、第二AlN层(5)和掺铁的GaN层(6)；
所述衬底(15)、二维材料层(3)、第一AlN层(4)、第二AlN层(5)的中间开有通孔，孔内蒸镀有金属形成漏极(16)；
所述在本征GaN缓冲层(7)与电流孔径(10)之间，垂直设有两种不同掺杂浓度的第一P型GaN层(8)和第二P型GaN层(9)，以分别与本征GaN缓冲层(7)形成PN结，提高耐压特性。
2.根据权利要求1所述的器件，其特征在于，所述的二维材料层(3)为石墨烯或氮化硼这种二维材料。
3.根据权利要求1所述的器件，其特征在于，所述的第一AlN层(4)为低温生长，厚度为10～100nm。
4.根据权利要求1所述的器件，其特征在于，所述的第二AlN层(5)为高温生长，厚度为100～300nm。
5.根据权利要求1所述的器件，其特征在于，所述的第一P型GaN层(8)厚度为100～200nm，浓度为(1～4)×1016cm-3。
6.根据权利要求1所述的器件，其特征在于，所述的第二P型GaN层(9)的厚度为200～300nm，浓度为(5～9)×1016cm-3，用于均匀电场分布，提高击穿电压。
7.一种范德华外延的氮化镓高电子迁移率晶体管器件的制备方法，其特征在于，包括如下步骤：
S1)在衬底上磁控溅射一层AlN层(2)；
S2)选用二维材料，并通过湿法将其转移到AlN层(2)上形成二维材料层(3)，
S3)在二维材料层(3)的上部采用金属氧化物气相沉积外延技术，在氢气为载气,氮源、镓源和铝源分别为氨气、三甲基镓和三甲基铝的气氛下，先依次在800℃的低温条件下生长第一AlN层(4)、在1200℃高温条件下生长的第二AlN层(5)；再在第二AlN层(5)依次生长掺铁浓度为1×1018cm-3的GaN层(6)和本征GaN缓冲层(7)；
S4)在本征GaN缓冲层(7)上进行第一次光刻，并在本征GaN缓冲层(7)的左右两侧靠近中心无光刻胶部分进行Mg离子注入，形成浓度范围(1～4)×1016cm-3、厚度为100～200nm的第一P型GaN层(8)；再在本征GaN缓冲层(7)上进行二次光刻，并在本征GaN缓冲层(7)上的第一P型GaN层(8)左右两侧外部无光刻胶部分离子注入，形成浓度范围为(5～9)×1016cm-3、厚度为200～300nm的第二P型GaN层(9)；
S5)采用刻蚀工艺在本征GaN缓冲层(7)上两个第一P型GaN层(8)的之间位置开孔，厚度为100～200nm,并在孔中离子注入形成电流孔径层(10)；
S6)在第一P型GaN层(8)、第二P型GaN层(9)和电流孔径层(10)上，采用金属氧化物气相沉积外延技术，在氢气为载气,氮源、镓源和铝源分别为氨气、三甲基镓和三甲基铝的气氛下依次生长GaN沟道层(11)、AlN层(12)、AlGaN势垒层(13)和P-GaN帽层(14)；
S7)取出外延片进行衬底剥离，并将二维材料层(3)与其上外延的第一AlN层(4)、第二AlN层(5)、掺铁的GaN层(6)、本征GaN缓冲层(7)、第一P型GaN层(8)、第二P型GaN层(9)、电流孔径层(10)、GaN沟道层(11)、AlN层(12)、AlGaN势垒层(13)和P-GaN帽层(14)一起转移至另一衬底(15)上；
S8)在衬底(15)、二维材料层(3)、第一AlN层(4)、第二AlN层(5)的中采用湿法刻蚀开通孔并进行光刻，孔内通过电子束蒸发蒸镀金属形成漏极(16)；
S9)在P-GaN帽层(14)上进行光刻，采用感应耦合等离子体进行刻蚀，刻蚀深度直至AlGaN势垒层(13)下120nm。
S10)在P-GaN帽层(14)上进行光刻，用反应离子刻蚀中间区域之外的P-GaN帽层，在AlGaN势垒层(13)上进行光刻，通过电子束蒸发蒸镀源极(17)，再在刻蚀完留下的P-GaN帽层(14)上进行光刻，通过电子束蒸发蒸镀栅极(18)；
S11)在源极(17)、栅极(18)和AlGaN势垒层(13)上进行等离子体增强原子层沉积钝化物，并再次进行光刻，腐蚀掉源极(17)与栅极(18)之外区域的钝化物，形成钝化层(19)，完成器件制作。
8.根据权利要求7所述的器件的制备方法，其特征在于，步骤S2)的二维材料为单层石墨烯、少层石墨烯、多层石墨烯、单层氮化硼、少层氮化硼和多层氮化硼。
9.根据权利要求7所述的器件的制备方法，其特征在于，步骤S4)中的Mg离子注入，其掺杂浓度为1×1016cm-3。
10.根据权利要求7所述的器件的制备方法，其特征在于：
所述步骤S8)中的漏极，蒸镀的金属为Ti/Al/Ni/Au；
所述步骤S9)中的源极，蒸镀的金属为Ti/Al/Ni/Au，栅极，蒸镀的金属为Ni/Au。
CN202210645314.1A 2022-06-08 2022-06-08 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法 Pending CN115084260A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210645314.1A CN115084260A (zh) 2022-06-08 2022-06-08 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210645314.1A CN115084260A (zh) 2022-06-08 2022-06-08 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115084260A true CN115084260A (zh) 2022-09-20

Family

ID=83252327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210645314.1A Pending CN115084260A (zh) 2022-06-08 2022-06-08 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115084260A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581159A (zh) * 2023-05-12 2023-08-11 苏州汉骅半导体有限公司 垂直型功率器件及其制备方法
CN117153878A (zh) * 2023-10-31 2023-12-01 江西兆驰半导体有限公司 Hemt外延结构及其制备方法、hemt器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581159A (zh) * 2023-05-12 2023-08-11 苏州汉骅半导体有限公司 垂直型功率器件及其制备方法
CN116581159B (zh) * 2023-05-12 2024-05-17 苏州汉骅半导体有限公司 垂直型功率器件及其制备方法
CN117153878A (zh) * 2023-10-31 2023-12-01 江西兆驰半导体有限公司 Hemt外延结构及其制备方法、hemt器件
CN117153878B (zh) * 2023-10-31 2024-02-20 江西兆驰半导体有限公司 Hemt外延结构及其制备方法、hemt器件

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
WO2018103606A1 (zh) 一种具有高线性度的GaN鳍式高电子迁移率晶体管及其制造方法
CN115084260A (zh) 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法
CN101252088A (zh) 一种新型增强型A1GaN/GaN HEMT器件的实现方法
WO2024041122A1 (zh) 高电子迁移率晶体管及其制备方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN210897292U (zh) 氮化镓外延层及半导体器件
WO2021077758A1 (zh) 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法
CN110504316B (zh) 具有分割子器件的GaN高电子迁移率晶体管及制造方法
KR101688965B1 (ko) 반도체 소자 제조방법
CN115799331A (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN114883407A (zh) 基于Fin-FET栅结构HEMT及其制作方法
WO2019095924A1 (zh) 一种利用极化掺杂制备增强型GaN基晶体管的方法
CN113394096A (zh) Hemt器件及其自隔离方法、制作方法
CN112885899A (zh) 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN115274845B (zh) 一种凹陷式Fin-MESFET栅结构HEMT及制作方法
CN111129139B (zh) 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件
CN111640671B (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN111129138B (zh) 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN116741635A (zh) 基于无掩膜再生长低阻延伸层的hemt器件制备方法
CN117174746A (zh) 一种高电子迁移率晶体管及其制作方法
Liu et al. Fabrication of $02.5\\mu\mathrm {m} $ T-Gate AlInGaN/AlN/GaN HEMTs by I-Line Optical Lithography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination