CN111640671B - 氮化镓基高电子迁移率晶体管及其制备方法 - Google Patents

氮化镓基高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN111640671B
CN111640671B CN202010493731.XA CN202010493731A CN111640671B CN 111640671 B CN111640671 B CN 111640671B CN 202010493731 A CN202010493731 A CN 202010493731A CN 111640671 B CN111640671 B CN 111640671B
Authority
CN
China
Prior art keywords
gallium nitride
layer
flow guide
electron mobility
high electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010493731.XA
Other languages
English (en)
Other versions
CN111640671A (zh
Inventor
闫发旺
王庆宇
赵倍吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN202010493731.XA priority Critical patent/CN111640671B/zh
Publication of CN111640671A publication Critical patent/CN111640671A/zh
Application granted granted Critical
Publication of CN111640671B publication Critical patent/CN111640671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种氮化镓基高电子迁移率晶体管及其制备方法,其中所述制备方法包括以下步骤:提供衬底,所述衬底表面设置有堆叠结构,所述堆叠结构包括沟道层和势垒层;在所述堆叠结构的上表面形成导流装置,所述导流装置用于扩展所述氮化镓基高电子迁移率场效应管的沟道电场区域;在所述堆叠结构的上表面形成所述栅极、源极和漏极,且所述栅极的侧壁与所述导流装置接触。

Description

氮化镓基高电子迁移率晶体管及其制备方法
技术领域
本发明涉及晶体管生产领域,具体涉及一种氮化镓基高电子迁移率晶体管及其制备方法。
背景技术
高电子迁移率晶体管(HEMT)是一种三端电子器件,包括源极、栅极和漏极,作为功率电子器件,能够满足现代电子科技对高温、高频、高压、高功率以及抗辐射等高性能的要求,是目前国际上大力发展的前沿热点技术,也是我国能源发展中迫切需要的关键电力电子技术的核心技术。高电子迁移率晶体管的导通是通过源电极和漏电极间沟道层中的二维电子气来实现的,由栅电极来控制电流的导通或截止。
现有技术中,常用一种氮化镓基高电子迁移率晶体管。这种氮化镓基高电子迁移率晶体管本身具有很高理论击穿电压值,但是实际上,作为功率开关器件的氮化镓基高电子迁移率晶体管的耐高压能力远不及理论计算的击穿电压值,这极大地限制了其在高压大功率领域的应用。
发明内容
本发明的目的在于提供一种氮化镓基高电子迁移率晶体管及其制备方法,能够提高氮化镓基高电子迁移率晶体管的击穿电压值。
为了解决上述技术问题,以下提供了一种氮化镓基高电子迁移率晶体管的制备方法,包括以下步骤:提供衬底,所述衬底表面设置有堆叠结构,所述堆叠结构包括沟道层和势垒层;在所述堆叠结构的上表面形成导流装置,所述导流装置用于扩展所述氮化镓基高电子迁移率场效应管的沟道电场区域;在所述堆叠结构的上表面形成所述栅极、源极和漏极,且所述栅极的侧壁与所述导流装置接触。
可选的,所述栅极形成于所述源极和漏极之间,且所述导流装置位于所述栅极朝向所述漏极的一侧,制备所述栅极、源极和漏极时,包括以下步骤:在所述堆叠结构上表面形成欧姆接触的源极和漏极;在所述堆叠结构上表面形成肖特基接触的栅极。
可选的,形成所述导流装置时,包括以下步骤:在所述堆叠结构的上表面形成导流层;图形化所述导流层,形成所述导流装置。
可选的,所述导流装置包括多个非直线型导流块,且各个所述非直线型导流块均匀分布于同一直线上。
可选的,使用金属有机物化学气相沉积法制备所述导流层,所述导流层包括P型氮化镓导流层。
为了解决上述问题,以下还提供了一种氮化镓基高电子迁移率晶体管,包括:衬底;形成于所述衬底表面的堆叠结构,所述堆叠结构包括沟道层和势垒层;形成于所述堆叠结构的上表面的所述氮化镓基高电子迁移率晶体管的栅极、源极和漏极;形成于所述堆叠结构的上表面的导流装置,所述导流装置用于扩展所述氮化镓基高电子迁移率场效应管的沟道电场区域,且所述栅极的侧壁与所述导流装置接触。
可选的,所述栅极形成于所述源极和漏极之间,且所述导流装置位于所述栅极朝向所述漏极的一侧。
可选的,所述导流装置包括多个非直线型导流块,且各个所述非直线型导流块均匀分布于同一直线上。
本发明的氮化镓基高电子迁移率晶体管及其制备方法采用在靠近漏电极一侧的栅极形成非直边的导流装置来实现击穿电压的提升。所述导流装置能够能有效平滑沟道电场分布,扩展沟道电场区域,有效降低反向漏电流,从而提升器件击穿电压。
附图说明
图1为本发明的一种具体实施方式中的氮化镓基高电子迁移率晶体管的制备方法的步骤流程示意图。
图2A至2C为本发明的一种具体实施方式中的制备方法的各步骤形成的半导体器件的结构示意图。
图3为本发明的一种具体实施方式中的氮化镓基高电子迁移率晶体管的俯视示意图。
具体实施方式
研究发现,氮化镓基高电子迁移率晶体管实际的击穿电压比计算获取的击穿电压低的主要原因在于,氮化镓基高电子迁移率晶体管的栅极具有电场集中效应,在截止状态下当器件承受源极-漏极间高电压后,栅极靠近漏极的一端会产生电场峰值,使电场分布不均匀,从而造成器件的提前击穿。
以下结合附图和具体实施方式对本发明提出的一种氮化镓基高电子迁移率晶体管及其制备方法作进一步详细说明。
请看图1、图2A至图2C,其中图1为本发明的一种具体实施方式中的氮化镓基高电子迁移率晶体管的制备方法的步骤流程示意图;图2A至2C为本发明的一种具体实施方式中的制备方法的各步骤形成的半导体器件的结构示意图。
在该具体实施方式中,以下提供了一种氮化镓基高电子迁移率晶体管的制备方法,包括以下步骤:S11提供衬底101,所述衬底101表面设置有堆叠结构112,所述堆叠结构包括沟道层和势垒层;S12在所述堆叠结构112的上表面形成导流装置113,所述导流装置113用于扩展所述氮化镓基高电子迁移率场效应管的沟道电场区域;S13在所述堆叠结构112的上表面形成所述栅极110、源极111和漏极109,且所述栅极110的侧壁与所述导流装置113接触。
该具体实施方式中的氮化镓基高电子迁移率晶体管的制备方法在所述栅极110的表面形成了一个导流装置113,该导流装置113能够有效平滑沟道电场分布,扩展沟道电场区域,有效降低反向漏电流,从而提升器件击穿电压,有益于提高晶体管良率,降低晶体管的加工周期和生产成本。
在其他的具体实施方式中,也可以采用源极111、栅极110和漏极109制作各种金属层场板结构来达到提升击穿电压的目的。然而,采用场板结构的方法来提升击穿电压时,会导致金属层场板结构和氮化镓间的晶格失配和热应力失配,额外引入缺陷和界面电荷陷阱,导致器件质量下降,影响器件的可靠稳定性。同时,采用场板结构的方法增加了芯片加工工艺步骤,会带来芯片的良率下降、加工周期增长和成本升高等问题。
在一种具体实施方式中,所述栅极110形成于所述源极111和漏极109之间,且所述导流装置113位于所述栅极110朝向所述漏极109的一侧,制备所述栅极110、源极111和漏极109时,包括以下步骤:在所述堆叠结构112上表面形成欧姆接触的源极111和漏极109;在所述堆叠结构112上表面形成肖特基接触的栅极110。
欧姆接触指的是金属与半导体材料之间的接触处是一个纯电阻,而且该电阻越小越好,使得组件操作时,大部分的电压降在活动区(Active region)而不在接触面,肖特基接触指的金属和半导体材料相接触的时候,在界面处半导体的能带弯曲,形成肖特基势垒,势垒的存在导致了大的界面电阻。肖特基接触与欧姆接触相对应,欧姆接触时,界面处势垒非常小或者是没有接触势垒。
在该具体实施方式中,所述栅极110与堆叠结构112的上表面之间的肖特基接触也是造成所述栅极110的电场集中效应的原因之一。具体的,所述栅极110与堆叠结构112的上表面之间的肖特基接触导致栅极110与堆叠结构112的交界处的晶体结构被破坏,电荷很容易堆积在此处,造成所述氮化镓基高电子迁移率晶体管的易击穿。
请看图3,在该具体实施方式中,所述栅极110、源极111和漏极109的宽度至少为2微米,所述源极111和漏极109间距至少为10微米。
在一种具体实施方式中,形成所述导流装置113时,包括以下步骤:在所述堆叠结构112的上表面形成导流层107;图形化所述导流层107,形成所述导流装置113。
在一种具体实施方式中,使用感应耦合等离子技术(ICP,Inductively CoupledPlasma)来图形化所述导流层107,以形成所述导流装置113。
在一种具体实施方式中,所述导流装置113包括多个非直线型导流块108,且各个所述非直线型导流块108均匀分布于同一直线上。在图3中,所述非直线型导流块108的俯视图是半圆形。
在一种具体实施方式中,各个所述非直线型导流块108的分布密度至少为300个/mm。所述非直线型导流块108的分布密度越大,所述导流装置113对所述栅极110的边缘电场的平滑作用就越明显,反向的漏电流越小,能够获取到越大的击穿电流。实际上,也可以根据需要设置所述非直线型导流块108的分布密度为1至500个/mm。
在一种具体实施方式中,所述导流装置113的长度范围为1微米至200微米,所述非直线型导流块108的宽度范围为0.2微米至2微米。在一种具体实施方式中,所述非直线型导流块108的尺寸越大,越能扩展沟道电场区域,缓解所述栅极110的电场集中效应,平滑沟道的电场分布,有效降低反向漏电流,从而提升器件击穿电压。
在一种具体实施方式中,使用金属有机物化学气相沉积法制备所述导流层107,所述导流层107包括P型氮化镓导流层。在图2所示的具体实施方式中,所述非直线型导流块108的高度低于所述栅极110的高度。
在一种具体实施方式中,所述堆叠结构112包括沟道层和势垒层,在所述衬底101上表面依次形成所述沟道层和势垒层。
在一种具体实施方式中,所述氮化镓基高电子迁移率晶体管的沟道层为氮化镓沟道层105,所述势垒层为氮化铝镓势垒层106。所述沟道层和所述势垒层之间还设置有一氮化铝插入层105,以降低所述氮化镓沟道层105和氮化铝镓势垒层106之间的位错密度。若不设置所述氮化铝插入层105,则在所述氮化镓沟道层105形成氮化铝镓势垒层106时,由于两者的晶格常数差别比较大,很容易产生位错,导致所述氮化镓沟道层105和氮化铝镓势垒层106的物理性能受到影响。
在一种具体实施方式中,在所述沟道层为氮化镓沟道层105时,为了能够在所述衬底101表面形成较好的氮化镓沟道层105,需要在所述衬底101表面先形成一层氮化铝成核层102,以减小所述氮化镓沟道层105内的位错密度,防止在所述衬底101表面直接生长所述氮化镓沟道层105时由于过高的位错密度而造成的氮化镓沟道层105的性能变化。在一种更优的具体实施方式中,在所述氮化铝成核层102的上表面还外延生长有一氮化镓缓冲层103,通过设置一定厚度的氮化镓缓冲层103,来进一步降低所述氮化镓沟道层105的位错密度。
请参阅图1,在该具体实施方式中,还提供了一种氮化镓基高电子迁移率晶体管,包括:衬底101;形成于所述衬底101表面的堆叠结构112,所述堆叠结构包括沟道层和势垒层;形成于所述堆叠结构112的上表面的所述氮化镓基高电子迁移率晶体管的栅极110、源极111和漏极109;形成于所述堆叠结构112的上表面的导流装置113,所述导流装置113用于扩展所述氮化镓基高电子迁移率场效应管的沟道电场区域,且所述栅极110的侧壁与所述导流装置113接触。
在该具体实施方式中,所述栅极110形成于所述源极111和漏极109之间,且所述导流装置113位于所述栅极110朝向所述漏极109的一侧,所述导流装置113设置的位置与源极111与漏极109之间的源漏电流的方向有关。
在该具体实施方式中,由于形成了与所述栅极110相接触的导流装置113,扩展了所述氮化镓基高电子迁移率场效应管的沟道电场区域,所述导流装置113能够在与所述堆叠结构112的上表面齐平的方向上有效的分散所述栅极110的边缘峰值电场,使沟道电场分布更平滑,反向源漏电得以减小,击穿电压得到大幅提升。并且,在该图2中,所述导流装置113也凸起于所述堆叠结构112的上表面,因此,所述导流装置113还可以在垂直于所述堆叠结构112的上表面的方向上实现所述栅极110的边缘峰值电场分布的平缓。
在一种具体实施方式中,所述导流装置113包括多个非直线型导流块108,且各个所述非直线型导流块108均匀分布于同一直线上。在图3所述的具体实施方式中,所述非直线型导流块108呈四分之一球状,这样不会在所述非直线型导流块108表面形成尖端,造成尖端放电。
在该具体实施方式中,所述源极111、栅极110和漏极109均形成于所述势垒层的上表面。
在一种具体实施方式中,所述沟道层和势垒层分别为氮化镓沟道层105和氮化铝镓势垒层106。由于氮化镓沟道层105与氮化铝镓势垒层106的晶格常数相差较大,因此直接在所述氮化镓沟道层105上表面生长所述氮化铝镓势垒层106时,会存在较大的应力,从而导致较多的位错,使得导致氮化镓沟道层105和氮化铝镓势垒层106两者的晶体质量均下降,影响两者的物理性质。因此,为了避免这种情况,在所述氮化镓沟道层105和氮化铝镓势垒层106之间形成一插入层,该插入层的晶格常数在所述氮化镓沟道层105和氮化铝镓势垒层106的晶格常数之间,以缓解直接在所述氮化镓沟道层105上表面生长所述氮化铝镓势垒层106时产生较多的位错的情况。
在该具体实施方式中,所述插入层包括氮化铝插入层105。实际上,也可以根据需要选择其他材料来制备所述插入层。
在该具体实施方式中,由于直接在所述衬底101上表面形成所述氮化镓沟道层105时,也可能会由于所述衬底101与所述氮化镓沟道层105之间的晶格常数相差较大而导致位错,因此通常在选定衬底101的材料后,通常也在所述衬底101的上表面形成一缓冲结构,来缓冲所述位错。
在一种具体实施方式中,所述缓冲结构包括氮化铝成核层102以及氮化镓缓冲层103。在一些具体实施方式中,所述氮化铝成核层102已经可以实现位错减少的效果了,但为了获取到晶体质量更好的氮化镓沟道层105,通常先在所述氮化铝成核层102上形成一氮化镓缓冲层103,这样随着晶体的逐渐生长,越往上晶体质量越好,最后获取到晶体质量更好的氮化镓沟道层105。
请看以下实施例1,在该实施例1中,对该种氮化镓基高电子迁移率晶体管的制备方法进行了说明。所述实施例1包括以下步骤:
提供一衬底101;在所述衬底101上按顺序外延生长氮化铝成核层102、氮化镓缓冲层103、氮化镓沟道层105、氮化铝插入层105、氮化铝镓势垒层106和p型氮化镓层;刻蚀掉部分p型氮化镓层,在栅极110区形成导流装置113;在所述的氮化铝镓势垒层106上分别制作电极,形成源极111、栅极110和漏极109。
需要注意的是,在该实施例1中,所述p型氮化镓层和所述堆叠结构112是在同一步骤中形成的。在该步骤中,依次进行上述层级的外延生长。
在该实施例1中,所述导流装置113的俯视图呈半圆形。实际上也可根据需要设置所述导流装置113的形状,如将该导流装置113设置成其俯视图为半椭圆形或其它曲线形状。
在该实施例1中,所述导流装置113的长度为200微米,宽度为0.2微米至2微米。
在该实施例1中,所述导流装置113包括多个非直线型导流块108,并且所述非直线型导流块108是均匀分布于位所述于栅极110侧表面的同一直线上的。一般而言,所述非直线型导流块108在该直线上的分布密度为1个/毫米到500个/毫米。
在该实施例1中,通过在栅极110侧表面设置导流装置113来实现击穿电压的提升,所述导流装置113能够增大发生击穿时电荷的作用面积,起到平滑沟道电场分布,扩展沟道电场区域,有效降低反向漏电流,从而提升器件击穿电压。
请看以下实施例2,在该实施例2中,对该种氮化镓基高电子迁移率晶体管的制备方法进行了说明。所述实施例2包括以下步骤:
采用8英寸的晶向为<111>的硅为衬底101;利用金属有机物化学汽相沉积(MOCVD)依次外延生长氮化铝成核层102、氮化镓缓冲层103、氮化镓沟道层105、氮化铝插入层105、氮化铝镓势垒层106、p型氮化镓层;利用感应耦合等离子技术来部分刻蚀所述P型氮化镓层,以形成多个P型氮化镓非直线型导流块108,所述P型氮化镓非直线型导流块108呈半圆形,直径为1微米。密度为300个/mm;制作源极111和漏极109欧姆接触电极,所述源极111和漏极109的宽度为2微米,所述源极111和漏极109间距为10微米;制作位于导流装置113旁,与所述导流装置113相接触的栅极110,栅极110的宽度为2微米。
在该实施例2中,采用德国爱思强(Aixtron)行星式反应腔G5+进行MOCVD,该机台可以放置5个8英寸硅衬底101。在使用该机台进行所述氮化铝成核层102、氮化镓缓冲层103、氮化镓沟道层105、氮化铝插入层105、氮化铝镓势垒层106、p型氮化镓层的生长时,生长温度1100-1150℃,三甲基铝(TMAl)的流量为50-180μmol/min,三甲基镓(TMGa)的流量为80-220μmol/min,氨气为V族原材料供应,氨气的流量为5slm-50slm(standard litre perminute,即标准状态下1L/min的流量)。氢气和氮气为载气,流量为10slm-80slm。
在该实施例2中,采用英国牛津(OXFORD,Plasma lab System 100)进行感应耦合等离子。感应耦合等离子的过程中用到的气体包括三氯化硼(BCl3)和氯气(Cl2),流量分别为100sccm和5sccm,刻蚀功率为50W。
在该实施例2中,利用电子束淀积Ti/Al/Ni/Au(20nm/200nm/35nm/200nm)作为欧姆接触金属,合金条件为氮气下850度,30s。
在该实施例2中,利用电子束淀积Ni/Au(25nm/200nm)作为栅极110(102)肖特基接触金属。
实验发现,采用该实施例2中的方法生产出来的氮化镓基高电子迁移率晶体管能够通过芯片击穿电压性能的测试,并能有效提高器件的击穿电压15%左右。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种氮化镓基高电子迁移率晶体管的制备方法,其特征在于,包括以下步骤:
提供衬底,所述衬底表面设置有堆叠结构,所述堆叠结构包括沟道层和势垒层,所述沟道层和所述势垒层之间还设置有一插入层;
在所述堆叠结构的上表面形成导流装置,所述导流装置用于扩展所述氮化镓基高电子迁移率场效应管的沟道电场区域,所述导流装置包括多个非直线型导流块,且各个所述非直线型导流块均匀分布于同一直线上;
在所述堆叠结构的上表面形成栅极、源极和漏极,且所述栅极的侧壁与所述导流装置接触。
2.根据权利要求1所述的氮化镓基高电子迁移率晶体管的制备方法,其特征在于,所述栅极形成于所述源极和漏极之间,且所述导流装置位于所述栅极朝向所述漏极的一侧,制备所述栅极、源极和漏极时,包括以下步骤:
在所述堆叠结构上表面形成欧姆接触的源极和漏极;
在所述堆叠结构上表面形成肖特基接触的栅极。
3.根据权利要求2所述的氮化镓基高电子迁移率晶体管的制备方法,其特征在于,形成所述导流装置时,包括以下步骤:
在所述堆叠结构的上表面形成导流层;
图形化所述导流层,形成所述导流装置。
4.根据权利要求3所述的氮化镓基高电子迁移率晶体管的制备方法,其特征在于,使用金属有机物化学气相沉积法制备所述导流层,所述导流层包括P型氮化镓导流层。
5.一种氮化镓基高电子迁移率晶体管,其特征在于,包括:
衬底;
形成于所述衬底表面的堆叠结构,所述堆叠结构包括沟道层和势垒层,所述沟道层和所述势垒层之间还设置有一插入层;
形成于所述堆叠结构的上表面的所述氮化镓基高电子迁移率晶体管的栅极、源极和漏极;
形成于所述堆叠结构的上表面的导流装置,所述导流装置用于扩展所述氮化镓基高电子迁移率场效应管的沟道电场区域,且所述栅极的侧壁与所述导流装置接触,所述导流装置包括多个非直线型导流块,且各个所述非直线型导流块均匀分布于同一直线上。
6.根据权利要求5所述的氮化镓基高电子迁移率晶体管,其特征在于,所述栅极形成于所述源极和漏极之间,且所述导流装置位于所述栅极朝向所述漏极的一侧。
CN202010493731.XA 2020-06-03 2020-06-03 氮化镓基高电子迁移率晶体管及其制备方法 Active CN111640671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010493731.XA CN111640671B (zh) 2020-06-03 2020-06-03 氮化镓基高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010493731.XA CN111640671B (zh) 2020-06-03 2020-06-03 氮化镓基高电子迁移率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111640671A CN111640671A (zh) 2020-09-08
CN111640671B true CN111640671B (zh) 2023-04-18

Family

ID=72330674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010493731.XA Active CN111640671B (zh) 2020-06-03 2020-06-03 氮化镓基高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111640671B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137681A (zh) * 2011-12-01 2013-06-05 台湾积体电路制造股份有限公司 具有位于源极和漏极之间的岛状件的电路结构
CN104269434A (zh) * 2014-09-19 2015-01-07 苏州捷芯威半导体有限公司 一种高电子迁移率晶体管
JP2019534583A (ja) * 2017-03-03 2019-11-28 上海新傲科技股▲ふん▼有限公司Shanghai Simgui Technology Co.,Ltd. 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
CN110660851A (zh) * 2019-10-08 2020-01-07 电子科技大学 一种高压n沟道HEMT器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626463B1 (ko) * 2010-02-26 2016-06-02 삼성전자주식회사 고 전자 이동도 트랜지스터의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137681A (zh) * 2011-12-01 2013-06-05 台湾积体电路制造股份有限公司 具有位于源极和漏极之间的岛状件的电路结构
CN104269434A (zh) * 2014-09-19 2015-01-07 苏州捷芯威半导体有限公司 一种高电子迁移率晶体管
JP2019534583A (ja) * 2017-03-03 2019-11-28 上海新傲科技股▲ふん▼有限公司Shanghai Simgui Technology Co.,Ltd. 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
CN110660851A (zh) * 2019-10-08 2020-01-07 电子科技大学 一种高压n沟道HEMT器件

Also Published As

Publication number Publication date
CN111640671A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
US10020361B2 (en) Circuit structure having islands between source and drain and circuit formed
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
US10622470B2 (en) Process of forming nitride semiconductor device
CN102148157A (zh) 制作带有自对准场板的增强型hemt的方法
KR20080063062A (ko) 질화물 반도체장치 및 그 제조 방법
CN112542508B (zh) ScAlN/GaN高电子迁移率晶体管及其制作方法
US10147811B2 (en) Process of forming a high electron mobility transistor (HEMT)
WO2012056770A1 (ja) 半導体装置およびその製造方法
CN112993032B (zh) 漏极阶梯场板结构射频hemt器件及其制备方法
US20230327009A1 (en) Semiconductor layer structure
WO2024041122A1 (zh) 高电子迁移率晶体管及其制备方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN112951910A (zh) BAlN/GaN高电子迁移率晶体管及其制作方法
CN111640671B (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN115799331A (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法
CN219393401U (zh) 高集成度增强型GaN-HEMT
US20230106052A1 (en) Semiconductor device and manufacturing method thereof
CN115274845B (zh) 一种凹陷式Fin-MESFET栅结构HEMT及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant