CN112951910A - BAlN/GaN高电子迁移率晶体管及其制作方法 - Google Patents

BAlN/GaN高电子迁移率晶体管及其制作方法 Download PDF

Info

Publication number
CN112951910A
CN112951910A CN202110392334.8A CN202110392334A CN112951910A CN 112951910 A CN112951910 A CN 112951910A CN 202110392334 A CN202110392334 A CN 202110392334A CN 112951910 A CN112951910 A CN 112951910A
Authority
CN
China
Prior art keywords
layer
flow
thickness
gan
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110392334.8A
Other languages
English (en)
Inventor
薛军帅
姚佳佳
郝跃
张进成
孙志鹏
吴冠霖
杨雪妍
李蓝星
张赫朋
刘芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110392334.8A priority Critical patent/CN112951910A/zh
Publication of CN112951910A publication Critical patent/CN112951910A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种BAlN/GaN高电子迁移率晶体管及其制作方法，主要解决现有氮化物微波功率器件同质外延界面漏电及工作频率低的问题。其自下而上包括衬底(1)、成核层(2)、GaN沟道层(3)、AlN插入层(4)和势垒层(6)，该插入层与势垒层之间设有In组分x在14％‑20％之间的InxAl1‑xN帽层(5)；势垒层为B组分y为5％‑20％的ByAl1‑yN材料；该势垒层上依次设有势垒保护层(7)和绝缘栅介质层(8)，该帽层至绝缘栅介质层的两侧设有制作源、漏电极的欧姆接触区。本发明无同质外延界面寄生漏电，器件工作频率高，输出电流密度大，制作工艺简单，可用于微波功率放大器和微波毫米波单片集成电路。

Description

BAlN/GaN高电子迁移率晶体管及其制作方法
技术领域
本发明属于半导体器件技术领域，特别涉及一种高电子迁移率晶体管，可用于制作微波功率放大器和微波毫米波单片集成电路。
背景技术
GaN异质结材料以其宽禁带、高临界击穿场强、高电子饱和漂移速度、以及因强的极化效应产生的具有高电子迁移率特性的二维电子气等出色的材料性能而受到广泛研究，在高频、高功率、高效率固态微波功率器件应用方面有独一无二的优势。自1993年第一只GaN高电子迁移率晶体管制备成功至今，国内外相关研究人员对其进行了广泛而深入的研究，从材料和器件结构及相关制备工艺方面进行了一系列创新，并取得了一系列令人瞩目的研究成果，逐步从实验研究进入无线通信等商业应用领域。
为进一步提高GaN高电子迁移率晶体管的工作频率、输出功率和工作可靠性，材料结构设计与外延技术、器件芯片制造工艺、新材料应用和器件结构创新均成为主要的技术途径。由于氮化镓单晶衬底材料尺寸小且价格高，GaN高电子迁移率晶体管常在蓝宝石等衬底材料上异质外延获得。常规AlGaN/GaN高电子迁移率晶体管结构如图1所示，其自下而上包括衬底、成核层、GaN沟道层、AlN插入层和AlGaN势垒层，AlGaN势垒层上设有栅电极，源漏区欧姆接触上设有源电极和漏电极。该器件存在以下缺点：
1)异质外延GaN材料的过程不可避免地会产生高密度位错缺陷，该位错在器件高压长时间工作下会形成漏电通道，降低器件击穿电压；
2)由于AlGaN势垒层和GaN沟道层存在大的晶格失配和张应变，器件在高压工作时AlGaN势垒层中易产生逆压电效应，形成晶格缺陷并降低器件可靠性；
3)AlGaN/GaN异质结界面由极化效应产生的二维电子气浓度不够高，限制了高频高功率器件的输出功率；
4)AlGaN势垒层没有加以保护，势垒层表面会产生表面态，降低二维电子气浓度，影响器件电流和功率输出特性；
5)厚的AlGaN势垒层需要增加器件栅极长度来有效控制沟道二维电子气，限制了高电子迁移率晶体管工作频率的提高；
6)直接在AlGaN势垒层表面做源漏电极，源漏区域欧姆接触电阻很高，影响器件电流和功率输出特性。
发明内容
本发明的目的在于针对上述已有技术的缺点，提出一种BAlN/GaN高电子迁移率晶体管及其制作方法，以有效降低异质外延材料位错缺陷密度，抑制同质外延界面漏电通道，提高器件工作频率和输出功率及可靠性。
本发明的技术方案是这样实现的：
1、一种BAlN/GaN高电子迁移率晶体管，自下而上，包括衬底(1)、成核层(2)、GaN沟道层(3)、AlN插入层(4)和势垒层(6)，其特征在于：
所述AlN插入层(4)与势垒层(6)之间增设有In组分x在14％-20％之间，厚度为1nm-10nm的InxAl1-x N帽层(5)；
所述势垒层(6)的上部依次设有势垒保护层(7)和绝缘栅介质层(8)，该绝缘栅介质层(8)上设置栅电极；
所述InAlN帽层(5)至绝缘栅介质层(8)两侧均为欧姆接触区，欧姆接触区上分别设置源电极和漏电极。
进一步，所述势垒层(6)，采用B组分y在5％-20％之间，厚度为10nm-30nm的ByAl1- yN材料。
进一步，所述衬底采用蓝宝石材料、Si材料、SiC材料、金刚石材料、氮化铝材料和氧化镓材料中的任意一种材料。
进一步，所述的成核层(2)，采用AlN或GaN、AlGaN、AlN/AlGaN超晶格的复合层，厚度为100nm-240nm；
进一步，所述绝缘栅介质层(8)，采用Al2O3或HfO2介质层，厚度为3nm-20nm。
进一步，所述的势垒保护层(7)，采用GaN或AlN，厚度为1nm-3nm。
2、一种BAlN/GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：
1)在衬底基片上，利用金属有机物化学气相淀积方法生长100nm-240nm的成核层；
2)用金属有机物化学气相淀积方法，在成核层上生长1500nm-5000nm的GaN沟道层；
3)用金属有机物化学气相淀积方法，在GaN沟道层上生长厚度为1nm-2nm的AlN插入层；
4)用金属有机物化学气相淀积方法，在AlN插入层上生长In组分x在14％-20％之间，厚度为1nm-10nm的InAlN帽层；
5)用分子束外延方法，在InAlN帽层上生长B组分y在5％-20％之间，厚度为10nm-30nm的BAlN势垒层；
6)用分子束外延方法，在BAlN势垒层上生长厚度为1nm-3nm的势垒保护层；
7)采用原子层淀积工艺，在势垒保护层上形成厚度为3nm-20nm的绝缘栅介质层；
8)采用电子束蒸发工艺，在绝缘栅介质层上淀积Ni/Au金属组合，形成栅电极；
9)对绝缘栅介质层两端进行干法刻蚀处理至AlN插入层上方，形成凹槽；再用分子束外延方法在凹槽区域生长厚度为15nm-63nm的Si掺杂n型GaN层，Si的剂量为(0.5-1)×1020cm-3，并进行剂量为(0.5-1)×1020cm-3的n型Si离子注入，形成欧姆接触区域；
10)采用电子束蒸发工艺，在源电极和漏电极图形区淀积欧姆接触金属Ti/Al/Ni/Au，形成源电极和漏电极，完成器件制作。
本发明与现有技术相比具有如下优点：
1、本发明由于在BAlN势垒层与AlN插入层之间插入了InAlN帽层，可以有效保护GaN沟道层中形成的二维电子气导电通道，避免了在厚膜氮化镓基板材料上同质外延GaN异质结材料时厚膜氮化镓表面引入Si和O杂质及其在同质外延界面形成寄生漏电通道，从而提高了器件的击穿电压。
2、本发明中由于采用BAlN作为势垒层，该材料具有强的极化效应，可进一步提高GaN沟道层中载流子密度，从而改善器件电流和功率特性；同时满足器件栅长和势垒层厚度进一步等比例缩减的要求，从而提高器件工作频率；此外由于该材料具有更大的禁带宽度，可获得更高的击穿电压。
3、本发明由于采用InAlN帽层和BAlN势垒层，可以同时与GaN沟道层实现面内近晶格常数匹配和低应变异质结材料生长，减小HEMT器件高压工作时的逆压电效应，提高器件长时间高压工作的可靠性。
4、本发明由于在BAlN势垒层上设有势垒保护层对其进行保护，避免了在BAlN势垒层表面引入表面态，有助于提高沟道层载流子浓度，改善器件电流和功率输出特性。
5、本发明中由于增设了绝缘栅介质层，可避免栅电极下的漏电，增加器件的击穿电压。
6、本发明采用分子束外延技术在源漏欧姆接触区生长n型GaN层，并在该n型GaN层中进行n型离子注入，降低了源漏区域串联电阻及欧姆接触电阻，从而改善了器件电流和功率输出特性。
7、本发明由于采用金属有机物化学气相淀积技术和分子束外延技术相结合生长BAlN/GaN异质结材料，可在实现大尺寸、低成本、高质量的异质结材料生长，有效降低采用金属有机物化学气相淀积生长高质量BAlN势垒层的困难度，避免了单一分子束外延技术异质外延的工艺难度。
8、本发明的器件材料生长工艺简单，控制难度低，工艺重复性和一致性高，易于实现高频高功率氮化镓高电子迁移率晶体管的量产。
附图说明
图1是传统AlGaN/GaN高电子迁移率晶体管的结构图；
图2是本发明基于BAlN/GaN高电子迁移率晶体管的结构图；
图3是本发明制作基于BAlN/GaN高电子迁移率晶体管的流程示意图。
具体实施方式
参照图2，本发明的BAlN/GaN高电子迁移率晶体管，自下而上，包括衬底1、成核层2、GaN沟道层3、AlN插入层4、InAlN帽层5、BAlN势垒层6、势垒保护层7、绝缘栅介质层8和栅电极。该InAlN帽层5至绝缘栅介质层8的两侧为欧姆接触区，该欧姆接触区上分别设有源电极和漏电极。
所述衬底1采用蓝宝石材料、Si材料、SiC材料、金刚石材料、氮化铝材料和氧化镓材料中的任意一种材料。
所述的成核层2，采用AlN或AlN、AlGaN、AlN/AlGaN超晶格的复合层，厚度为100nm-240nm。
所述的GaN沟道层3，厚度为1500nm-5000nm。
所述的AlN插入层4，其厚度为1nm-2nm。
所述的InxAl1-xN帽层5的In组分x在14％-20％之间，厚度为1nm-10nm，其可与GaN沟道层实现面内近晶格常数匹配和低应变异质结材料生长，减小器件高压工作时产生逆压电效应，提高器件长时间高压工作的可靠性。
所述的ByAl1-yN势垒层6的B组分y在5％-20％之间，厚度为10nm-30nm，其具有强的极化效应，以进一步提高GaN沟道层中载流子密度。
所述的势垒保护层7，采用GaN或AlN，厚度为1nm-3nm，用于避免在BAlN势垒层表面引入表面态，有助于提高沟道层载流子浓度，改善器件电流和功率输出特性。
所述的绝缘栅介质层8，采用Al2O3或HfO2介质层，厚度为3nm-20nm，用于避免栅电极下的漏电，增加器件的击穿电压。
参照图3，本发明制作基于BAlN/GaN高电子迁移率晶体管给出如下三种实施例。
实施例一，在蓝宝石衬底上制作采用In0.14Al0.86N帽层、B0.1Al0.9N势垒层的BAlN/GaN高电子迁移率晶体管。
步骤一，外延AlN成核层，如图3(a)。
使用金属有机物化学气相淀积技术在蓝宝石衬底上，外延厚度为100nm的AlN成核层。
外延AlN成核层采用的工艺条件为：温度为1200℃，压强为40Torr，氨气流量为2000sccm，铝源流量为20sccm，氢气流量为3000sccm。
步骤二，淀积GaN沟道层，如图3(b)。
使用金属有机物化学气相淀积技术在AlN成核层上淀积厚度为3000nm的GaN沟道层。
淀积GaN沟道层采用的工艺条件是：温度为1080℃，压强为40Torr，氨气流量为2000sccm，镓源流量为120sccm，氢气流量为3000sccm。
步骤三，淀积AlN插入层，如图3(c)。
使用金属有机物化学气相淀积技术在GaN沟道层上淀积厚度为1.5nm的AlN插入层。
淀积AlN插入层采用的工艺条件是：温度为1080℃，压强为40Torr，铝源流量为10sccm氨气流量为2000sccm，氢气流量为3000sccm。
步骤四，淀积InAlN帽层，如图3(d)。
使用金属有机物化学气相淀积技术在AlN插入层上淀积厚度为5nm的In0.14Al0.86N帽层。
淀积In0.14Al0.86N帽层采用的工艺条件是：温度为820℃，压强为200Torr，铝源流量为10sccm，铟源流量为50sccm，氨气流量为2000sccm，氢气流量为3000sccm。
步骤五，淀积BAlN势垒层，如图3(e)。
使用分子束外延方法，在In0.14Al0.86N帽层上淀积厚度为20nm的B0.1Al0.9N势垒层。
淀积B0.1Al0.9N势垒层采用的工艺条件是：温度为700℃，氮气流量为2.3sccm，硼束流平衡蒸气压为3.0×10-7Torr，铝束流平衡蒸气压为2.7×10-7Torr，氮等离子体射频源功率为375W。
步骤六，淀积GaN势垒保护层，如图3(f)。
使用分子束外延方法，在B0.1Al0.9N势垒层上淀积厚度为2nm的GaN势垒保护层。
淀积GaN势垒保护层采用的工艺条件是：温度为700℃，氮气流量为2.3sccm，镓束流平衡蒸气压为8.5×10-7Torr，氮等离子体射频源功率为375W。
步骤七，淀积Al2O3绝缘栅介质层，如图3(g)。
使用原子层淀积工艺在GaN势垒保护层外延厚度为10nm的Al2O3绝缘栅介质层。
步骤八，制作栅电极，如图3(h)。
在Al2O3绝缘栅介质层上制作掩膜，使用电子束蒸发技术在Al2O3绝缘栅介质层上淀积金属，制作栅电极。其中所淀积的金属为Ni/Au金属组合，金属厚度为0.02μm/0.3μm。
淀积金属采用的工艺条件为：真空度小于1.4×10-3Pa，功率范围为400～800W，蒸发速率为
Figure BDA0003017210010000062
步骤九，干法刻蚀，形成左右凹槽，如图3(i)。
在Al2O3绝缘栅介质层上制作掩膜，使用RIE干法刻蚀技术分别去除距栅电极左侧1.5μm和距栅电极右侧3.5μm的Al2O3绝缘栅介质层、GaN势垒保护层、B0.1Al0.9N势垒层和In0.14Al0.86N帽层，形成左凹槽和右凹槽。
刻蚀采用的工艺条件为：Cl2流量为15sccm，反应室压强为11mTorr，电极功率为180W。
步骤十，制作欧姆接触区域。
10.1)使用分子束外延技术在左、右凹槽区域淀积厚度为37nm的硅掺杂n型GaN层，Si掺杂浓度为0.7×1020cm-3,如图3(j)。
淀积硅掺杂n型GaN层采用的工艺条件是：温度为650℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，硅束流平衡蒸气压为2.8×10-8Torr，氮等离子体射频源功率为375W；
10.2)在硅掺杂n型GaN层，注入Si离子，Si离子的剂量为0.8×1020cm-3，形成左右欧姆接触区域,如图3(k)。
步骤十一，制作源电极和漏电极，如图3(l)。
在绝缘栅介质层上制作掩膜，用电子束蒸发技术在真空度小于1.5×10-3Pa，功率范围为500～800W，蒸发速率为
Figure BDA0003017210010000061
的工艺条件下，分别在左、右侧的欧姆接触区上，淀积厚度为0.02μm/0.05μm/0.04μm/0.04μm的Ti/Al/Ni/Au金属组合，形成源电极和漏电极，完成器件制作。
实施例二，在硅衬底上制作采用In0.2Al0.8N帽层、B0.2Al0.8N势垒层的BAlN/GaN高电子迁移率晶体管。
步骤1，使用金属有机物化学气相淀积技术外延AlN和AlGaN和AlGaN/GaN超晶格复合成核层，如图3(a)。
(1a)以温度为1100℃，压强为40Torr，氨气流量为2000sccm，铝源流量为20sccm，氢气流量为3000sccm的工艺条件，在硅衬底上外延厚度为60nm的AlN成核层；
(1b)以温度为1100℃，压强为40Torr，氨气流量为2000sccm，铝源流量为20sccm，镓源流量为120sccm，氢气流量为3000sccm的工艺条件，在AlN成核层上淀积厚度为80nm的AlGaN成核层；
(1c)以温度为1100℃，压强为40Torr，氨气流量为2000sccm，铝源流量为20sccm，镓源流量为120sccm，氢气流量为3000sccm的工艺条件，在AlGaN成核层上淀积厚度为100nm的AlGaN/GaN超晶格成核层。
步骤2，使用金属有机物化学气相淀积技术淀积GaN沟道层，如图3(b)。
使用金属有机物化学气相淀积技术，采用温度为1100℃，压强为40Torr，氨气流量为2000sccm，镓源流量为120sccm，氢气流量为3000sccm的工艺条件，在复合成核层上淀积厚度为5000nm的GaN沟道层。
步骤3，使用金属有机物化学气相淀积技术淀积AlN插入层，如图3(c)。
使用金属有机物化学气相淀积技术，设置温度为1100℃，压强为40Torr，铝源流量为8sccm，氨气流量为2000sccm，氢气流量为3000sccm的工艺条件，在GaN沟道层上淀积厚度为2nm的AlN插入层。
步骤4，使用金属有机物化学气相淀积技术淀积InAlN帽层，如图3(d)。
使用金属有机物化学气相淀积技术，设置温度为820℃，压强为200Torr，铝源流量为8sccm，铟源流量为50sccm，氨气流量为2000sccm，氢气流量为3000sccm的工艺条件，在AlN插入层上淀积厚度为10nm的In0.2Al0.8N帽层。
步骤5，使用分子束外延技术在In0.2Al0.8N帽层上淀积B0.2Al0.8N势垒层，如图3(e)。
使用分子束外延技术，设置温度为700℃，氮气流量为2.3sccm，硼束流平衡蒸气压为4.0×10-7Torr，铝束流平衡蒸气压为2.7×10-7Torr，氮等离子体射频源功率为375W的工艺条件，在In0.2Al0.8N帽层上淀积厚度为30nm的B0.2Al0.8N势垒层。
步骤6，使用分子束外延技术在B0.2Al0.8N势垒层上淀积GaN势垒保护层，如图3(f)。
使用分子束外延技术，设置温度为700℃，氮气流量为2.3sccm，镓束流平衡蒸气压为8.5×10-7Torr，氮等离子体射频源功率为375W的工艺条件，在B0.2Al0.8N势垒层上淀积厚度为3nm的GaN势垒保护层。
步骤7，使用原子层淀积技术在GaN势垒保护层上外延厚度为20nm的HfO2绝缘栅介质层，如图3(g)。
步骤8，使用电子束蒸发技术制作栅电极，如图3(h)。
在HfO2绝缘栅介质层上制作掩膜，使用电子束蒸发技术，设置真空度小于1.4×10-3Pa，功率范围为400～800W，蒸发速率为
Figure BDA0003017210010000081
的工艺条件，在HfO2绝缘栅介质层上淀积金属，制作栅电极。其中所淀积的金属为Ni/Au金属组合，金属厚度为0.04μm/0.5μm。
步骤9，干法刻蚀，形成左右凹槽，如图3(i)。
设置Cl2流量为20sccm，反应室压强为15mTorr，电极功率为220W的工艺条件，使用RIE干法刻蚀技术在HfO2绝缘栅介质层上制作掩膜；再分别去除距栅电极左侧1.5μm和距栅电极右侧3.5μm的HfO2绝缘栅介质层、GaN势垒保护层、B0.2Al0.8N势垒层和In0.2Al0.8N帽层，形成左凹槽和右凹槽。
步骤10，制作欧姆接触区域。
10.1)用分子束外延技术，设置温度为650℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，硅束流平衡蒸气压为3.2×10-8Torr，氮等离子体射频源功率为375W的工艺条件，在左、右凹槽区域淀积硅掺杂n型GaN层，淀积厚度为63nm，Si掺杂浓度为1.0×1020cm-3，如图3(j)；
10.2)在硅掺杂n型GaN层注入Si离子，Si离子的剂量为0.5×1020cm-3，形成左右欧姆接触区域，如图3(k)。
步骤11，使用电子束蒸发技术制作源电极和漏电极，如图3(l)。
设置真空度小于1.4×10-3Pa，功率范围为400～800W，蒸发速率为
Figure BDA0003017210010000082
的工艺条件，分别在左、右侧欧姆接触区域上淀积厚度为0.05μm/0.12μm/0.08μm/0.08μm的Ti/Al/Ni/Au金属组合，形成源极和漏极，完成器件制作。
实施例三，在碳化硅衬底上制作采用In0.17Al0.83N帽层、B0.05Al0.95N势垒层的BAlN/GaN高电子迁移率晶体管。
步骤A，外延AlN成核层，如图3(a)。
设定温度为1150℃，压强为40Torr，氨气流量为2000sccm，铝源流量为30sccm，氢气流量为3000sccm的工艺条件，使用金属有机物化学气相淀积技术，在碳化硅衬底上淀积厚度为120nm的AlN成核层。
步骤B，淀积GaN沟道层，如图3(b)。
设定温度为1150℃，压强为40Torr，氨气流量为2000sccm，镓源流量为100sccm，氢气流量为3000sccm的工艺条件，使用金属有机物化学气相淀积技术，在AlN成核层上淀积厚度为1500nm的GaN沟道层。
步骤C，淀积AlN插入层，如图3(c)。
设定温度为1150℃，压强为40Torr，铝源流量为6sccm，氨气流量为2000sccm，氢气流量为3000sccm的工艺条件，使用金属有机物化学气相淀积技术，在GaN沟道层上淀积厚度为1nm的AlN插入层。
步骤D，淀积InAlN帽层，如图3(d)。
设定温度为830℃，压强为200Torr，铝源流量为9sccm，铟源流量为50sccm，氨气流量为2000sccm，氢气流量为3000sccm的工艺条件，使用金属有机物化学气相淀积技术，在AlN插入层上淀积厚度为1nm的In0.17Al0.83N帽层。
步骤E，淀积BAlN势垒层，如图3(e)。
设定温度为685℃，氮气流量为2.3sccm，硼束流平衡蒸气压为2.0×10-8Torr，铝束流平衡蒸气压为2.7×10-7Torr，氮等离子体射频源功率为375W的工艺条件，使用分子束外延方法，在In0.17Al0.83N帽层上淀积厚度为10nm的B0.05Al0.95N势垒层。
步骤F，淀积AlN势垒保护层，如图3(f)。
设定温度为685℃，氮气流量为2.3sccm，铝束流平衡蒸气压为2.7×10-7Torr，氮等离子体射频源功率为375W的工艺条件，使用分子束外延方法，在B0.05Al0.95N势垒层上淀积厚度为1nm的AlN势垒保护层。
步骤G，淀积Al2O3绝缘栅介质层，如图3(g)。
使用原子层淀积工艺在AlN势垒保护层上外延厚度为3nm的Al2O3绝缘栅介质层。
步骤H，制作栅电极，如图3(h)。
在Al2O3绝缘栅介质层上制作掩膜，采用电子束蒸发技术以真空度小于1.5×10- 3Pa，功率范围为300～800W，蒸发速率为
Figure BDA0003017210010000091
的工艺条件，在栅介质层上淀积厚度为0.03μm/0.4μm的Ni/Au金属组合，形成栅电极。
步骤I，干法刻蚀，形成左右凹槽，如图3(i)。
使用RIE干法刻蚀技术，采用Cl2流量为18sccm，反应室压强为12mTorr，电极功率为160W的工艺条件，在Al2O3绝缘栅介质层上制作掩膜，再去除距栅电极左侧1.5μm和距栅电极右侧3.5μm的Al2O3绝缘栅介质层、AlN势垒保护层、B0.05Al0.95N势垒层和In0.17Al0.83N帽层，形成左、右凹槽区域。
步骤J，制作欧姆接触区域。
J.1)使用分子束外延技术，采用温度为650℃，氮气流量为2.3sccm，镓束流平衡蒸气压为7.2×10-7Torr，硅束流平衡蒸气压为2.3×10-8Torr，氮等离子体射频源功率为375W的工艺条件，在左、右侧凹槽区域分别淀积厚度为15nm，硅掺杂浓度为0.5×1020cm-3的n型GaN层，如图3(j)；
J.2)在硅掺杂的n型GaN层注入剂量为1.0×1020cm-3的Si离子，形成左、右欧姆接触区域，如图3(k)。
步骤K，制作源电极和漏电极，如图3(l)。
使用电子束蒸发技术，采用真空度小于1.6×10-3Pa，功率范围为600～900W，蒸发速率为
Figure BDA0003017210010000101
的工艺条件，在绝缘栅介质层上制作掩膜，再分别在左、右欧姆接触区上淀积厚度为0.02μm/0.2μm/0.05μm/0.05μm的Ti/Al/Ni/Au金属组合，形成源极和漏极，完成制作。
以上描述仅是本发明的三个具体事例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种BAlN/GaN高电子迁移率晶体管，自下而上，包括衬底(1)、成核层(2)、GaN沟道层(3)、AlN插入层(4)和势垒层(6)，其特征在于：
所述AlN插入层(4)与势垒层(6)之间增设有In组分x在14％-20％之间，厚度为1nm-10nm的InxAl1-xN帽层(5)；
所述势垒层(6)的上部依次设有势垒保护层(7)和绝缘栅介质层(8)，该绝缘栅介质层(8)上设置栅电极；
所述InAlN帽层(5)至绝缘栅介质层(8)两侧均为欧姆接触区，欧姆接触区上分别设置源电极和漏电极。
2.如权利要求1所述的晶体管，其特征在于：所述势垒层(6)，采用B组分y在5％-20％之间，厚度为10nm-30nm的ByAl1-yN材料。
3.如权利要求1所述的晶体管，其特征在于：
所述AlN插入层(4)，其厚度为1nm-2nm；
所述势垒保护层(7)，其厚度为1nm-3nm；
所述的绝缘栅介质层(8)，其厚度3nm-20nm。
4.如权利要求1所述的晶体管，其特征在于：衬底采用蓝宝石材料、Si材料、SiC材料、金刚石材料、氮化铝材料和氧化镓材料中的任意一种材料。
5.如权利要求1所述的晶体管，其特征在于：
所述的成核层(2)，采用AlN或GaN、AlGaN、AlN/AlGaN超晶格的复合层，厚度为100nm-240nm；
所述绝缘栅介质层(8)，采用Al2O3或HfO2介质层，厚度为3nm-20nm。
6.如权利要求1所述的晶体管，其特征在于：
所述的沟道层(3)，采用GaN，厚度为1500nm-5000nm；
所述的势垒保护层(7)，采用GaN或AlN，其厚度为1nm-3nm。
7.一种BAlN/GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：
1)在衬底基片上，利用金属有机物化学气相淀积方法生长100nm-240nm的成核层；
2)用金属有机物化学气相淀积方法，在成核层上生长1500nm-5000nm的GaN沟道层；
3)用金属有机物化学气相淀积方法，在GaN沟道层上生长厚度为1nm-2nm的AlN插入层；
4)用金属有机物化学气相淀积方法，在AlN插入层上生长In组分x在14％-20％之间，厚度为1nm-10nm的InAlN帽层；
5)用分子束外延方法，在InAlN帽层上生长B组分y在5％-20％之间，厚度为10nm-30nm的BAlN势垒层；
6)用分子束外延方法，在BAlN势垒层上生长厚度为1nm-3nm的势垒保护层；
7)采用原子层淀积工艺，在势垒保护层上形成厚度为3nm-20nm的绝缘栅介质层；
8)采用电子束蒸发工艺，在绝缘栅介质层上淀积Ni/Au金属组合，形成栅电极；
9)对绝缘栅介质层两端进行干法刻蚀处理至AlN插入层上方，形成凹槽；再用分子束外延方法在凹槽区域生长厚度为15nm-63nm的Si掺杂n型GaN层，Si的剂量为(0.5-1)×1020cm-3，并进行剂量为(0.5-1)×1020cm-3的n型Si离子注入，形成欧姆接触区域；
10)采用电子束蒸发工艺，在源电极和漏电极图形区淀积欧姆接触金属Ti/Al/Ni/Au，形成源电极和漏电极，完成器件制作。
8.如权利要求7所述的方法，其特征在于：
所述1)中的金属有机物化学气相淀积方法，其工艺条件是：温度为1100℃-1200℃，压强为40Torr，氨气流量为2000sccm，镓源流量为120sccm，铝源流量为20sccm-30sccm，氢气流量为3000sccm；
所述2)中的金属有机物化学气相淀积方法，其工艺条件是：温度为1080℃-1150℃，压强为40Torr，氨气流量为2000sccm，镓源流量为100sccm-120sccm，氢气流量为3000sccm。
9.如权利要求7所述的方法，其特征在于：
所述3)中的金属有机物化学气相淀积方法，其工艺条件是：温度为1080℃-1150℃，压强为40Torr，铝源流量为6sccm-10sccm，氨气流量为2000sccm，氢气流量为3000sccm；
所述4)中的金属有机物化学气相淀积方法，其工艺条件是：温度为820℃-830℃，压强为200Torr，铝源流量为8sccm-10sccm，铟源流量为50sccm，氨气流量为2000sccm，氢气流量为3000sccm。
10.如权利要求7所述的方法，其特征在于：
所述5)中的分子束外延方法，其工艺条件是：温度为685℃-700℃，氮气流量为2.3sccm，硼束流平衡蒸气压为2.0×10-7Torr-4.0×10-7Torr，铝束流平衡蒸气压为2.7×10-7Torr，氮等离子体射频源功率为375W；
所述6)中的分子束外延方法，其工艺条件是：温度为685℃-700℃，氮气流量为2.3sccm，镓束流平衡蒸气压为8.5×10-7Torr，铝束流平衡蒸气压为2.7×10-7Torr，氮等离子体射频源功率为375W。
CN202110392334.8A 2021-04-13 2021-04-13 BAlN/GaN高电子迁移率晶体管及其制作方法 Pending CN112951910A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110392334.8A CN112951910A (zh) 2021-04-13 2021-04-13 BAlN/GaN高电子迁移率晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110392334.8A CN112951910A (zh) 2021-04-13 2021-04-13 BAlN/GaN高电子迁移率晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN112951910A true CN112951910A (zh) 2021-06-11

Family

ID=76231854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110392334.8A Pending CN112951910A (zh) 2021-04-13 2021-04-13 BAlN/GaN高电子迁移率晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN112951910A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628954A (zh) * 2021-06-17 2021-11-09 中国电子科技集团公司第十三研究所 SiC衬底上GaN基材料的制备方法及半导体器件
CN117317000A (zh) * 2023-09-01 2023-12-29 中环领先半导体材料有限公司 一种高电子迁移率晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164299A1 (en) * 2004-09-13 2007-07-19 Hacene Lahreche Hemt piezoelectric structures with zero alloy disorder
CN106229345A (zh) * 2016-09-08 2016-12-14 西安电子科技大学 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN112542508A (zh) * 2020-12-10 2021-03-23 西安电子科技大学 ScAlN/GaN高电子迁移率晶体管及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164299A1 (en) * 2004-09-13 2007-07-19 Hacene Lahreche Hemt piezoelectric structures with zero alloy disorder
CN106229345A (zh) * 2016-09-08 2016-12-14 西安电子科技大学 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN112542508A (zh) * 2020-12-10 2021-03-23 西安电子科技大学 ScAlN/GaN高电子迁移率晶体管及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘峰峰等: ""非晶ＡｌＢＮ介质薄膜的制备及相关特性研究"", 《材料工程》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628954A (zh) * 2021-06-17 2021-11-09 中国电子科技集团公司第十三研究所 SiC衬底上GaN基材料的制备方法及半导体器件
CN117317000A (zh) * 2023-09-01 2023-12-29 中环领先半导体材料有限公司 一种高电子迁移率晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN112542508B (zh) ScAlN/GaN高电子迁移率晶体管及其制作方法
CN112736131B (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
US9224596B2 (en) Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers
US7626217B2 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
WO2006096249A2 (en) High electron mobility transistor
EP1390983A1 (en) Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
CN112951910A (zh) BAlN/GaN高电子迁移率晶体管及其制作方法
CN113555431B (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN112133749A (zh) 一种p型帽层增强型hemt器件及其制备方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN110600547B (zh) 氮化镓基半导体器件及其制作方法
CN115763533A (zh) 凹槽填充介质隔离漏电的同质外延GaN HEMT器件及其制作方法
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
CN113140620B (zh) 宽禁带半导体BPN/GaN异质结材料及外延生长方法
CN113314598A (zh) 一种金刚石基氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
CN115719764A (zh) 过渡金属氮化物势垒高电子迁移率晶体管及其制作方法
CN117936578A (zh) 一种增强和耗尽型可切换的Ga2O3场效应晶体管及其制备方法
CN112635551A (zh) 一种GaN异质结材料及其制作方法
CN114156340A (zh) 基于复合沟道结构的高电子迁移率晶体管及其制备方法
CN113594231A (zh) 基于极化掺杂AlGaN漏电隔离层的同质外延GaN HEMT及其制作方法
KR20230090574A (ko) 입체구조를 갖는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자
CN117038723A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210611