CN112635551A - 一种GaN异质结材料及其制作方法 - Google Patents

一种GaN异质结材料及其制作方法 Download PDF

Info

Publication number
CN112635551A
CN112635551A CN202011506533.9A CN202011506533A CN112635551A CN 112635551 A CN112635551 A CN 112635551A CN 202011506533 A CN202011506533 A CN 202011506533A CN 112635551 A CN112635551 A CN 112635551A
Authority
CN
China
Prior art keywords
layer
flow
gan
thickness
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011506533.9A
Other languages
English (en)
Inventor
薛军帅
刘芳
张进成
郝跃
张赫朋
孙志鹏
李蓝星
姚佳佳
杨雪妍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202011506533.9A priority Critical patent/CN112635551A/zh
Publication of CN112635551A publication Critical patent/CN112635551A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种GaN异质结材料同质外延生长方法,主要解决现有氮化物异质结材料同质外延界面漏电及载流子输运特性差的问题。其自下而上包括衬底(1)、成核层(2)、GaN缓冲层(3)、沟道层(4)、AlN插入层(5)、AlGaN帽层(6)、InAlGaN势垒层(7)和势垒保护层(8)。其中成核层、GaN缓冲层、沟道层、AlN插入层和AlGaN帽层均采用MOCVD工艺生长;InAlGaN势垒层和势垒保护层均采用采用MBE工艺生长。本发明避免了同质外延界面寄生漏电,减小了异质结材料的位错密度,提高了材料结构设计的自由度,且载流子输运特性好,生长工艺简单,可用于制备高电子迁移率晶体管和肖特基二极管。

Description

一种GaN异质结材料及其制作方法
技术领域
本发明属于半导体材料生长领域,特别涉及一种GaN异质结材料,可用于制备高电子迁移率晶体管和肖特基二极管。
背景技术
GaN异质结材料具有宽禁带、高临界击穿场强、高电子饱和漂移速度等出色的材料性能,其自身强的自发极化效应和因应变产生的压电极化效应能在异质结界面产生高面密度、具有高电子迁移率特性的二维电子气,在高电子迁移率晶体管和微波整流肖特基二极管等微波功率器件应用方面有独一无二的优势。基于GaN异质结材料的电子器件得到了国内研究人员广泛而深入的研究,并取得了一系列令人瞩目的研究成果,逐步从实验基础研究进入产品应用领域。
为进一步提高GaN固态微波功率器件的工作频率、转换效率和输出功率,需要从材料结构设计与外延、器件结构创新与制造工艺、新材料应用方面提高GaN异质结材料输运特性,尤其是在满足器件栅长和势垒层厚度等比例缩小的前提下,在尽可能薄的势垒层厚度下产生高面密度二维电子气。其中,GaN异质结材料外延生长方法成为提高材料输运特性的主要途径之一。由于氮化镓单晶衬底尺寸小且价格高,GaN异质结材料常在SiC等其他衬底材料上异质外延获得。传统的AlGaN/GaN异质结材料结构,如图1所示,其自下而上包括衬底、成核层、GaN沟道层、AlN插入层和AlGaN势垒层。该异质结材料存在以下缺点:
一是异质外延GaN材料过程会产生高密度位错缺陷,器件长时间高温高压工作时位错缺陷会形成漏电通道,引起器件击穿电压降低和可靠性退化;
二是AlGaN势垒层和GaN沟道层存在大的晶格失配和张应变,在高的电场强度下AlGaN势垒层中会产生逆压电效应,形成晶格缺陷,降低器件可靠性;
三是AlGaN势垒层组分单一,不能在更宽的禁带范围内对GaN异质结材料极化特性和能带结构进行调控和设计,限制了GaN异质结材料的应用潜力;
四是传统AlGaN/GaN异质结势垒层铝组分较低,异质结界面二维电子气浓度不够高,限制了微波功率器件输出功率和转换效率;
五是AlGaN势垒层没有加以保护,其表面容易形成表面态,进而降低二维电子气浓度,影响器件电流和功率输出特性;
六是传统AlGaN/GaN异质结势垒层较厚,需要增加栅极长度来有效调控沟道二维电子气输运,限制了GaN微波功率器件工作频率的提高。
发明内容
本发明目的在于针对上述已有技术的缺点,提出一种GaN异质结材料结构及其制作方法,以有效抑制同质外延界面漏电,增大材料外延尺寸,降低材料缺陷密度,从而提高器件的工作频率和输出功率。
本发明的技术方案是这样实现的:
1、一种GaN异质结材料,包括衬底、成核层、沟道层、AlN插入层和势垒层,其特征在于:
所述成核层与沟道层之间增设有GaN缓冲层;
所述插入层和势垒层之间插入AlGaN帽层;
所述势垒层采用厚度为3nm-30nm,In组分x在0%-20%之间,Al组分y在80%-100%之间的InxAlyGa1-x-yN,其上增设有势垒保护层。
进一步,所述AlGaN帽层,采用Al组分z在10%-30%之间,厚度为1nm-3nm的AlzGa1-zN材料。
进一步,所述的沟道层,采用InGaN或AlGaN或GaN,厚度为10nm-500nm;
进一步,所述的势垒保护层,采用GaN或AlN,其厚度为1nm-3nm。
进一步,所述的衬底采用蓝宝石材料、Si材料、SiC材料、金刚石材料、氮化铝材料和氧化镓材料中的任意一种材料。
进一步,所述的成核层,采用AlN或GaN、AlGaN、AlN/AlGaN超晶格的复合层,厚度为100nm-240nm。
进一步,所述的GaN缓冲层,厚度为1000nm-3500nm;
进一步,所述的AlN插入层,厚度为1nm-2nm。
2、一种GaN异质结材料的生长方法,其特征在于,包括如下步骤:
1)在衬底基片上,利用金属有机物化学气相淀积方法生长100nm-240nm的成核层;
2)用金属有机物化学气相淀积方法,在成核层上生长1000nm-3500nm的GaN缓冲层;
3)用金属有机物化学气相淀积方法,在缓冲层上生长10nm-500nm的沟道层;
4)用金属有机物化学气相淀积方法,在沟道层上生长厚度为1nm-2nm的AlN插入层;
5)用金属有机物化学气相淀积方法,在AlN插入层上生长Al组分z在10%-30%之间,厚度为1nm-3nm的AlzGa1-z N帽层;
6)用分子束外延方法,在AlGaN帽层上生长其In组分x在0%-20%之间,其Al组分y在80%-100%之间,厚度为3nm-30nm的InxAlyGa1-x-yN势垒层;
7)用分子束外延方法,在InAlGaN势垒层上生长厚度为1nm-3nm的势垒保护层,完成GaN异质结材料生长。
本发明与现有技术相比具有如下优点:
1、本发明由于在AlN插入层上引入AlGaN帽层,避免了直接在沟道层上同质外延时沟道层表面因吸附Si和O杂质而在界面形成的漏电通道,从而提高了材料的击穿电压。
2、本发明由于采用InAlGaN作为势垒层,该材料组分和禁带宽度可调范围大,可提高异质结材料结构设计自由度,可实现不同势垒层组分的晶格匹配无应变GaN异质结材料,提高器件高温、高压工作可靠性。
3、本发明由于采用势垒保护层保护InAlGaN势垒层,避免了在InAlGaN势垒层表面形成表面态,有助于提高沟道层载流子浓度,从而改善器件电流和功率输出特性。
4、本发明由于采用金属有机物化学气相淀积技术和分子束外延技术相结合的生长方法,InAlGaN势垒层直接在AlGaN帽层上外延,可实现超高铝组分、厚度超薄的势垒层,避免了单一采用分子束外延技术产生的高密度位错缺陷,降低了单一分子束异质外延工艺的难度。
5、本发明的材料结构生长工艺简单、控制难度低、工艺重复性和一致性高,易于实现大尺寸、低成本、高质量、高电子迁移率和高载流子浓度异质结材料的量产。
附图说明
图1是传统GaN异质结材料的结构图;
图2是本发明GaN异质结材料的结构图;
图3是本发明制备GaN异质结材料的流程示意图。
具体实施方式
以下结合附图对本发明的实施例进行进一步详细描述。
参照图2,本实例的GaN异质结材料,自下而上包括衬底1、成核层2、GaN缓冲层3、沟道层4、AlN插入层5、AlGaN帽层6、InAlGaN势垒层7和势垒保护层8。
所述的衬底1采用蓝宝石材料、Si材料、SiC材料、金刚石材料、氮化铝材料和氧化镓材料中的任意一种材料;
所述的成核层2,采用AlN或GaN、AlGaN、AlN/AlGaN超晶格的复合层,厚度为100nm-240nm;
所述的GaN缓冲层3,其厚度为1000nm-3500nm;
所述的沟道层4,采用InGaN或AlGaN或GaN,其厚度为10nm-500nm;
所述的AlN插入层5,其厚度为1nm-2nm;
所述的AlGaN帽层6,采用Al组分z在10%-30%之间,厚度为1nm-3nm的AlzGa1-zN材料;
所述的势垒层7采用厚度为3nm-30nm,In组分x在0%-20%之间,Al组分y在80%-100%之间的InxAlyGa1-x-yN;
所述的势垒保护层8,采用GaN或AlN,其厚度为1nm-3nm。
参照图3,本发明制作GaN异质结材料给出如下三种实施例:
实施例一,生长采用GaN沟道层、In0.18Al0.90Ga0.02N势垒层的蓝宝石基GaN异质结。
步骤一,外延AlN成核层,如图3(a)。
使用金属有机物化学气相淀积技术在蓝宝石衬底上,外延厚度为150nm的AlN成核层。
外延AlN成核层采用的工艺条件为:温度为1200℃,压强为40Torr,氨气流量为2000sccm,铝源流量为20sccm,氢气流量为3000sccm。
步骤二,外延GaN缓冲层,如图3(b)。
使用金属有机物化学气相淀积技术在AlN成核层上淀积厚度为2000nm的GaN缓冲层。
淀积GaN缓冲层采用的工艺条件是:温度为1120℃,压强为40Torr,氨气流量为2000sccm,镓源流量为120sccm,氢气流量为3000sccm。
步骤三,淀积GaN沟道层,如图3(c)。
使用金属有机物化学气相淀积技术在GaN缓冲层上淀积厚度为500nm的GaN沟道层。
淀积GaN沟道层采用的工艺条件是:温度为1120℃,压强为40Torr,氨气流量为2000sccm,镓源流量为120sccm,氢气流量为3000sccm。
步骤四,淀积AlN插入层,如图3(d)。
使用金属有机物化学气相淀积技术在GaN沟道层上淀积厚度为1.5nm的AlN插入层。淀积AlN插入层采用的工艺条件是:温度为1120℃,压强为40Torr,铝源流量为8sccm,氨气流量为2000sccm,氢气流量为3000sccm。
步骤五,淀积AlGaN帽层,如图3(e)。
使用金属有机物化学气相淀积技术在AlN插入层上淀积厚度为3nm,Al组分为10%的Al0.1Ga0.9N帽层。
淀积AlGaN帽层采用的工艺条件是:温度为1120℃,压强为40Torr,铝源流量为12sccm,镓源流量为80sccm,氨气流量为2000sccm,氢气流量为3000sccm。
步骤六,淀积In0.18Al0.90Ga0.02N势垒层,如图3(f)。
使用分子束外延方法,在AlGaN帽层上淀积厚度为30nm的In0.18Al0.90Ga0.02N势垒层。
淀积In0.18Al0.90Ga0.02N势垒层采用的工艺条件是:温度为670℃,氮气流量为2.3sccm,铟束流平衡蒸气压为1.5×10-7Torr,铝束流平衡蒸气压为2.1×10-7Torr,镓束流平衡蒸气压为6.5×10-7Torr,氮气射频源功率为375W。
步骤七,淀积GaN势垒保护层,如图3(g)。
使用分子束外延方法,在In0.18Al0.90Ga0.02N势垒层上淀积厚度为1nm的GaN势垒保护层。
淀积GaN势垒保护层采用的工艺条件为:温度为670℃,氮气流量为2.3sccm,镓束流平衡蒸气压为6.5×10-7Torr,氮气射频源功率为375W,完成材料制作。
实施例二,生长采用Al0.3Ga0.7N沟道层、AlN势垒层的硅基GaN异质结。
步骤1,使用金属有机物化学气相淀积技术外延AlN和AlGaN和AlGaN/GaN超晶格复合成核层,如图3(a)。
(1a)设定温度为1100℃,压强为40Torr,氨气流量为2000sccm,铝源流量为20sccm,氢气流量为3000sccm的工艺条件,利用金属有机物化学气相淀积技术在硅衬底上外延厚度为80nm的AlN成核层;
(1b)设定温度为1100℃,压强为40Torr,氨气流量为2000sccm,铝源流量为20sccm,镓源流量为100sccm,氢气流量为3000sccm的工艺条件,利用金属有机物化学气相淀积技术在AlN成核层上淀积厚度为60nm的AlGaN成核层。
(1c)设定温度为1100℃,压强为40Torr,氨气流量为2000sccm,铝源流量为20sccm,镓源流量为100sccm,氢气流量为3000sccm的工艺条件,利用金属有机物化学气相淀积技术在AlGaN成核层上淀积厚度为100nm的AlGaN/GaN超晶格成核层。
步骤2,使用金属有机物化学气相淀积技术淀积GaN缓冲层,如图3(b)。
设定温度为1060℃,压强为40Torr,氨气流量为2000sccm,镓源流量为150sccm,氢气流量为3000sccm的工艺条件,使用金属有机物化学气相淀积技术,在复合成核层上淀积厚度为3500nm的GaN缓冲层。
步骤3,使用金属有机物化学气相淀积技术淀积Al0.3Ga0.7N沟道层,如图3(c)。
设定温度为1120℃,压强为40Torr,氨气流量为2000sccm,镓源流量为120sccm,铝源流量为12sccm,氢气流量为3000sccm的工艺条件,使用金属有机物化学气相淀积技术,在复合成核层上淀积厚度为350nm的Al0.3Ga0.7N沟道层。
步骤4,使用金属有机物化学气相淀积技术淀积AlN插入层,如图3(d)。
设定温度为1120℃,压强为40Torr,铝源流量为8sccm,氨气流量为2000sccm,氢气流量为3000sccm的工艺条件,使用金属有机物化学气相淀积技术,在Al0.3Ga0.7N沟道层上淀积厚度为2nm的AlN插入层。
步骤5,使用金属有机物化学气相淀积技术淀积AlGaN帽层,如图3(e)。
设定温度为1120℃,压强为40Torr,铝源流量为15sccm,镓源流量为80sccm,氨气流量为2000sccm,氢气流量为3000sccm的工艺条件,使用金属有机物化学气相淀积技术,在AlN插入层上淀积厚度为2nm的Al0.3Ga0.7N帽层。
步骤6,使用分子束外延技术在AlGaN帽层上淀积AlN势垒层,如图3(e)。
设定温度为685℃,氮气流量为2.3sccm,铝束流平衡蒸气压为2.1×10-7Torr,氮气射频源功率为375W的工艺条件,使用分子束外延技术,在AlGaN帽层上淀积厚度为3nm的AlN势垒层。
步骤7,使用分子束外延技术在AlN势垒层上淀积GaN势垒保护层,如图3(f)。
设定温度为685℃,氮气流量为2.3sccm,镓束流平衡蒸气压为6.5×10-7Torr,氮气射频源功率为375W的工艺条件,使用分子束外延技术,在AlN势垒层上淀积厚度为2nm的GaN势垒保护层。
实施例三,生长采用In0.1Ga0.9N沟道层、In0.2Al0.8N势垒层的碳化硅基GaN异质结。
步骤A,淀积AlN成核层,如图3(a)。
使用金属有机物化学气相淀积技术,在温度为1150℃,压强为40Torr,氨气流量为2000sccm,铝源流量为30sccm,氢气流量为3000sccm的工艺条件下,在碳化硅衬底上淀积厚度为100nm的AlN成核层。
步骤B,淀积GaN缓冲层,如图3(b)。
使用金属有机物化学气相淀积技术,在温度为1150℃,压强为40Torr,氨气流量为2000sccm,镓源流量为90sccm,氢气流量为3000sccm的工艺条件下,在AlN成核层上淀积厚度为1000nm的GaN缓冲层。
步骤C,淀积InGaN沟道层,如图3(c)。
使用金属有机物化学气相淀积技术,在温度为750℃,压强为40Torr,氨气流量为2000sccm,镓源流量为90sccm,铟源流量为40sccm,氢气流量为3000sccm的工艺条件下,在GaN缓冲层上淀积厚度为10nm的In0.1Ga0.9N沟道层。
步骤D,淀积AlN插入层,如图3(d)。
使用金属有机物化学气相淀积技术,在温度为750℃,压强为40Torr,铝源流量为6sccm,氨气流量为2000sccm,氢气流量为3000sccm的工艺条件下,在In0.1Ga0.9N沟道层上淀积厚度为1nm的AlN插入层。
步骤E,淀积AlGaN帽层,如图3(e)。
使用金属有机物化学气相淀积技术,在温度为750℃,压强为40Torr,铝源流量为20sccm,镓源流量为80sccm,氨气流量为2000sccm,氢气流量为3000sccm的工艺条件下,在AlN插入层上淀积厚度为1nm的Al0.3Ga0.7N帽层。
步骤F,淀积InAlN势垒层,如图3(f)。
使用分子束外延方法,在温度为680℃,氮气流量为2.3sccm,铝束流平衡蒸气压为2.1×10-7Torr,铟束流平衡蒸气压为1.9×10-7Torr,氮气射频源功率为375W的工艺条件下,在AlGaN帽层上淀积厚度为10nm的In0.2Al0.8N势垒层。
步骤G,淀积AlN势垒保护层,如图3(g)。
使用分子束外延方法,在温度为680℃,氮气流量为2.3sccm,铝束流平衡蒸气压为2.1×10-7Torr,氮气射频源功率为375W的工艺条件下,在In0.2Al0.8N势垒层上淀积厚度为3nm的AlN势垒保护层。
以上描述仅是本发明的三个具体事例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明的内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求范围之内。

Claims (10)

1.一种GaN异质结材料,自下而上,包括衬底(1)、成核层(2)、沟道层(4)、AlN插入层(5)和势垒层(7)其特征在于:
所述成核层(2)与沟道层(4)之间增设有GaN缓冲层(3);
所述插入层(5)和势垒层(7)之间插入AlGaN帽层(6);
所述势垒层(7)采用厚度为3nm-30nm,In组分x在0%-20%之间,Al组分y在80%-100%之间的InxAlyGa1-x-yN,其上增设有势垒保护层(8)。
2.如权利要求1所述的GaN异质结材料,其特征在于:所述AlGaN帽层(6),采用Al组分z在10%-30%之间,厚度为1nm-3nm的AlzGa1-zN材料。
3.如权利要求1所述的GaN异质结材料,其特征在于:
所述的沟道层(4),采用InGaN或AlGaN或GaN,厚度为10nm-500nm;
所述的势垒保护层(8),采用GaN或AlN,其厚度为1nm-3nm。
4.如权利要求1所述的GaN异质结材料,其特征在于:衬底(1)采用蓝宝石材料、Si材料、SiC材料、金刚石材料、氮化铝材料和氧化镓材料中的任意一种材料。
5.如权利要求1所述的GaN异质结材料,其特征在于:
所述的成核层(2),采用AlN或GaN、AlGaN、AlN/AlGaN超晶格的复合层,厚度为100nm-240nm。
6.如权利要求1所述的GaN异质结材料,其特征在于:
所述的GaN缓冲层(3),厚度为1000nm-3500nm;
所述的AlN插入层(5),厚度为1nm-2nm。
7.一种GaN异质结材料的制作方法,其特征在于,包括如下步骤:
1)在衬底基片(1)上,利用金属有机物化学气相淀积方法生长100nm-240nm的成核层(2);
2)用金属有机物化学气相淀积方法,在成核层(2)上生长1000nm-3500nm的GaN缓冲层(3);
3)用金属有机物化学气相淀积方法,在GaN缓冲层(3)上生长10nm-500nm的沟道层(4);
4)用金属有机物化学气相淀积方法,在沟道层(4)上生长厚度为1nm-2nm的AlN插入层(5);
5)用金属有机物化学气相淀积方法,在AlN插入层(5)上生长Al组分z在10%-30%之间,厚度为1nm-3nm的AlzGa1-z N帽层(6);
6)用分子束外延方法,在AlGaN帽层(6)上生长其In组分x在0%-20%之间,其Al组分y在80%-100%之间,厚度为3nm-30nm的InxAlyGa1-x-yN势垒层(7);
7)用分子束外延方法,在InAlGaN势垒层(7)上生长厚度为1nm-3nm的势垒保护层(8),完成GaN异质结材料生长。
8.如权利要求7所述的制作方法,其特征在于:
所述1)中的金属有机物化学气相淀积方法,其工艺条件是:温度为1100℃-1200℃,压强为40Torr,氨气流量为2000sccm,铝源流量为20sccm-30sccm,镓源流量为100sccm,氢气流量为3000sccm;
所述2)中的金属有机物化学气相淀积方法,其工艺条件是:温度为1060℃-1150℃,压强为40Torr,氨气流量为2000sccm,镓源流量为90sccm-150sccm,氢气流量为3000sccm;
所述3)中的金属有机物化学气相淀积方法,其工艺条件是:温度为750℃-1120℃,压强为40Torr,氨气流量为2000sccm,镓源流量为90sccm-120sccm,铝源流量为12sccm,铟源流量为40sccm,氢气流量为3000sccm。
9.如权利要求7所述的制作方法,其特征在于:
所述4)中的金属有机物化学气相淀积方法,其工艺条件是:温度为750℃-1120℃,压强为40Torr,铝源流量为6sccm-8sccm,氨气流量为2000sccm,氢气流量为3000sccm;
所述5)中的金属有机物化学气相淀积方法,其工艺条件是:温度为750℃-1120℃,压强为40Torr,镓源流量为80sccm,铝源流量为12sccm-20sccm,氨气流量为2000sccm,氢气流量为3000sccm。
10.如权利要求7所述的制作方法,其特征在于:
所述6)中的分子束外延方法,其工艺条件是:温度为670℃-685℃,氮气流量为2.3sccm,铝束流平衡蒸气压为2.1×10-7Torr,铟束流平衡蒸气压为1.5×10-7Torr-1.9×10-7Torr,镓束流平衡蒸气压为6.5×10-7Torr,氮气射频源功率为375W。
所述7)中的分子束外延方法,其工艺条件是:温度为670℃-685℃,氮气流量为2.3sccm,镓束流平衡蒸气压为6.5×10-7Torr,铝束流平衡蒸气压为2.1×10-7Torr,氮气射频源功率为375W。
CN202011506533.9A 2020-12-18 2020-12-18 一种GaN异质结材料及其制作方法 Pending CN112635551A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011506533.9A CN112635551A (zh) 2020-12-18 2020-12-18 一种GaN异质结材料及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011506533.9A CN112635551A (zh) 2020-12-18 2020-12-18 一种GaN异质结材料及其制作方法

Publications (1)

Publication Number Publication Date
CN112635551A true CN112635551A (zh) 2021-04-09

Family

ID=75317325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011506533.9A Pending CN112635551A (zh) 2020-12-18 2020-12-18 一种GaN异质结材料及其制作方法

Country Status (1)

Country Link
CN (1) CN112635551A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009326A (zh) * 2007-02-01 2007-08-01 中国电子科技集团公司第五十五研究所 复合隔离层氮化物高电子迁移率晶体管外延结构及制造方法
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
CN101162695A (zh) * 2006-10-09 2008-04-16 西安能讯微电子有限公司 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
US20130316481A1 (en) * 2012-05-25 2013-11-28 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor light emitting device
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN105914232A (zh) * 2016-05-06 2016-08-31 西安电子科技大学 T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN109638066A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
CN110767746A (zh) * 2019-10-28 2020-02-07 北京华进创威电子有限公司 一种在位生长介质层作为帽层的hemt结构及其制作方法
CN110993689A (zh) * 2019-12-20 2020-04-10 西安电子科技大学芜湖研究院 一种氮化镓器件的外延结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
CN101162695A (zh) * 2006-10-09 2008-04-16 西安能讯微电子有限公司 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺
CN101009326A (zh) * 2007-02-01 2007-08-01 中国电子科技集团公司第五十五研究所 复合隔离层氮化物高电子迁移率晶体管外延结构及制造方法
US20130316481A1 (en) * 2012-05-25 2013-11-28 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor light emitting device
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN105914232A (zh) * 2016-05-06 2016-08-31 西安电子科技大学 T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN109638066A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
CN110767746A (zh) * 2019-10-28 2020-02-07 北京华进创威电子有限公司 一种在位生长介质层作为帽层的hemt结构及其制作方法
CN110993689A (zh) * 2019-12-20 2020-04-10 西安电子科技大学芜湖研究院 一种氮化镓器件的外延结构

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
NARESH-KUMAR, G;VILALTA-CLEMENTE, A;PANDEY, S AND ET AL.: "Multicharacterization approach for studying InAl(Ga) N/Al(Ga) N/GaN heterostructures for high electron mobility transistors", 《ADVANCES》 *
QUAN, RU-DAI;ZHANG, JIN-CHENG;XUE, JUN-SHUAI;AND ET AL.: "Fabrication of GaN-Based Heterostructures with an InAlGaN/AlGaN Composite Barrier", 《CHINESE PHYSICS LETTERS》 *
ZHANG JIN-CHENG;DONG ZUO-DIAN;QIN XUE-XUE;AND ET AL.: "Analysis of the leakage current in GaN-based heterostructure buffer layer", 《ACTA PHYSICA SINICA》 *
全汝岱: "高质量InAlGaN/GaN异质结材料及其器件研究", 《中国优秀博硕士学位论文全文数据库(博士) 信息科技辑》 *
夏建白: "《氮化物宽禁带半导体材料与电子器件》", 30 September 2015 *
王现彬: "N极性GaN HEMT的GaN/AlGaN异质结基础研究", 《中国优秀博硕士学位论文全文数据库(博士) 信息科技辑》 *

Similar Documents

Publication Publication Date Title
JP5524235B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP3836697B2 (ja) 半導体素子
US10192737B2 (en) Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors
CN108400159B (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN112542508B (zh) ScAlN/GaN高电子迁移率晶体管及其制作方法
JP2005167275A (ja) 半導体素子
CN112736131B (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
CN103952683A (zh) 含有SiNx插入层的半极性m面GaN基的半导体器件的制备方法
JP2007095858A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
CN101901757B (zh) 基于a面6H-SiC衬底上非极性a面GaN的MOCVD生长方法
CN108417627A (zh) 一种用于制备GaN基高频微波器件的方法
CN112951910A (zh) BAlN/GaN高电子迁移率晶体管及其制作方法
CN110600547B (zh) 氮化镓基半导体器件及其制作方法
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN116666196A (zh) 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法
CN113140620B (zh) 宽禁带半导体BPN/GaN异质结材料及外延生长方法
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
CN106910770B (zh) 氮化镓基反相器芯片及其形成方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
CN112635551A (zh) 一种GaN异质结材料及其制作方法
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN114759082B (zh) 一种氮化镓基高电子迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210409

RJ01 Rejection of invention patent application after publication