CN109599437A - 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法 - Google Patents

基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN109599437A
CN109599437A CN201811348962.0A CN201811348962A CN109599437A CN 109599437 A CN109599437 A CN 109599437A CN 201811348962 A CN201811348962 A CN 201811348962A CN 109599437 A CN109599437 A CN 109599437A
Authority
CN
China
Prior art keywords
layer
ingan
growth regulation
channel
ammonia
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811348962.0A
Other languages
English (en)
Inventor
张雅超
苏凯
张进成
马佩军
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201811348962.0A priority Critical patent/CN109599437A/zh
Publication of CN109599437A publication Critical patent/CN109599437A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法，该方法包括：选取衬底层；在衬底层上生长成核层；在成核层上生长GaN缓冲层；在GaN缓冲层上生长第一InGaN沟道层；在第一InGaN沟道层上生长第一AlN插入层；在第一AlN插入层上生长第一InAlN势垒层；在第一InAlN势垒层上生长第二InGaN沟道层；在第二InGaN沟道层上生长第二AlN插入层；在第二AlN插入层上生长第二InAlN势垒层。本发明基于InGaN双沟道异质结构的高迁移率晶体管的制备方法，能够大幅度提升器件的工作线性度，克服了现有常规GaN双沟道技术对于器件线性度提升非常有限的缺点，从根本上提升了氮化物异质结构输运特性的理论极限。

Description

基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备 方法
技术领域
本发明属于微电子技术领域，具体涉及一种基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法。
背景技术
半导体晶体管是现代电子设备制造的基础，是现代电子产品的关键部件，广泛出现在现代电子系统中，为现代电子领域带来了革命性的变化。以GaN为代表的III族氮化物材料不仅具备禁带宽度大、击穿电场强度大、热导率高、电子饱和漂移速度大、吸收系数高、介电常数小等优势，还具有强烈的极化效应，因此GaN基异质结构界面处的沟道内会聚集浓度非常高的载流子。由于能带断续的限制作用，该类载流子的纵向运动受到抑制，称之为二维电子气(2DEG)。遵循准二维运动规律的2DEG，具有非常高的迁移率。因此，GaN基异质结构在制备高频、大功率电子器件方面具有巨大的优势和广阔的前景。
随着研究的深入和器件制备水平的提高，进一步提升GaN基电子器件的特性变得越来越困难，因此，需要探究和开发更为先进的异质结构材料体系，从根本上突破器件特性的理论极限，获得更为出色的器件结构。双沟道技术是提升GaN基电子器件特性理论极限的一个重要技术手段。目前双沟道异质结构均是基于常规GaN沟道材料来进行的。如附图1a所示，GaN双沟道HEMTs(High Electron Mobility Transistors，高电子迁移率晶体管)器件的跨导呈现明显的双峰特性，分别对应上下两个沟道的输运作用。然而，跨导结果中的两个峰位相距较远，且主峰过于陡峭，不能很好的与副峰形成强烈的耦合作用。因此，高跨导区域对应的栅压偏置范围并没有得到明显的扩展。也就是说，常规GaN双沟道技术对于器件线性度的提升非常有限。
综上所述，目前国内外对于双沟道HEMTs器件的研究均是基于常规GaN双沟道异质结构进行的，对于器件工作线性度的提升优势并未得到良好的发挥。
发明内容
为解决现有技术存在的缺陷和不足，本发明提供了一种基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法，能够大幅度提升器件的工作线性度。
具体地，本发明实施例中提出的一种基于InGaN双沟道异质结构的HEMTs的制作方法，包括：
选取衬底层；
在所述衬底层上生长成核层；
在所述成核层上生长GaN缓冲层；
在所述GaN缓冲层上生长第一InGaN沟道层；
在所述第一InGaN沟道层上生长第一AlN插入层；
在所述第一AlN插入层上生长第一InAlN势垒层；
在所述第一InAlN势垒层上生长第二InGaN沟道层；
在所述第二InGaN沟道层上生长第二AlN插入层；
在所述第二AlN插入层上生长第二InAlN势垒层。
在本发明的一个实施例中，在所述成核层上生长GaN缓冲层，包括：
利用化学气相沉积法，在氢气、三甲基镓和氨气的环境氛围下，在所述成核层上生长GaN缓冲层，所述缓冲层的厚度0.5μm～2μm。
在本发明的一个实施例中，在所述GaN缓冲层生长上第一InGaN沟道层，包括：
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述GaN缓冲层上生长第一InGaN沟道层，所述第一InGaN沟道层的厚度为18～25nm。
在本发明的一个实施例中，在所述第一InGaN沟道层上生长第一AlN插入层，包括：
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第一InGaN沟道层上生长第一AlN插入层，所述第一AlN插入层的厚度为0.5～1.2nm。
在本发明的一个实施例中，在所述第一AlN插入层上生长第一InAlN势垒层，包括：
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第一AlN插入层上生长第一InAlN势垒层，所述第一InAlN势垒层的厚度为10～15nm。
在本发明的一个实施例中，在所述第一InAlN势垒层上生长第二InGaN沟道层，包括：
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述第一InAlN势垒层上生长第二InGaN沟道层，所述第二InGaN沟道层的厚度为18～25nm。
在本发明的一个实施例中，在所述第二InGaN沟道层上生长第二AlN插入层，包括：
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第二InGaN沟道层上生长第二AlN插入层，所述第二AlN插入层的厚度为0.5～1.2nm。
在本发明的一个实施例中，在所述第二AlN插入层上生长第二InAlN势垒层，包括：
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第二AlN插入层上生长第二InAlN势垒层，所述第二InAlN势垒层的厚度为10～15nm。
在本发明的一个实施例中，在所述第二AlN插入层上生长第二InAlN势垒层之后，还包括：在所述第二InAlN势垒层上制备源电极、漏电极和栅电极。
本发明还提供一种基于InGaN双沟道异质结构的高电子迁移率晶体管，其自下而上包括：衬底层1、成核层2、GaN缓冲层3、第一InGaN沟道层4、第一AlN插入层5、第一InAlN势垒层6、第二InGaN沟道层7、第二AlN插入层8、第二InAlN势垒层9、源电极10、漏电极11和栅电极12，所述的晶体管由上述任意一项实施例制备方法制备形成。
与现有技术相比，本发明的有益效果：
1、本发明制备的InGaN双沟道HEMTs器件能够在很大程度上改善上下两个沟道单独工作的缺点，真正意义上实现上下两个沟道间的耦合工作，从而大幅度提升器件工作的线性度。
2、相较于常规GaN双沟道异质结构，本发明的InGaN双沟道异质结构由于第一InAlN势垒层/第一InGaN沟道层/第二InAlN势垒层/第二InGaN沟道层的异质结构中，InGaN沟道与宽禁带InAlN势垒层之间能够形成更深的二维势阱来贮存2DEG，其载流子拥有更强的限域性。栅极电压对于沟道内载流子的控制作用要优于常规GaN双沟道器件。
3、本发明的上下两个势垒层均选取InAlN材料，不仅能够更大限度的提升极化强度，增加上下两个沟道内的载流子的浓度，同时通过调整Al组份(大于70％)，InAlN势垒层能够与InGaN沟道层形成晶格匹配结构，消除材料中的形变应力，提升器件的可靠性和稳定性。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
附图说明
图1a为本发明实施例提供的一种常规GaN双沟道高电子迁移率晶体管转移特性曲线图；
图1b为本发明实施例提供的一种InGaN双沟道高电子迁移率晶体管转移特性曲线图；
图1c为本发明实施例提供的一种InGaN双沟道异质结构及GaN双沟道异质结构导带结构示意图；
图2为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备方法流程示意图；
图3a-3j为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图；
图4为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参照图2，图2本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备方法流程示意图，该制备方法包括如下步骤：
步骤1、选取衬底层。
衬底层厚度为400μm～500μm。
步骤2、在所述衬底层上生长成核层。
请参照图3a，图3a为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。成核层采用AlN层，厚度为200nm～830nm。
成核层可以为低温AlN成核层和高温AlN成核层。具体地，利用金属有机化学气相沉积法(Metal Organic Chemical Vapor Deposition，MOCVD)，先在所述衬底层上生长成低温AlN成核层，再在低温AlN成核层生长高温AlN成核层。
成核层还可以仅为高温AlN成核层。具体地，利用MOCVD法，在所述衬底层上生长成高温AlN成核层。
成核层还可以为低温AlN成核层、高温AlN成核层和渐变AlGaN成核层。具体地，利用MOCVD法，在所述衬底层上生长成低温AlN成核层，再在低温AlN成核层生长高温AlN成核层，最后在高温AlN成核层上生长渐变AlGaN成核层。
生长低温AlN成核层的工艺条件为：利用MOCVD法，控制石墨基座温度逐步降低至620℃，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为1500sccm，三甲基铝流量为6sccm，生长时间为5分钟，厚度为30nm。
优选地，低温AlN成核层能够有效缓解蓝宝石衬底与外延材料之间的应力。
生长高温AlN成核层的工艺条件为：采用MOCVD法，控制石墨基座温度逐渐升高至1070℃，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为3000sccm，三甲基铝流量为12sccm，生长时间为20分钟，厚度为200nm～830nm。
优选地，高温AlN成核层能够提升AlN的横向生长速率，为后续二维生长做好准备。
生长渐变AlGaN成核层的工艺条件为：利用MOCVD法，控制石墨基座温度逐渐降低至1000℃，以氢气为载气带入三甲基镓和三甲基铝作为Ga源和Al源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。
具体地，氢气流量为800sccm，氨气流量为3000sccm，三甲基Ga流量为从0sccm逐步升高至100sccm，三甲基铝流量为从12sccm逐步降低至0sccm。生长时间为40分钟，厚度为600nm。
优选地，Al组份逐渐降低的渐变AlGaN成核层不仅能够有效消除外延层中的应力，同时能够避免寄生沟道的产生。
步骤3、在所述成核层上生长GaN缓冲层。
利用化学气相沉积法，在氢气、三甲基镓和氨气的环境氛围下，在所述成核层上生长GaN缓冲层，所述GaN缓冲层的厚度为0.5μm～2μm。
请参照图3b，图3b为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至1000℃，以氢气为载气带入三甲基镓作为Ga源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为1000sccm，三甲基镓流量为100sccm，生长时间为30分钟，厚度为0.5μm～2μm。
步骤4、在所述GaN缓冲层上生长第一InGaN沟道层。
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述GaN缓冲层上生长第一InGaN沟道层，所述第一InGaN沟道层的厚度为18～25nm。
请参照图3c，图3c为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至720℃，以氢气为载气带入三甲基镓作为Ga源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基镓流量为30sccm，三甲基铟流量为80sccm，生长时间为10分钟，厚度为18～25nm。
进一步地，由于铟原子与氮原子之间的结合能力较低，因此生长第一InGaN沟道层时应当保持反应室内富铟环境。
步骤5、在所述第一InGaN沟道层上生长第一AlN插入层。
利用化学气相沉积法，在氢气、三甲基和氨气的环境氛围下，在所述第一InGaN沟道层上生长第一AlN插入层，所述第一AlN插入层的厚度为0.5～1.2nm。
请参照图3d，图3d为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，具体地，氢气流量为200sccm，氨气流量为100sccm，三甲基铝流量为5sccm，生长时间为30s，厚度为0.5～1.2nm。
步骤6、在所述第一AlN插入层上生长第一InAlN势垒层。
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第一AlN插入层上生长第一InAlN势垒层，所述第一InAlN势垒层的厚度为10～15nm。
请参照图3e，图3e为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度稳定在720℃，以氢气为载气带入三甲基铝作为Al源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基铝流量为12sccm，三甲基铟流量为80sccm，生长时间为6分钟，厚度为10～15nm。同样地，生长第一InAlN势垒层应当保持反应室内富铟环境。
步骤7、在所述第一InAlN势垒层上生长第二InGaN沟道层。
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述第一InAlN势垒层上生长第二InGaN沟道层，所述第二InGaN沟道层的厚度为18～25nm。
请参照图3f，图3f为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至720℃，以氢气为载气带入三甲基镓作为Ga源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基镓流量为30sccm，三甲基铟流量为80sccm，生长时间为10分钟，厚度为18～25nm。
步骤8、在所述第二InGaN沟道层上生长第二AlN插入层。
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第二InGaN沟道层上生长第二AlN插入层，所述第二AlN插入层的厚度为0.5～1.2nm。
请参照图3g，图3g为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，其中，氢气流量为200sccm，氨气流量为100sccm，三甲基铝流量为5sccm，生长时间为30s，厚度为0.5～1.2nm。
步骤9、在所述第二AlN插入层上生长第二InAlN势垒层。
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第二AlN插入层上生长第二InAlN势垒层，所述第二InAlN势垒层的厚度为10～15nm。
请参照图3h，图3h为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度稳定在720℃，以氢气为载气带入三甲基铝作为Al源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基铝流量为12sccm，三甲基铟流量为80sccm，生长时间为6分钟，厚度为10～15nm。同样地，生长第二InAlN势垒层应当保持反应室内富铟环境。
步骤10、在所述第二InAlN势垒层上制备源电极和漏电极。
请参照图3i，图3i为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，首先，在第二InAlN势垒层上光刻源电极区域和漏电极区域。然后，在源电极区域和漏电极区域的第二InAlN势垒层及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属作为源电极10和漏电极11。
优选地，该欧姆金属自下而上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构，厚度为
进一步地，将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，从而形成欧姆金属与异质结沟道之间的欧姆接触。
优选地，退火工艺条件为：退火气氛为N2，退火温度为850℃，退火时间为30s。
进一步地，制备有源区的电学隔离。具体地，采用涂胶、烘胶、曝光、显影工艺在第二InAlN势垒层上光刻电隔离区域，并对样品进行超纯水冲洗和氮气吹干，并将样品放在100～130℃的热板上烘烤1～3min。采用感应耦合等离子体刻蚀法(Inductively CoupledPlasma，ICP)依次刻蚀电隔离区域的第二InAlN势垒层、第二AlN插入层、第二InGaN沟道层、第一InAlN势垒层、第一AlN插入层、第一InGaN沟道层、GaN缓冲层，以实现有源区的台面隔离，其总的刻蚀深度为400～600nm。
步骤11、在所述第二InAlN势垒层上制备栅电极。
请参照图3j，图3j为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，采用涂胶、烘胶、曝光、显影工艺在第二InAlN势垒层上光刻栅电极区域，并对样品进行超纯水冲洗和氮气吹干。在栅电极区域的第二InAlN势垒层及栅电极区域外的光刻胶上蒸发肖特基金属作为栅电极。
优选地，该肖特基金属自下而上依次是Ni和Au两层金属组成的金属堆栈结构，厚度为
进一步地，对完成栅极金属蒸发的样品放入丙酮中进行超声处理，超声时间为10min，以去除栅电极外的栅极光刻胶，之后将样品放入NMP溶液中超声去除剥离胶，再用异丙醇、超纯水冲洗样品并用氮气吹干。
完成器件制作。
请参见图1b，图1b为本发明实施例提供的一种InGaN双沟道高电子迁移率晶体管转移特性曲线图。图1b跨导结果中两个峰位相距较近，主峰比较平滑，能与副峰形成强烈的耦合作用，因此，高跨导区域对应的栅压偏置范围有明显的扩展。本发明制备的InGaN双沟道高电子迁移率晶体管(HEMTs)能够在很大程度上改善上下两个沟道单独工作的缺点，真正意义上实现上下两个沟道间的耦合工作，从而大幅度提升器件工作的线性度。
请参见图1c，图1c为本发明实施例提供的一种InGaN双沟道异质结构及GaN双沟道异质结构导带结构示意图。相较于常规GaN双沟道异质结构，本发明的InGaN双沟道异质结构由于第一InAlN势垒层/第一InGaN沟道层/第二InAlN势垒层/第二InGaN沟道层的异质结构中，InGaN沟道与宽禁带InAlN势垒层之间能够形成更深的二维势阱来贮存2DEG，其载流子拥有更强的限域性。栅极电压对于沟道内载流子的控制作用要优于常规GaN双沟道器件。
本发明的上下两个势垒层均选取InAlN材料，不仅能够更大限度的提升极化强度，增加上下两个沟道内的载流子的浓度，同时通过调整Al组份(大于70％)，InAlN势垒层能够与InGaN沟道层形成晶格匹配结构，消除材料中的形变应力，提升器件的可靠性和稳定性。
实施例二
请再次参照图3a～3j，本发明在上述实施例的基础上对本发明实施例的具体制备方法进行介绍。本发明实施例的制备方法包括如下步骤：
步骤1、选取衬底层。
选取绝缘蓝宝石作为衬底，并对其进行高温淡化处理。利用MOCVD法，打开反应室真空泵对反应室进行抽真空处理，需要反应室真空度低于1×10-2Torr。将高纯氨气和氢气混合气体通入反应室内，同时反应室真空泵继续工作，保证反应室内40Torr的高纯氨气氛围。通过射频源对石磨基座进行加热，保证在7分钟内石磨基座温度升高至920℃，并保持该温度持续5分钟。
优选地，衬底层厚度为400μm。
步骤2、在所述衬底层上生长成核层。
请参照图3a，图3a为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。成核层采用AlN层，厚度为200nm～830nm。
具体地，利用MOCVD法，先在所述衬底层上生长成低温AlN成核层，再在低温AlN成核层生长高温AlN成核层。
首先，生长低温AlN成核层。具体地，利用MOCVD法，控制石墨基座温度逐步降低至620℃，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为1500sccm，三甲基铝流量为6sccm，生长时间为5分钟，厚度为30nm。
优选地，低温AlN成核层能够有效缓解蓝宝石衬底与外延材料之间的应力。
其次，生长高温AlN成核层。采用MOCVD法，具体地，控制石墨基座温度逐渐升高至1070℃，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为3000sccm，三甲基铝流量为12sccm，生长时间为20分钟，厚度为170nm。
优选地，高温AlN成核层能够提升AlN的横向生长速率，为后续二维生长做好准备。
步骤3、在所述成核层上生长GaN缓冲层。
利用化学气相沉积法，在氢气、三甲基镓和氨气的环境氛围下，在所述成核层上生长GaN缓冲层，所述GaN缓冲层的厚度为0.5μm。
请参照图3b，图3b为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至1000℃，以氢气为载气带入三甲基镓作为Ga源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为1000sccm，三甲基镓流量为100sccm，生长时间为30分钟，厚度为0.5μm。
步骤4、在所述GaN缓冲层上生长第一InGaN沟道层。
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述GaN缓冲层上生长第一InGaN沟道层，所述第一InGaN沟道层的厚度为18nm。
请参照图3c，图3c为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至720℃，以氢气为载气带入三甲基镓作为Ga源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基镓流量为30sccm，三甲基铟流量为80sccm，生长时间为10分钟，厚度为18nm。
进一步地，由于铟原子与氮原子之间的结合能力较低，因此生长第一InGaN沟道层时应当保持反应室内富铟环境。
步骤5、在所述第一InGaN沟道层上生长第一AlN插入层。
利用化学气相沉积法，在氢气、三甲基铝、氮气和氨气的环境氛围下，在所述第一InGaN沟道层上生长第一AlN插入层，所述第一AlN插入层的厚度为0.5nm。
请参照图3d，图3d为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，其中，氢气流量为200sccm，氨气流量为100sccm，三甲基铝流量为5sccm，生长时间为30s，厚度为0.5nm。
步骤6、在所述第一AlN插入层上生长第一InAlN势垒层。
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第一AlN插入层上生长第一InAlN势垒层，所述第一InAlN势垒层的厚度为10nm。
请参照图3e，图3e为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度稳定在720℃，以氢气为载气带入三甲基铝作为Al源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基铝流量为12sccm，三甲基铟流量为80sccm，生长时间为6分钟，厚度为10nm。同样地，生长第一InAlN势垒层应当保持反应室内富铟环境。
步骤7、在所述第一InAlN势垒层上生长第二InGaN沟道层。
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述第一InAlN势垒层上生长第二InGaN沟道层，所述第二InGaN沟道层的厚度为18nm。
请参照图3f，图3f为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至720℃，以氢气为载气带入三甲基镓作为Ga源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基镓流量为30sccm，三甲基铟流量为80sccm，生长时间为10分钟，厚度为18nm。
步骤8、在所述第二InGaN沟道层上生长第二AlN插入层。
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第二InGaN沟道层上生长第二AlN插入层，所述第二AlN插入层的厚度为0.5nm。
请参照图3g，图3g为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，其中，氢气流量为200sccm，氨气流量为100sccm，三甲基铝流量为5sccm，生长时间为30s，厚度为0.5nm。
步骤9、在所述第二AlN插入层上生长第二InAlN势垒层。
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第二AlN插入层上生长第二InAlN势垒层，所述第二InAlN势垒层的厚度为10nm。
请参照图3h，图3h为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度稳定在720℃，以氢气为载气带入三甲基铝作为Al源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为1000sccm，三甲基铝流量为12sccm，三甲基铟流量为80sccm，氮气流量为700sccm，生长时间为6分钟，厚度为10nm。同样地，生长第二InAlN势垒层应当保持反应室内富铟环境。
步骤10、在所述第二InAlN势垒层上制备源电极和漏电极。请参照图3i，图3i为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，首先，在第二InAlN势垒层上光刻源电极区域和漏电极区域。然后，在源电极区域和漏电极区域内的第二InAlN势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属作为源电极10和漏电极11。
优选地，该欧姆金属自下而上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构，厚度为
进一步地，将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，从而形成欧姆金属与异质结沟道之间的欧姆接触。
优选地，退火工艺条件为：退火气氛为N2，退火温度为850℃，退火时间为30s。
进一步地，制备有源区的电学隔离。具体地，采用涂胶、烘胶、曝光、显影工艺在第二InAlN势垒层上光刻电隔离区域，并对样品进行超纯水冲洗和氮气吹干，并将样品放在100℃的热板上烘烤1min。利用ICP工艺依次刻蚀电隔离区域的第二InAlN势垒层、第二AlN插入层、第二InGaN沟道层、第一InAlN势垒层、第一AlN插入层、第一InGaN沟道层、GaN缓冲层，以实现有源区的台面隔离，其总的刻蚀深度为400nm。
步骤11、在所述第二InAlN势垒层上制备栅电极。
请参照图3j，图3j为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，采用涂胶、烘胶、曝光、显影工艺在第二InAlN势垒层上光刻栅电极区域，并对样品进行超纯水冲洗和氮气吹干。在栅电极区域的第二InAlN势垒层及栅电极区域外的光刻胶上蒸发肖特基金属作为栅电极。
优选地，该肖特基金属自下而上依次是Ni和Au两层金属组成的金属堆栈结构，厚度为
进一步地，对完成栅极金属蒸发的样品放入丙酮中进行超声处理，超声时间为10min，以去除栅电极外的栅极光刻胶，之后将样品放入NMP溶液中超声去除剥离胶，再用异丙醇、超纯水冲洗样品并用氮气吹干。
完成器件制作。
请参见图1b，图1b为本发明实施例提供的一种InGaN双沟道高电子迁移率晶体管转移特性曲线图。图1b跨导结果中两个峰位相距较近，主峰比较平滑，能与副峰形成强烈的耦合作用，因此，高跨导区域对应的栅压偏置范围有明显的扩展。本发明制备的InGaN双沟道高电子迁移率晶体管(HEMTs)能够在很大程度上改善上下两个沟道单独工作的缺点，真正意义上实现上下两个沟道间的耦合工作，从而大幅度提升器件工作的线性度。
请参见图1c，图1c为本发明实施例提供的一种InGaN双沟道异质结构及GaN双沟道异质结构导带结构示意图。相较于常规GaN双沟道异质结构，本发明的InGaN双沟道异质结构由于第一InAlN势垒层/第一InGaN沟道层/第二InAlN势垒层/第二InGaN沟道层的异质结构中，InGaN沟道与宽禁带InAlN势垒层之间能够形成更深的二维势阱来贮存2DEG，其载流子拥有更强的限域性。栅极电压对于沟道内载流子的控制作用要优于常规GaN双沟道器件。
本发明的上下两个势垒层均选取InAlN材料，不仅能够更大限度的提升极化强度，增加上下两个沟道内的载流子的浓度，同时通过调整Al组份(大于70％)，InAlN势垒层能够与InGaN沟道层形成晶格匹配结构，消除材料中的形变应力，提升器件的可靠性和稳定性。
实施例三
请再次参照图3a～3j，本发明在上述实施例的基础上对本发明实施例的具体制备方法进行介绍。本发明实施例的制备方法包括如下步骤：
步骤1、选取衬底层。
选取半绝缘SiC作为衬底，并对其进行高温氮化处理。
具体地，利用MOCVD法，打开反应室真空泵对反应室进行抽真空处理，保证反应室内40Torr的高纯氨气氛围。通过射频源对石墨基座进行加热，保证在7分钟内石墨基座温度升高至920℃，并保持该温度持续5分钟。
优选地，衬底层厚度为500μm。
步骤2、在所述衬底层上生长成核层。
请参照图3a，图3a为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。成核层采用AlN层，厚度为200nm。
由于半绝缘SiC衬底与外延结构晶格失配较小，不需要生长低温AlN成核层，故氮化完成后直接生长高温AlN成核层以提高外延材料横向生长速率，为后续二维生长做好准备。
具体地，利用MOCVD法，控制石墨基座温度逐渐升高至1070℃，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为3000sccm，三甲基铝流量为12sccm，生长时间为20分钟，厚度为830nm。
步骤3、在所述成核层上生长GaN缓冲层。
利用化学气相沉积法，在氢气、三甲基镓和氨气的环境氛围下，在所述成核层上生长GaN缓冲层，所述GaN缓冲层的厚度为2μm。
请参照图3b，图3b为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至1000℃，以氢气为载气带入三甲基镓作为Ga源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为1000sccm，三甲基镓流量为100sccm生长时间为30分钟，厚度为2μm。
步骤4、在所述GaN缓冲层上生长第一InGaN沟道层。
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述GaN缓冲层上生长第一InGaN沟道层，所述第一InGaN沟道层的厚度为25nm。
请参照图3c，图3c为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至720℃，以氢气为载气带入三甲基镓作为Ga源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基镓流量为30sccm，三甲基铟流量为80sccm，生长时间为10分钟，厚度为25nm。
进一步地，由于铟原子与氮原子之间的结合能力较低，因此生长第一InGaN沟道层时应当保持反应室内富铟环境。
步骤5、在所述第一InGaN沟道层上生长第一AlN插入层。
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第一InGaN沟道层上生长第一AlN插入层，所述第一AlN插入层的厚度为1.2nm。
请参照图3d,图3d为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，其中，氢气流量为200sccm，氨气流量为100sccm，三甲基铝流量为5sccm，生长时间为30s，厚度为1.2nm。
步骤6、在所述第一AlN插入层上生长第一InAlN势垒层。
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第一AlN插入层上生长第一InAlN势垒层，所述第一InAlN势垒层的厚度为15nm。
请参照图3e，图3e为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度稳定在720℃，以氢气为载气带入三甲基铝作为Al源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基铝流量为12sccm，三甲基铟流量为80sccm，生长时间为6分钟，厚度为15nm。同样地，生长第一InAlN势垒层应当保持反应室内富铟环境。
步骤7、在所述第一InAlN势垒层上生长第二InGaN沟道层。
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述第一InAlN势垒层上生长第二InGaN沟道层，所述第二InGaN沟道层的厚度为25nm。
请参照图3f，图3f为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至720℃，以氢气为载气带入三甲基镓作为Ga源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基镓流量为30sccm，三甲基铟流量为80sccm，生长时间为10分钟，厚度为25nm。
步骤8、在所述第二InGaN沟道层上生长第二AlN插入层。
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第二InGaN沟道层上生长第二AlN插入层，所述第二AlN插入层的厚度为1.2nm。
请参照图3g，图3g为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，其中，氢气流量为200sccm，氨气流量为100sccm，三甲基铝流量为5sccm，生长时间为30s，厚度为1.2nm。
步骤9、在所述第二AlN插入层上生长第二InAlN势垒层。
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第二AlN插入层上生长第二InAlN势垒层，所述第二InAlN势垒层的厚度为15nm。
请参照图3h，图3h为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度稳定在720℃，以氢气为载气带入三甲基铝作为Al源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基铝流量为12sccm，三甲基铟流量为80sccm，生长时间为6分钟，厚度为15nm。同样地，生长第二InAlN势垒层应当保持反应室内富铟环境。
步骤10、在所述第二InAlN势垒层上制备源电极和漏电极。
请参照图3i，图3i为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。首先，在第二InAlN势垒层上光刻源电极区域和漏电极区域。然后，在源电极区域和漏电极区域的第二InAlN势垒层及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属作为源电极10和漏电极11。
优选地，该欧姆金属自下而上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构，厚度为
进一步地，将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，从而形成欧姆金属与异质结沟道之间的欧姆接触。
优选地，退火工艺条件为：退火气氛为N2，退火温度为850℃，退火时间为30s。
进一步地，制备有源区的电学隔离。具体地，采用涂胶、烘胶、曝光、显影工艺在第二InAlN势垒层上光刻电隔离区域，并对样品进行超纯水冲洗和氮气吹干，并将样品放在130℃的热板上烘烤3min。利用ICP工艺依次刻蚀电隔离区域的第二InAlN势垒层、第二AlN插入层、第二InGaN沟道层、第一InAlN势垒层、第一AlN插入层、第一InGaN沟道层、GaN缓冲层，以实现有源区的台面隔离，其总的刻蚀深度为600nm。
步骤11、在所述第二InAlN势垒层上制备栅电极。
请参照图3j，图3j为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，采用涂胶、烘胶、曝光、显影工艺在第二InAlN势垒层上光刻栅电极区域，并对样品进行超纯水冲洗和氮气吹干。在栅电极区域内的第二InAlN势垒层上以及栅电极区域外的光刻胶上蒸发肖特基金属作为栅电极。
优选地，该肖特基金属自下而上依次是Ni和Au两层金属组成的金属堆栈结构，厚度为
进一步地，对完成栅极金属蒸发的样品放入丙酮中进行超声处理，超声时间为10min，以去除栅电极外的栅极光刻胶，之后将样品放入NMP溶液中超声去除剥离胶，再用异丙醇、超纯水冲洗样品并用氮气吹干。
完成器件制作。
请参见图1b，图1b为本发明实施例提供的一种InGaN双沟道高电子迁移率晶体管转移特性曲线图。图1b跨导结果中两个峰位相距较近，主峰比较平滑，能与副峰形成强烈的耦合作用，因此，高跨导区域对应的栅压偏置范围有明显的扩展。本发明制备的InGaN双沟道高电子迁移率晶体管(HEMTs)能够在很大程度上改善上下两个沟道单独工作的缺点，真正意义上实现上下两个沟道间的耦合工作，从而大幅度提升器件工作的线性度。
请参见图1c，图1c为本发明实施例提供的一种InGaN双沟道异质结构及GaN双沟道异质结构导带结构示意图。相较于常规GaN双沟道异质结构，本发明的InGaN双沟道异质结构由于第一InAlN势垒层/第一InGaN沟道层/第二InAlN势垒层/第二InGaN沟道层的异质结构中，InGaN沟道与宽禁带InAlN势垒层之间能够形成更深的二维势阱来贮存2DEG，其载流子拥有更强的限域性。栅极电压对于沟道内载流子的控制作用要优于常规GaN双沟道器件。
本发明的上下两个势垒层均选取InAlN材料，不仅能够更大限度的提升极化强度，增加上下两个沟道内的载流子的浓度，同时通过调整Al组份(大于70％)，InAlN势垒层能够与InGaN沟道层形成晶格匹配结构，消除材料中的形变应力，提升器件的可靠性和稳定性。
实施例四
请再次参照图3a～3j，本发明在上述实施例的基础上对本发明实施例的具体制备方法进行介绍。本发明实施例的制备方法包括如下步骤：
步骤1、选取衬底层。
选取半绝缘Si作为衬底。
由于Si衬底氮化之后会形成SiN，影响后续生长，因此在生长前需要在Si衬底上预铺金属Al层预防氮化。具体地，利用MOCVD法，打开反应室真空泵对反应室进行抽真空处理，需要反应室真空度低于1×10-2Torr。将高纯氢气通入反应室内，同时反应室真空泵继续工作，保证反应室内40Torr的高纯氨气氛围。通过射频源对石墨基座进行加热，保证在7分钟内石墨基座温度升高至920℃，以氢气为载气带入三甲基铝作为Al源，在Si衬底表面预铺5nm金属Al层，预铺Al时间为1分钟。
优选地，衬底层厚度为450μm。
步骤2、在所述衬底层上生长成核层。
请参照图3a，图3a为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。成核层采用AlGaN层，厚度为830nm。
由于Si衬底与外延材料之间的晶格失配很大，因此需要生长Al组份从高到低渐变的AlGaN成核层来进一步施放外延材料中的应力。
其中，先在预铺金属Al层上生长成低温AlN成核层，再在低温AlN成核层生长高温AlN成核层，最后再在高温AlN成核层生长渐变AlGaN成核层。
首先，生长低温AlN成核层。具体地，利用MOCVD法，控制石墨基座温度逐步降低至620℃，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为1500sccm，三甲基铝流量为6sccm，生长时间为5分钟，厚度为30nm。
优选地，低温AlN成核层能够有效缓解半绝缘Si衬底与外延材料之间的应力。
其次，生长高温AlN成核层。具体地，利用MOCVD法，控制石墨基座温度逐渐升高至1070℃，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为3000sccm，三甲基铝流量为12sccm，生长时间为20分钟，厚度为200nm。
优选地，高温AlN成核层能够提升AlN的横向生长速率，为后续二维生长做好准备。
最后，生长渐变AlGaN成核层。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至1000℃，以氢气为载气带入三甲基镓和三甲基铝作为Ga源和Al源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。
具体地，氢气流量为800sccm，氨气流量为3000sccm，三甲基Ga流量为从0sccm逐步升高至100sccm，三甲基铝流量为从12sccm逐步降低至0sccm。生长时间为40分钟，厚度为270nm。
优选地，Al组份逐渐降低的渐变AlGaN成核层不仅能够有效消除外延层中的应力，同时能够避免寄生沟道的产生。
步骤3、在所述成核层上生长GaN缓冲层。
利用化学气相沉积法，在氢气、三甲基镓和氨气的环境氛围下，在所述成核层上生长GaN缓冲层，所述GaN缓冲层的厚度为1.5μm。
请参照图3b，图3b为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至1000℃，以氢气为载气带入三甲基镓作为Ga源，同时通入氨气作为N源，并保持反应室内压强40Torr动态平衡。具体地，氢气流量为800sccm，氨气流量为1000sccm，三甲基镓流量为100sccm，生长时间为30分钟，厚度为1.5μm。
步骤4、在所述GaN缓冲层上生长第一InGaN沟道层。
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述GaN缓冲层上生长第一InGaN沟道层，所述第一InGaN沟道层的厚度为20nm。
请参照图3c，图3c为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至720℃，以氢气为载气带入三甲基镓作为Ga源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基镓流量为30sccm，三甲基铟流量为80sccm，生长时间为10分钟，厚度为20nm。
进一步地，由于铟原子与氮原子之间的结合能力较低，因此生长第一InGaN沟道层时应当保持反应室内富铟环境。
步骤5、在所述第一InGaN沟道层上生长第一AlN插入层。
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第一InGaN沟道层上生长第一AlN插入层，所述第一AlN插入层的厚度为0.8nm。
请参照图3d，图3d为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，其中，氢气流量为200sccm，氨气流量为100sccm，三甲基铝流量为5sccm，生长时间为30s，厚度为0.8nm。
步骤6、在所述第一AlN插入层上生长第一InAlN势垒层。
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第一AlN插入层上生长第一InAlN势垒层，所述第一InAlN势垒层的厚度为12nm。
请参照图3e，图3e为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度稳定在720℃，以氢气为载气带入三甲基铝作为Al源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基铝流量为12sccm，三甲基铟流量为80sccm，生长时间为6分钟，厚度为12nm。同样地，生长第一InAlN势垒层应当保持反应室内富铟环境。
步骤7、在所述第一InAlN势垒层上生长第二InGaN沟道层。
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述第一InAlN势垒层上生长第二InGaN沟道层，所述第二InGaN沟道层的厚度为20nm。
请参照图3f，图3f为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度逐渐降低至720℃，以氢气为载气带入三甲基镓作为Ga源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基镓流量为30sccm，三甲基铟流量为80sccm，生长时间为10分钟，厚度为20nm。
步骤8、在所述第二InGaN沟道层上生长第二AlN插入层。
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第二InGaN沟道层上生长第二AlN插入层，所述第二AlN插入层的厚度为0.8nm。
请参照图3g，图3g为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，以氢气为载气带入三甲基铝作为Al源，同时通入氨气作为N源，其中，氢气流量为200sccm，氨气流量为100sccm，三甲基铝流量为5sccm，生长时间为30s，厚度为0.8nm。
步骤9、在所述第二AlN插入层上生长第二InAlN势垒层。
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第二AlN插入层上生长第二InAlN势垒层，所述第二AlN插入层的厚度为12nm。
请参照图3h,图3h为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，利用MOCVD法，控制石墨基座温度稳定在720℃，以氢气为载气带入三甲基铝作为Al源，以氮气为载气带入三甲基铟作为In源，同时通入氨气作为N源，并保持反应室内压强200Torr动态平衡。具体地，氢气流量为800sccm，氮气流量为700sccm，氨气流量为1000sccm，三甲基铝流量为12sccm，三甲基铟流量为80sccm，生长时间为6分钟，厚度为12nm。同样地，生长第二InAlN势垒层应当保持反应室内富铟环境。
步骤10、在所述第二InAlN势垒层上制备源电极和漏电极。
请参照图3i，图3i为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，首先，在第二InAlN势垒层上光刻源电极区域和漏电极区域。然后，在源电极区域和漏电极区域的第二InAlN势垒层及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属作为源电极10和漏电极11。
优选地，该欧姆金属自下而上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构，厚度为
进一步地，将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，从而形成欧姆金属与异质结沟道之间的欧姆接触。
优选地，退火工艺条件为：退火气氛为N2，退火温度为850℃，退火时间为30s。
进一步地，制备有源区的电学隔离。具体地，采用涂胶、烘胶、曝光、显影工艺在第二InAlN势垒层上光刻电隔离区域，并对样品进行超纯水冲洗和氮气吹干，并将样品放在120℃的热板上烘烤2min。利用ICP工艺依次刻蚀电隔离区域的第二InAlN势垒层、第二AlN插入层、第二InGaN沟道层、第一InAlN势垒层、第一AlN插入层、第一InGaN沟道层、GaN缓冲层，以实现有源区的台面隔离，其总的刻蚀深度为500nm。
步骤11、在所述第二InAlN势垒层上制备栅电极。
请参照图3j，图3j为本发明实施例提供的一种InGaN双沟道异质结构的高电子迁移率晶体管制备工艺流程示意图。具体地，采用涂胶、烘胶、曝光、显影工艺在第二InAlN势垒层上光刻栅电极区域，并对样品进行超纯水冲洗和氮气吹干。在栅电极区域的第二InAlN势垒层及栅电极区域外的光刻胶上蒸发肖特基金属作为栅电极。
优选地，该肖特基金属自下而上依次是Ni和Au两层金属组成的金属堆栈结构，厚度为
进一步地，对完成栅极金属蒸发的样品放入丙酮中进行超声处理，超声时间为10min，以去除栅电极外的栅极光刻胶，之后将样品放入NMP溶液中超声去除剥离胶，再用异丙醇、超纯水冲洗样品并用氮气吹干。
完成器件制作。
请参见图1b，图1b为本发明实施例提供的一种InGaN双沟道高电子迁移率晶体管转移特性曲线图。图1b跨导结果中两个峰位相距较近，主峰比较平滑，能与副峰形成强烈的耦合作用，因此，高跨导区域对应的栅压偏置范围有明显的扩展。本发明制备的InGaN双沟道高电子迁移率晶体管(HEMTs)能够在很大程度上改善上下两个沟道单独工作的缺点，真正意义上实现上下两个沟道间的耦合工作，从而大幅度提升器件工作的线性度。
请参见图1c，图1c为本发明实施例提供的一种InGaN双沟道异质结构及GaN双沟道异质结构导带结构示意图。相较于常规GaN双沟道异质结构，本发明的InGaN双沟道异质结构由于第一InAlN势垒层/第一InGaN沟道层/第二InAlN势垒层/第二InGaN沟道层的异质结构中，InGaN沟道与宽禁带InAlN势垒层之间能够形成更深的二维势阱来贮存2DEG，其载流子拥有更强的限域性。栅极电压对于沟道内载流子的控制作用要优于常规GaN双沟道器件。
本发明的上下两个势垒层均选取InAlN材料，不仅能够更大限度的提升极化强度，增加上下两个沟道内的载流子的浓度，同时通过调整Al组份(大于70％)，InAlN势垒层能够与InGaN沟道层形成晶格匹配结构，消除材料中的形变应力，提升器件的可靠性和稳定性。
实施例五
请参见图4，图4为本发明实施例提供的一种InGaN双沟道高电子迁移率晶体管结构示意图。本实施例在上述实施例的基础上提供一种InGaN双沟道高电子迁移率晶体管结构，该晶体管自下而上包括：
第一层为衬底层1；
其中，衬底层1为绝缘蓝宝石、半绝缘SiC或者半绝缘Si。
第二层为成核层2，位于衬底层1上；
其中，成核层2为AlN层，厚度为200nm～830nm。
第三层为GaN缓冲层3，位于成核层2上；
其中，GaN缓冲层3厚度为0.5μm～2μm。
第四层为第一InGaN沟道层4，位于GaN缓冲层3上；
其中，第一InGaN沟道层4厚度为18～25nm。
第五层为第一AlN插入层5，位于第一InGaN沟道层4上；
其中，第一AlN插入层5厚度厚度为0.5～1.2nm。
第六层为第一InAlN势垒层6，位于第一AlN插入层5上；
其中，第一InAlN势垒层6厚度为10～15nm。
第七层为第二InGaN沟道层7，位于第一InAlN势垒层6上；
其中，第二InGaN沟道层7厚度为18～25nm。
第八层为第二AlN插入层8，位于第二InGaN沟道层7上；
其中，第二AlN插入层8厚度为0.5～1.2nm。
第九层为第二InAlN势垒层9，位于第二AlN插入层8上；
其中，第二InAlN势垒层9厚度为10～15nm。
第十层和第十一层分别为源电极10和漏电极11，分别位于第二InAlN势垒层9上方两端；
其中，源电极10和漏电极11均为Ti/Al/Ni/Au金属堆叠层，厚度为
第十二层为栅电极12，位于第二InAlN势垒层9上方中间；
其中，栅电极12为Ni/Au金属堆叠层，厚度为

Claims (10)

1.一种基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法，其特征在于，包括：
选取衬底层；
在所述衬底层上生长成核层；
在所述成核层上生长GaN缓冲层；
在所述GaN缓冲层上生长第一InGaN沟道层；
在所述第一InGaN沟道层上生长第一AlN插入层；
在所述第一AlN插入层上生长第一InAlN势垒层；
在所述第一InAlN势垒层上生长第二InGaN沟道层；
在所述第二InGaN沟道层上生长第二AlN插入层；
在所述第二AlN插入层上生长第二InAlN势垒层。
2.根据权利要求1所述的方法，其特征在于，在所述成核层上生长GaN缓冲层，包括：
利用化学气相沉积法，在氢气、三甲基镓和氨气的环境氛围下，在所述成核层上生长GaN缓冲层，所述GaN缓冲层的厚度为0.5μm～2μm。
3.根据权利要求1所述的方法，其特征在于，在所述GaN缓冲层上生长第一InGaN沟道层，包括：
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述GaN缓冲层上生长第一InGaN沟道层，所述第一InGaN沟道层的厚度为18～25nm。
4.根据权利要求1所述的方法，其特征在于，在所述第一InGaN沟道层上生长第一AlN插入层，包括：
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第一InGaN沟道层上生长第一AlN插入层，所述第一AlN插入层的厚度为0.5～1.2nm。
5.根据权利要求1所述的方法，其特征在于，在所述第一AlN插入层上生长第一InAlN势垒层，包括：
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第一AlN插入层上生长第一InAlN势垒层，所述第一InAlN势垒层的厚度为10～15nm。
6.根据权利要求1所述的方法，其特征在于，在所述第一InAlN势垒层上生长第二InGaN沟道层，包括：
利用化学气相沉积法，在氢气、三甲基镓、三甲基铟、氮气和氨气的环境氛围下，在所述第一InAlN势垒层上生长第二InGaN沟道层，所述第二InGaN沟道层的厚度为18～25nm。
7.根据权利要求1所述的方法，其特征在于，在所述第二InGaN沟道层上生长第二AlN插入层，包括：
利用化学气相沉积法，在氢气、三甲基铝和氨气的环境氛围下，在所述第二InGaN沟道层上生长第二AlN插入层，所述第二AlN插入层的厚度为0.5～1.2nm。
8.根据权利要求1所述的方法，其特征在于，在所述第二AlN插入层上生长第二InAlN势垒层，包括：
利用化学气相沉积法，在氢气、三甲基铝、三甲基铟、氮气和氨气的环境氛围下，在所述第二AlN插入层上生长第二InAlN势垒层，所述第二InAlN势垒层的厚度为10～15nm。
9.根据权利要求1所述的方法，其特征在于，在所述第二AlN插入层上生长第二InAlN势垒层之后，还包括：在所述第二InAlN势垒层上制备源电极、漏电极和栅电极。
10.一种基于InGaN双沟道异质结构的高电子迁移率晶体管，其特征在于，其自下而上包括：衬底层1、成核层2、GaN缓冲层3、第一InGaN沟道层4、第一AlN插入层5、第一InAlN势垒层6、第二InGaN沟道层7、第二AlN插入层8、第二InAlN势垒层9、源电极10、漏电极11和栅电极12，所述晶体管由权利要求1～9任意一项制备方法制备形成。
CN201811348962.0A 2018-11-13 2018-11-13 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法 Pending CN109599437A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811348962.0A CN109599437A (zh) 2018-11-13 2018-11-13 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811348962.0A CN109599437A (zh) 2018-11-13 2018-11-13 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN109599437A true CN109599437A (zh) 2019-04-09

Family

ID=65957771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811348962.0A Pending CN109599437A (zh) 2018-11-13 2018-11-13 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN109599437A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048584A (zh) * 2019-12-23 2020-04-21 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
WO2022222046A1 (zh) * 2021-04-20 2022-10-27 华为技术有限公司 半导体器件、电子设备及形成半导体器件的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034862A (zh) * 2009-09-30 2011-04-27 住友电气工业株式会社 高电子迁移率晶体管、外延衬底、及制作高电子迁移率晶体管的方法
CN103681830A (zh) * 2012-09-11 2014-03-26 中国科学院微电子研究所 双沟道晶体管及其制备方法
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034862A (zh) * 2009-09-30 2011-04-27 住友电气工业株式会社 高电子迁移率晶体管、外延衬底、及制作高电子迁移率晶体管的方法
CN103681830A (zh) * 2012-09-11 2014-03-26 中国科学院微电子研究所 双沟道晶体管及其制备方法
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张雅超: "新型氮化物LnGaN沟道异质结构与HEMT器件研究", 《万方学位论文》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048584A (zh) * 2019-12-23 2020-04-21 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
WO2022222046A1 (zh) * 2021-04-20 2022-10-27 华为技术有限公司 半导体器件、电子设备及形成半导体器件的方法

Similar Documents

Publication Publication Date Title
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US8569800B2 (en) Field effect transistor
US8575651B2 (en) Devices having thick semi-insulating epitaxial gallium nitride layer
Chung et al. N-face GaN/AlGaN HEMTs fabricated through layer transfer technology
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
CN102569378A (zh) 化合物半导体器件及其制造方法
Dharmarasu et al. Demonstration of AlGaN/GaN high-electron-mobility transistors on 100-mm-diameter Si (111) by ammonia molecular beam epitaxy
CN113555431B (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
CN112687738A (zh) N极性AlGaN/GaN HEMT器件及其生长方法
CN110838514B (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
CN111009579A (zh) 半导体异质结构及半导体器件
CN109300974A (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN112713188B (zh) 一种GaN基增强型MIS-HEMT器件及其制备方法
CN114156339A (zh) 基于复合沟道结构的双向阻断hemt及其制备方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN113314598A (zh) 一种金刚石基氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN110444598A (zh) 高电子迁移率晶体管及其制备方法
CN104393038A (zh) 高击穿电压InAlN/AlGaN高电子迁移率晶体管及其制作方法
JP2013187461A (ja) 半導体素子およびその製造方法
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
JP5455875B2 (ja) エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190409