CN114914296B - 一种外延片、外延片制备方法及高电子迁移率晶体管 - Google Patents

一种外延片、外延片制备方法及高电子迁移率晶体管 Download PDF

Info

Publication number
CN114914296B
CN114914296B CN202210844325.2A CN202210844325A CN114914296B CN 114914296 B CN114914296 B CN 114914296B CN 202210844325 A CN202210844325 A CN 202210844325A CN 114914296 B CN114914296 B CN 114914296B
Authority
CN
China
Prior art keywords
layer
sublayer
epitaxial wafer
tmga
tega
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210844325.2A
Other languages
English (en)
Other versions
CN114914296A (zh
Inventor
胡加辉
刘春杨
吕蒙普
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210844325.2A priority Critical patent/CN114914296B/zh
Publication of CN114914296A publication Critical patent/CN114914296A/zh
Application granted granted Critical
Publication of CN114914296B publication Critical patent/CN114914296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种外延片、外延片制备方法及高电子迁移率晶体管,所述外延片包括沟道层,所述沟道层包括依次层叠设置的第一子层、第二子层以及第三子层,所述第一子层、第二子层以及第三子层均为GaN层;其中,所述第一子层采用TEGa作为Ga源进行生长,所述第二子层采用TMGa作为Ga源进行生长,所述第三子层分别采用TEGa和TMGa作为Ga源以预设周期循环交替进行生长。本发明解决了现有技术中的外延片的二维电子气迁移率低的问题。

Description

一种外延片、外延片制备方法及高电子迁移率晶体管
技术领域
本发明涉及半导体技术领域,特别涉及一种外延片、外延片制备方法及高电子迁移率晶体管。
背景技术
作为第三代半导体材料,GaN基材料具有禁带宽度大、电子饱和漂移速度大、化学稳定好、抗辐射耐高温、易形成异质结等优势,成为制造高温、高频、大功率、抗辐射的高电子迁移率晶体管(HEMT)结构的首选材料。而GaN基异质结构具有很高的载流子浓度和电子迁移率,其导通电阻小,并且禁带宽度的优势使得其能够承受很高的工作电压。因此,GaN基HEMT被广泛用于高温高频大功率器件、低损耗率开关器件等应用领域。
目前,该领域生长GaN薄膜的常用衬底为蓝宝石(Al2O3)、碳化硅(SiC)和硅(Si),其中蓝宝石和SiC衬底外延生长GaN薄膜已经非常成熟,但其价格偏贵,特别是SiC价格昂贵,大大增加了生产成本高,而且蓝宝石本身散热效果不好,很难实现大尺寸外延生长。因此,通常采用Si衬底外延生长GaN薄膜,其导热性好,可实现大尺寸外延,特别是6寸、8寸和12寸外延片,可降低生产成本,具有极大的市场竞争力。而HEMT器件的性能很大程度上依赖于其GaN外延层晶体质量和二维电子气的迁移率快慢及均匀性,二维电子气迁移率的快慢对器件的导通电阻、功耗、电流承载能力、开关转换速度和截止频率都有着较大的影响。因此,为了制备出性能更加优越的高电子迁移率晶体管仍需大量的深入研究。
HEMT的二维电子气主要是由GaN沟道层与AlGaN势垒层异质结的自发极化效应产生,GaN沟道层与AlGaN势垒层的晶体质量和表面粗糙度对二维电子气迁移率的快慢及均匀性有着较大的影响。现有技术中,GaN沟道层通常单独采用三甲基镓(TMGa)或者三乙基镓(TEGa)作为金属有机源,当采用TMGa作为金属有机源时,生长速率相对较快,在高温生长中的解吸附效应比较小,得到GaN的表面平整度相对较好,但TMGa的碳(C)链键能较大,不易完全断裂,会导致GaN沟道层中的本征C杂质浓度较高,从而会影响GaN沟道层的晶体质量,C杂质浓度高会消耗二维电子气,最终使得外延片的二维电子气浓度下降后迁移率下降;而当采用TEGa作为金属有机源时,生长速率相对较慢,解吸附效应比较大,得到GaN的表面平整度较差,导致二维电子气散射增加,迁移率下降。
发明内容
基于此,本发明的目的是提供一种外延片、外延片制备方法及高电子迁移率晶体管,旨在解决现有技术中的外延片的二维电子气迁移率低的问题。
本发明实施例是这样实现的:
一种外延片,包括沟道层,所述沟道层包括依次层叠设置的第一子层、第二子层以及第三子层,所述第一子层、第二子层以及第三子层均为GaN层;
其中,所述第一子层采用TEGa作为Ga源进行生长,所述第二子层采用TMGa作为Ga源进行生长,所述第三子层分别采用TEGa和TMGa作为Ga源以预设周期循环交替进行生长。
另外,根据本发明提出的外延片,还可以具有如下的附加技术特征:
进一步的,上述外延片,其中,所述第一子层、第二子层的生长厚度均为50~100nm,所述第三子层的生长厚度为200~400 nm。
进一步的,上述外延片,其中,所述第三子层在单个周期内,以TMGa进行生长的GaN层的厚度以及TEGa进行生长的GaN层的厚度均为10~20nm。
进一步的,上述外延片,其中,所述预设周期为10~20次。
进一步的,上述外延片,其中,所述外延片还包括衬底、预铺层、成核层、高阻缓冲层、插入层、势垒层以及盖帽层;
所述预铺层、成核层、高阻缓冲层、沟道层、插入层、势垒层以及盖帽层依次层叠在所述衬底上。
进一步的,上述外延片,其中,所述衬底为Si衬底,所述预铺层为Al层,所述成核层与插入层均为AlN层,所述高阻缓冲层与势垒层均为AlGaN层,所述盖帽层为GaN层。
本发明实施例的另一个目的在于提供一种外延片制备方法,用于制备上述任一项所述的外延片,所述外延片制备方法包括:
提供一衬底;
依次在所述衬底上生长预铺层、成核层、高阻缓冲层;
在所述高阻缓冲层上依次生长第一子层、第二子层以及第三子层以形成沟道层;
在所述沟道层上依次生长插入层、势垒层以及盖帽层;
其中,先通入TEGa生长所述第一子层,接着停止通入TEGa并继续通入TMGa以在所述第一子层上生长所述第二子层,最后停止通入TMGa并继续以预设周期循环交替依次通入TEGa和TMGa以在所述第二子层上生长所述第三子层。
进一步的,上述外延片制备方法,其中,所述第一子层、第二子层以及第三子层的生长压力均为100~300 mbar。
进一步的,上述外延片制备方法,其中,所述第一子层、第二子层以及第三子层的生长温度均为1000℃-1100℃。
本发明的另一个目的在于提供一种高电子迁移率晶体管,包括上述任一项所述的外延片。
与现有技术相比:将沟道层设置成不同的三个子层,并以不同的Ga源分别对三个子层进行生长,第一子层采用TEGa进行生长,一方面由于TEGa的本征C杂质浓度比较低,可以降低整个沟道层的本征C掺杂浓度,进而提升晶体质量,另一方面第一子层可以更好的与高阻缓冲层进行隔离,防止高阻缓冲层中的C杂质过多的向沟道层延伸,第二子层采用TMGa进行生长,生长速率相对较快,在高温生长中的解吸附效应比较小,可以降低整体沟道层的表面粗糙度,减少二维电子气的散射,而第三子层采用TMGa与TEGa循环交替生长,从而可以结合TEGa和TMGa的外延生长特性,使得沟道层整体的本征C掺杂浓度降低,表面平整度提高,晶体质量提升,从而使沟道层与势垒层界面的二维电子气浓度增加,进而提高迁移率。
附图说明
图1为本发明一实施例当中的外延片的结构示意图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明针对目前外延片发光效率低的问题,提出了一种外延片、外延片制备方法及高电子迁移率晶体管,其中:
请参阅图1,所示为本发明一实施例当中提出的外延片,该外延片包括:
衬底1,依次层叠在衬底1上的预铺层2、成核层3、高阻缓冲层4、沟道层5、插入层6、势垒层7以及盖帽层8。
示例而非限定,在本实施例当中,衬底1为Si衬底,预铺层2为Al层,成核层3与插入层6均为AlN层,高阻缓冲层4与势垒层7均为AlGaN层,盖帽层8为GaN层。
进一步的,沟道层5包括依次层叠设置的第一子层50、第二子层51以及第三子层52,第一子层50、第二子层51以及第三子层52均为GaN层,且第一子层50采用TEGa作为Ga源进行生长,第二子层采用TMGa作为Ga源进行生长,第三子层52分别采用TEGa和TMGa作为Ga源以预设周期循环交替进行生长,如图1所示,得到采用TEGa生长的第三子层52a以及采用TMGa生长的第三子层52b。
可以理解的,第一子层50采用TEGa进行生长,一方面由于TEGa的本征C杂质浓度比较低,可以降低整个沟道层5的本征C掺杂浓度,进而提升晶体质量,另一方面第一子层50可以更好的与高阻缓冲层4进行隔离,防止高阻缓冲层4中的C杂质过多的向沟道层5延伸,第二子层51采用TMGa进行生长,生长速率相对较快,在高温生长中的解吸附效应比较小,可以降低整体沟道层5的表面粗糙度,减少二维电子气的散射,而第三子层52采用TMGa与TEGa循环交替生长,从而可以结合TEGa和TMGa的外延生长特性,使得沟道层5整体的本征C掺杂浓度降低,表面平整度提高,晶体质量提升,从而使沟道层5与势垒层7界面的二维电子气浓度增加,进而提高迁移率。
具体的,第一子层50、第二子层51的生长厚度均为50~100 nm,例如,50nm、80nm以及100nm等,第三子层52的生长厚度为200~400 nm,例如,200nm、300nm以及400nm等,其中,第三子层52在单个周期内,以TMGa进行生长的GaN层的厚度以及TEGa进行生长的GaN层的厚度均为10~20nm。
需要说明的是,第一子层50和第二子层51的厚度相对第三子层52单个周期的厚度要厚,是为了给第三子层52提供一个本征C掺杂浓度较低、表面粗糙度较小的生长环境,从而有利于第三子层52晶体质量的提高。
更具体的,第三子层52交替生长的预设周期为10~20次,例如10次、15次以及20次等。
另一方面,本发明提出的外延片制备方法,用于制备上述的外延片,所述外延片制备方法包括:
提供一衬底;
示例性的,衬底采用P型掺杂的Si衬底。
依次在所述衬底上生长预铺层、成核层、高阻缓冲层;
示例性的,将衬底置于MOCVD系统中,腔体温度升至1000~1200℃之间、压力在50~100 mbar之间,在H2气氛下高温处理5~10 min,除去Si基衬底表面的氧化物。Si衬底在高温处理后在生长温度为1000~1100℃、压力为40~70 mbar,通入流量为50~200 sccm的Al源生长厚度为1~5nm 的Al层以生长预铺层;预铺层生长完成后,温度调节至1100℃-1200℃、生长压力为40~70 mbar,生长厚度在100~300 nm的AlN层以形成成核层;成核层生长结束后,调节生长温度为1000℃-1200℃,压力为40~70 mbar,生长一层碳(C)掺杂的厚度在2.0~4.0微米之间的AlGaN层以形成高阻缓冲层,其中, C掺杂浓度在1019cm-3-1020cm-3之间,Al组分范围为0.2~0.8。在所述高阻缓冲层上依次生长第一子层、第二子层以及第三子层以形成沟道层;
其中,第一子层50、第二子层51以及第三子层52的生长压力均为100~300 mbar,第一子层50、第二子层51以及第三子层52的生长温度均为1000℃-1100℃;在生长温度在1000℃-1100℃,压力为100~300 mbar的条件下,先通入TEGa生长第一子层,接着停止通入TEGa并继续通入TMGa以在第一子层上生长第二子层,最后停止通入TMGa并继续以预设周期循环交替依次通入TEGa和TMGa以在第二子层上生长所述第三子层。
在所述沟道层上依次生长插入层、势垒层以及盖帽层;
示例性的,沟道层生长结束后,控制生长温度在1000~1100℃、压力在40~70 mbar之间,生长AlN层以形成厚度为1nm插入层;插入层生长结束后在生长温度为1050℃-1100℃、压力为40~70 mbar的条件下生长厚度为20~25 nm的AlGaN层以形成势垒层,其中,Al组分为0.20~0.25;势垒层生长结束后在生长温度为1000℃-1100℃、压力为50~100 mbar的条件下生长GaN层以形成厚度为3~10 nm的盖帽层。
外延结构生长结束后,将反应腔温度降低,在氮气气氛中降至室温外延生长结束。
另外,在具体实施时,三甲基铝(TMAl)分别作为Ⅲ族源的前驱体,氨气作为Ⅴ族源的前驱体,四溴化碳(CBr4)作为碳(C)源的前驱体,氮气和氢气作为载气。
另一方面,本发明提出的高电子迁移率晶体管,包括上述的外延片。
为了便于理解本发明,下面将参照相关实施例对本发明进行更全面的描述。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例1
提供一衬底;
在衬底上依次生长预铺Al层、AlN成核层、AlGaN高阻缓冲层、沟道层、AlN插入层、AlGaN势垒层以及GaN盖帽层;
其中,在生长沟道层时,首先在生长温度为1080℃、生长压力为200mbar的恒定条件下通入TEGa以在AlGaN高阻缓冲层上生长厚度为70nm的GaN层以形成第一子层,接着停止通入TEGa继续通入TMGa层生长厚度为80nm的GaN层以在第一子层上生长第二子层,最后停止通入TMGa依次通入TEGa和TMGa分别生长厚度均为10nm的GaN层、循环交替15次以在第二子层上生长第三子层。
实施例2
本发明实施例2也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第三子层中,单个周期内通入TMGa生长的GaN层厚度为15nm的。
实施例3
本发明实施例3也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第三子层中,单个周期内通入TMGa生长的GaN层厚度为20nm的。
实施例4
本发明实施例4也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第三子层中,单个周期内通入TEGa生长的GaN层厚度为15nm的。
实施例5
本发明实施例5也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第三子层中,单个周期内通入TEGa和TMGa生长的GaN层厚度分别为15nm。
实施例6
本发明实施例6也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第三子层中,单个周期内通入TEGa的GaN层厚度为15nm,TMGa的GaN层厚度为20nm。
实施例7
本发明实施例7也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第三子层中,单个周期内通入TEGa的GaN层厚度为20nm。
实施例8
本发明实施例8也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第三子层中,单个周期内通入TEGa的GaN层厚度为20nm,TMGa的GaN层厚度为15nm。
实施例9
本发明实施例9也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第三子层中,单个周期内通入TEGa与TMGa的GaN层厚度均为20nm。
实施例10
本发明实施例10也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第一子层、第二子层以及第三子层的生长温度均为1000℃,第三子层中,单个周期内通入TEGa与TMGa的GaN层厚度均为15nm。
实施例11
本发明实施例11也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第一子层、第二子层以及第三子层的生长温度均为1100℃,第三子层中,单个周期内通入TEGa与TMGa的GaN层厚度均为15nm。
实施例12
本发明实施例12也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第一子层、第二子层以及第三子层的生长压力均为100mbar,第三子层中,单个周期内通入TEGa与TMGa的GaN层厚度均为15nm。
实施例13
本发明实施例13也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于:
第一子层、第二子层以及第三子层的生长压力均为300mbar,第三子层中,单个周期内通入TEGa与TMGa的GaN层厚度均为15nm。
为了与本发明上述实施例进行对比,本发明实施例还提出以下对照例。
对照例1
本发明对照例一也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
沟道层在生长温度为1050℃、生长压力为200mbar单独采用TEGa进行生长。
对照例2
本发明对照例一也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
沟道层在生长温度为1050℃、生长压力为200mbar单独采用TMGa进行生长。
请参阅下表 1,所示为本发明上述实施例 1~13及对照例1至2对应的参数。
表1
Figure 990547DEST_PATH_IMAGE001
其中,第一子层单独采用TEGa进行生长,第二子层单独采用TMGa进行生长,在实际应用当中,分别采用本发明上述实施例 1-13、及对照例 1-2所对应的制备方法及参数制备得到对应的外延片,并对各实施例制备得到的外延片以及对照例中制备的外延片分别进行X 射线衍射测试(XRD),以测试预设面的半宽(XRD-002、XRD-102),并对方块电阻、二维电子气浓度、以及二维电子气浓度迁移率等性能进行测试,测试数据如下表 2 所示。
需要说明的是,为了保证验证结果的可靠性,本发明上述实施例 1-13、及对照例1-2对应制备外延片时除上述参数不同以外、其它都应当相同,例如除沟道层以外的其他层的制备工艺及参数都应当保持一致。
表2
Figure 504705DEST_PATH_IMAGE002
结合上述表 1 和表 2 的数据可以明显看出,本发明实施例在进行沟道层的生长时,通过分别采用TEGa和TMGa生长第一子层和第二子层、以及采用TEGa和TMGa作为Ga源循环交替生长第三子层,沟道层结合了TEGa和TMGa的外延生长特性,使得沟道层的本征C掺杂浓度降低,表面平整度提高,晶体质量提升,从而使GaN沟道层与AlGaN势垒层界面的二维电子气浓度增加,进而迁移率提高。
另外,结合实施例5和实施例10~13可以明显看出,合适的生长温度和生长压力对提高迁移率有着正向促进作用,且在生长温度为1050℃、生长压力为200mabr时,外延片的迁移率最佳。
另外,结合实施例1~13可以明显看出,第三子层中,单个周期内的TEGa和TMGa生长的GaN的厚度对迁移率有着一定的影响,且在TEGa和TMGa生长的GaN的厚度均为15nm时表现最佳。
对照例1中,单独采用TEGa作为金属有机源时,生长速率相对较慢,解吸附效应比较大,得到GaN的表面平整度较差,二维电子气散射增加,迁移率下降。
对照例2中,单独采用TMGa作为金属有机源时,生长速率相对较快,在高温生长中的解吸附效应比较小,得到GaN的表面平整度相对较好,但TMGa的碳(C)链键能较大,不易完全断裂,会导致GaN沟道层中的本征C杂质浓度较高,从而会影响GaN沟道层的晶体质量,并且C杂质浓度高会消耗二维电子气,使二维电子气浓度下降,进而降低二维电子气迁移率。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种外延片,包括沟道层,其特征在于,所述沟道层包括依次层叠设置的第一子层、第二子层以及第三子层,所述第一子层、第二子层以及第三子层均为GaN层;
其中,所述第一子层采用TEGa作为Ga源进行生长,所述第二子层采用TMGa作为Ga源进行生长,所述第三子层分别采用TEGa和TMGa作为Ga源以预设周期循环交替进行生长。
2.根据权利要求1所述的外延片,其特征在于,所述第一子层、第二子层的生长厚度均为50~100 nm,所述第三子层的生长厚度为200~400 nm。
3.根据权利要求1或2所述的外延片,其特征在于,所述第三子层在单个周期内,以TMGa进行生长的GaN层的厚度以及TEGa进行生长的GaN层的厚度均为10~20nm。
4.根据权利要求1所述的外延片,其特征在于,所述预设周期为10~20次。
5.根据权利要求1所述的外延片,其特征在于,所述外延片还包括衬底、预铺层、成核层、高阻缓冲层、插入层、势垒层以及盖帽层;
所述预铺层、成核层、高阻缓冲层、沟道层、插入层、势垒层以及盖帽层依次层叠在所述衬底上。
6.根据权利要求5所述的外延片,其特征在于,所述衬底为Si衬底,所述预铺层为Al层,所述成核层与插入层均为AlN层,所述高阻缓冲层与势垒层均为AlGaN层,所述盖帽层为GaN层。
7.一种外延片制备方法,其特征在于,用于制备权利要求1至6任一项所述的外延片,所述外延片制备方法包括:
提供一衬底;
依次在所述衬底上生长预铺层、成核层、高阻缓冲层;
在所述高阻缓冲层上依次生长第一子层、第二子层以及第三子层以形成沟道层;
在所述沟道层上依次生长插入层、势垒层以及盖帽层;
其中,先通入TEGa生长所述第一子层,接着停止通入TEGa并继续通入TMGa以在所述第一子层上生长所述第二子层,最后停止通入TMGa并继续以预设周期循环交替依次通入TEGa和TMGa以在所述第二子层上生长所述第三子层。
8.根据权利要求7所述的外延片制备方法,其特征在于,所述第一子层、第二子层以及第三子层的生长压力均为100~300 mbar。
9.根据权利要求7所述的外延片制备方法,其特征在于,所述第一子层、第二子层以及第三子层的生长温度均为1000℃-1100℃。
10.一种高电子迁移率晶体管,其特征在于,包括根据权利要求1至6中任一项所述的外延片。
CN202210844325.2A 2022-07-19 2022-07-19 一种外延片、外延片制备方法及高电子迁移率晶体管 Active CN114914296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210844325.2A CN114914296B (zh) 2022-07-19 2022-07-19 一种外延片、外延片制备方法及高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210844325.2A CN114914296B (zh) 2022-07-19 2022-07-19 一种外延片、外延片制备方法及高电子迁移率晶体管

Publications (2)

Publication Number Publication Date
CN114914296A CN114914296A (zh) 2022-08-16
CN114914296B true CN114914296B (zh) 2022-09-16

Family

ID=82771906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210844325.2A Active CN114914296B (zh) 2022-07-19 2022-07-19 一种外延片、外延片制备方法及高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN114914296B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101585B (zh) * 2022-08-22 2022-11-15 江西兆驰半导体有限公司 氮化镓基高电子迁移率晶体管及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093904B2 (ja) * 1993-02-16 2000-10-03 富士通株式会社 化合物半導体結晶の成長方法
KR20130105804A (ko) * 2010-08-31 2013-09-26 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 절연 게이트형 전계 효과 트랜지스터
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
CN104051586A (zh) * 2013-03-11 2014-09-17 江门市奥伦德光电有限公司 一种GaN基发光二极管外延结构及其制备方法
US9847401B2 (en) * 2014-02-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
CN114914296A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
JP2003045899A (ja) 半導体素子
JP2005167275A (ja) 半導体素子
US20230326996A1 (en) Gallium nitride-based high electron mobility transistor epitaxial wafer and preparation method therefor
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN102931229A (zh) 一种AlGaN/GaN/InGaN双异质结材料及其生产方法
CN115842042B (zh) 一种外延层结构及其制备方法和应用
EP2575161B1 (en) Method of growing semiconductor crystal
CN114551593A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN116565003A (zh) 一种外延片及其制备方法、高电子迁移率晶体管
CN108417627A (zh) 一种用于制备GaN基高频微波器件的方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN115799332B (zh) 一种极性硅基高电子迁移率晶体管及其制备方法
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
CN114855273B (zh) 一种外延片制备方法、外延片以及发光二极管
CN116666196A (zh) 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法
CN115036367A (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN112071897B (zh) 一种高频氮化镓肖特基二极管外延片及其制备方法
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
JP3987360B2 (ja) エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant