CN112071897B - 一种高频氮化镓肖特基二极管外延片及其制备方法 - Google Patents
一种高频氮化镓肖特基二极管外延片及其制备方法 Download PDFInfo
- Publication number
- CN112071897B CN112071897B CN202010841512.6A CN202010841512A CN112071897B CN 112071897 B CN112071897 B CN 112071897B CN 202010841512 A CN202010841512 A CN 202010841512A CN 112071897 B CN112071897 B CN 112071897B
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- doped
- reaction chamber
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 115
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 11
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 12
- 238000001816 cooling Methods 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 34
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 30
- 229910052782 aluminium Inorganic materials 0.000 claims description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 27
- 230000006911 nucleation Effects 0.000 claims description 19
- 238000010899 nucleation Methods 0.000 claims description 19
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052733 gallium Inorganic materials 0.000 claims description 15
- 229910021529 ammonia Inorganic materials 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910000077 silane Inorganic materials 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 27
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 5
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002017 high-resolution X-ray diffraction Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种高频氮化镓肖特基二极管外延片及其制备方法，所述高频氮化镓肖特基二极管外延片的结构从下往上依次包括：衬底层、AlN成核层、InAlN成核层、下层非故意掺杂GaN层、上层非故意掺杂GaN层、n+‑GaN重掺层和AlGaN极化轻掺层。本方案在AlN成核层中引入源的分时输运工艺，促进AlN成核岛的横向合并，显著提升外延材料的晶体质量，同时引入晶格常数更大的InAlN成核层，并通过InAlN成核层、AlN成核层和上层非故意掺杂GaN层的压应力补偿，有效补偿掉n+‑GaN重掺层生长及降温期间的张应力增量，实现了对圆片应力的有效控制。因此，能够大幅增加n+‑GaN重掺层的掺杂浓度，有效降低GaN SBD的寄生串联电阻、提升GaN SBD等高频器件的截止频率和工作效率。
Description
技术领域
本发明涉及半导体外延材料技术领域，尤其涉及一种高频氮化镓肖特基二极管外延片及其制备方法。
背景技术
要实现太赫兹频段的应用，首先需研制出太赫兹功率源芯片。目前研制太赫兹功率源芯片的主要途径是SBD技术等，利用SBD倍频原理实现300GHz以上的太赫兹电路。相对砷化镓(GaAs)，GaN材料具备宽禁带、高击穿及电子饱和速度高等特性，因而GaN SBD器件能够获得更高的输出功率。然而，现阶段研制的GaN SBD器件由于寄生串联电阻偏高，导致截止频率及工作效率均偏低，造成器件性能不能满足太赫兹领域的实际应用。
目前降低GaN SBD器件寄生串联电阻的方法主要有两种：一是引入异质结多沟道结构，利用多层异质结沟道提高二维电子气密度，达到降低串联电阻的目的。这种方法的不足在于结构复杂，工艺实现难度大，且批次间稳定性较差；二是通过提高n+-GaN层的掺杂浓度，提升单位面积下的电子密度，从而降低寄生串联电阻，增大隧穿电流。
由于硅烷具有成本低、并入效率高等特点，因此硅烷是GaN材料中最常用的n型掺杂源。然而，由于硅原子与镓原子半径差别较大，在GaN材料中掺入高浓度的硅原子会引起GaN晶格产生畸变，即从非故意掺杂GaN层到n+-GaN重掺层的外延期间，圆片应力由压应力向张应力方向发生明显演变，且重掺浓度越高，张应力演变越明显。并且，常用衬底(碳化硅、硅等)的热膨胀系数低于GaN的热膨胀系数，因而在外延结束后的降温过程中，圆片的张应力会进一步增大。张应力增长到一定程度会导致外延材料表面出现大量裂纹，严重影响材料的质量。为缓解圆片的张应力，需要减小n+-GaN重掺层的掺杂浓度来降低n+-GaN重掺层生长期间的张应力增量，但会造成GaN SBD器件的寄生串联电阻偏高不能达到太赫兹功率源芯片的研制需求。因此，在有效控制圆片应力的同时，如何有效提高n+-GaN重掺层的掺杂浓度，从而大幅度降低寄生串联电阻，对于太赫兹GaN SBD器件与高效倍频电路的应用具有十分重要的意义。
发明内容
针对以上问题，本发明提出一种高频氮化镓肖特基二极管外延片及其制备方法。
为实现本发明的目的，提供一种高频氮化镓肖特基二极管外延片，包括：衬底层、AlN成核层、InAlN成核层、下层非故意掺杂GaN层、上层非故意掺杂GaN层、n+-GaN重掺层和AlGaN极化轻掺层；所述衬底层、AlN成核层、InAlN成核层、下层非故意掺杂GaN层、上层非故意掺杂GaN层、n+-GaN重掺层和AlGaN极化轻掺层按从下往上的顺序依次叠加。
进一步地，本技术方案提供一种高频氮化镓肖特基二极管外延片的制备方法，包括如下步骤：
(1)选取衬底，将所述衬底设置在气相外延生长设备的内基座上；
(2)将反应室升温至1000～1100℃，且设定所述反应室的压力为50～150torr，在氢气氛围下烘烤所述衬底5～15min；
(3)将所述反应室升温至1100～1200℃，且设定所述反应室的压力为30～200torr，通入氨气，供氨时长为6～24s；然后关闭氨气的同时通入铝源，供铝时长为6～24s；重复进行所述氨气和铝源的分时输运工艺，直至AlN成核层的生长厚度达到D1，完成后关闭所述铝源；
(4)保持所述反应室30～200torr的压力不变，在氨气氛围中将所述反应室的温度降至700～900℃，通入铟源和铝源，生长厚度为D2的InxAl1-xN成核层，其中x为合金InAlN的In组分，结束后关闭所述铟源和铝源；
(5)保持所述反应室700～900℃的温度不变，在氨气氛围中将所述反应室的压力调整为100～500torr，通入镓源，生长厚度为T1的下层非故意掺杂GaN层，完成后关闭所述镓源；
(6)保持所述反应室100～500torr的压力不变，在氨气氛围中将所述反应室的温度升至1000～1100℃，再次通入镓源，生长厚度为T2的上层非故意掺杂GaN层；
(7)保持生长条件不变，通入硅烷生长n+-GaN重掺层，完成后关闭所述硅烷和镓源；
(8)在氨气氛围中将所述反应室的压力降为30～150torr，设定所述反应室的温度为950～1100℃，再次通入所述镓源和铝源，生长厚度为H的AlyGa1-yN极化轻掺层，其中y为合金AlGaN的Al组分，通过固定所述镓源流量，逐渐增大所述铝源流量或者固定所述铝源流量，逐渐减小所述镓源流量，实现铝组分y沿AlGaN极化轻掺层的外延方向逐渐增大，完成后关闭所述镓源和铝源；
(9)在氨气保护下将所述反应室的温度降至室温，取出高频氮化镓肖特基二极管外延片。
进一步地,步骤(3)中的所述AlN成核层厚度范围D1设置为10～30nm，氮化铝成核层采用源的分时输运工艺，即在氮化铝成核层生长期间，将铝源和NH3分时供应、物理隔离，这能够等效增加铝原子的横向迁移长度，改善成核岛间的横向合并，有利于实现高质量氮化铝成核层材料。同时能够促进非故意掺杂GaN外延初期的侧向生长模式，加速刃位错的湮灭，从而降低GaN材料内缺陷密度；而持续供NH3和持续供氨的时间均为6～24秒，原因是持续时间太短造成气流不稳定，影响工艺稳定性，持续时间太长则会造成高温外延中断，导致氮化铝成核层质量的退化；另外，AlN成核层厚度偏小时(D1＜10nm)，成核层岛间合并不充分，造成AlN成核层材料质量差，并影响后续非故意掺杂GaN材料的生长；AlN成核层厚度偏大(D1＞30nm)时，SiC与GaN间晶格失配产生的应力被厚层AlN成核层弱化，造成n+-GaN重掺层生长前压应力增量降低，不利于n+-GaN重掺层掺杂浓度的提升。因此，厚度D1范围为10～30nm较为合适。
进一步地,步骤(4)中的所述InAlN成核层的厚度范围D2设置为20～40nm，所述步骤(4)中的的InAlN成核层，其厚度D2范围为20～40nm，其In组分x范围为5～20％。为保证n+-GaN重掺层生长前压应力增量得到显著提升，以此平衡n+-GaN重掺层生长及降温期间的张应力，从而提高n+-GaN重掺层的掺杂浓度，因此In组分x≥5％，厚度D2≥20nm；为抑制高In组分下In原子的无序排布，保持低的成核层表面粗糙度和高的外延材料质量，因此In组分x≤20％，厚度D2≤40nm。
进一步地,步骤(5)中的所述下层非故意掺杂GaN层厚度范围T1设置为3～15nm，引入低温下层非故意掺杂GaN层的作用是保护InAlN材料表面，防止后续高温阶段In原子的析出造成材料质量的退化。下层非故意掺杂GaN层偏小(T1＜3nm)时，不能有效保护InAlN材料表面；下层非故意掺杂GaN层偏大(T1＞15nm)时，易造成GaN材料缺陷密度偏高。因此，厚度T1范围为3～15nm较为合适。
进一步地,步骤(6)中的所述上层非故意掺杂GaN层厚度范围T2设置为0.5～1.2μm。为保证非故意掺杂GaN层生长期间积累足够的压应力增量，应当T2≥0.5μm；为保证较高的原材料利用率，应当T2≤1.2μm。
进一步地,步骤(7)中的所述n+-GaN重掺层的掺杂厚度和掺杂浓度的乘积大于等于1.35*1015cm-2，在保证高质量材料的基础上，通过InAlN成核层、AlN成核层和上层非故意掺杂GaN层的压应力补偿，能够平衡n+-GaN重掺层生长及降温期间的张应力增量，有效提升了重掺层的硅掺杂浓度。
进一步地,步骤(8)中的所述AlGaN极化轻掺层的厚度范围H设置为50～200nm，所述合金AlGaN的Al组分y的最小值范围设置为0～15％，最大值范围设置为30～50％。基于铝组分y沿AlGaN极化轻掺层的外延方向逐渐增大而引起极化调制效应，能够在AlGaN层内产生三维分布的极化正电荷，电荷密度为5*1016～5*1017cm-3。为保持材料的电中性，会产生等密度等分布的电子，进而实现了n型的轻掺杂。
进一步地,步骤(1)中的所述衬底选用碳化硅。除碳化硅单晶衬底外，本方法同样适用于硅、蓝宝石及其它常用衬底制造的GaN SBD等GaN基高频器件。
进一步地,步骤(1)中的所述气相外延生长设备选用MOCVD设备。
与现有技术相比，本发明具有以下有益效果：
(1)通过对AlN成核层采用源的分时输运工艺促进成核岛横向合并，改善了外延材料的晶体质量；同时引入晶格常数更大的InAlN成核层，以此显著增加n+-GaN重掺层生长前压应力增量，用以平衡n+-GaN重掺层生长及圆片降温期间的张应力增量，有效实现了对圆片应力的有效控制。
(2)大幅增加n+-GaN重掺层的掺杂浓度，从而有效降低高频GaN SBD的寄生串联电阻、提升器件的截止频率和工作效率。
附图说明
图1是一个实施例的高频氮化镓肖特基二极管外延片的结构示意图；
图2是现有技术中的高频氮化镓肖特基二极管外延片的结构示意图。
附图说明：1-衬底层，2a-AlN成核层，2b-InAlN成核层，3a-下层非故意掺杂GaN层，3b-上层非故意掺杂GaN层，4-n+-GaN重掺层，5-AlGaN极化轻掺层，6-衬底层，7-AlN成核层，8-非故意掺杂GaN缓冲层，9-n+-GaN重掺层，10-n--GaN轻掺层。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
参考图1所示，图1为一个实施例的高频氮化镓肖特基二极管外延片的结构示意图，提出的高频氮化镓肖特基二极管外延片的结构由下而上依次为衬底1、AlN成核层2a、InAlN成核层2b、下层非故意掺杂GaN层3a、上层非故意掺杂GaN层3b、n+-GaN重掺层4和AlGaN极化轻掺层5。
在一个实施例中，一种高频氮化镓肖特基二极管外延片的制备方法，包括如下步骤：
(1)选取SiC衬底，置于MOCVD材料生长设备内基座上；
(2)设置反应室压力100torr，通入H2流量100slm，反应室升温至1075℃，在H2气氛下烘烤衬底10分钟，去除表面沾污；
(3)将反应室压力降至50torr，升温至1150℃，通入流量为4slm的NH3，供氨时长12秒；然后关闭氨气的同时通入流量为200sccm三甲基铝，供铝时长12秒；重复进行氨气和三甲基铝的分时输运工艺，直至AlN成核层的生长厚度达到20nm，关闭三甲基铝；
(4)保持反应室压力不变，在流量为4slm的NH3氛围中将温度降至750℃，通入流量为120sccm的三甲基铝和流量为400sccm的三甲基铟，生长厚度为30nm的In0.12Al0.88N成核层，关闭三甲基铟和三甲基铝；
(5)保持反应室温度不变，压力上升至200torr，通入流量为35slm的NH3和流量为40sccm的三甲基镓，生长厚度为10nm的下层非故意掺杂GaN层，关闭三甲基镓；
(6)保持反应室压力不变，温度上升至1075℃，通入流量为35slm的NH3和流量为170sccm的三甲基镓，生长厚度为1.0μm的上层非故意掺杂GaN层；
(7)保持其它生长条件不变，通入浓度为200ppm的硅烷，流量为10.5sccm，生长厚度为1.6μm的n+-GaN重掺层，掺杂浓度为9.2*1018cm-3，关闭硅烷和三甲基镓；
(8)将压力降为80torr，温度设定为1050℃，通入流量为5slm的NH3、流量为20sccm的三甲基镓，并线性增加三甲基铝的流量，从初始流量的10sccm提升至终止流量的60sccm，生长厚度为50nm的AlyGa1-yN极化轻掺层，其Al组分y沿外延方向从0.06逐渐增大至0.32，实现了浓度为2*1017cm-3的n型轻掺杂，关闭三甲基镓和三甲基铝；
(9)外延生长完成后，在NH3气氛中降温，最后取出高频氮化镓肖特基二极管(GaNSBD)外延片。
用现有技术生长的GaN SBD外延片(Str_2)，结构如图2所示，由衬底层6向上依次生长50nm厚的AlN成核层7、1.0μm厚的非故意掺杂GaN缓冲层8、1.6μm厚的掺杂浓度为6*1018cm-3的n+-GaN重掺层9和300nm厚的掺杂浓度为2*1017cm-3的n--GaN轻掺层10。与采用本技术方案中生长的GaN SBD外延片(Str_1)进行对比，材料性能对比如下表所示：
在Str_1比Str_2掺杂浓度更大的情况下，Str_1的表面平整、无裂纹，表面粗糙度仅为0.182nm，且圆片翘曲度bow为-23.2μm，而Str_2的表面出现较多裂纹，表面粗糙度高达4.79nm，且圆片翘曲度bow达到-43.1μm，处于较高的张应力状态。而要保证Str_2较好的材料质量及圆片翘曲度，同时避免裂纹的出现，n+-GaN重掺层掺杂浓度不能超过4.5*1018cm-3、n+-GaN重掺层掺杂浓度与掺杂厚度的乘积不能超过0.72*1015cm-2。说明了通过引入InAlN成核层产生的压应力增量，能够平衡n+-GaN重掺层生长及降温期间的张应力增量，即在获得更高n型掺杂浓度的同时，圆片的应力也能得到有效的控制。此外，HRXRD测得Str_1的GaN材料(002)/(102)面半高宽更小，具有较低的位错密度，表明采用源的分时输运研制的AlN成核层能够促进AlN成核岛的横向合并，显著提升外延材料的晶体质量。
在保证高质量的外延材料及有效控制圆片应力的同时，显著提升了n+-GaN重掺层的掺杂浓度，这说明本技术方案提供的高频氮化镓肖特基二极管外延片及其制备方法利于降低高频GaN SBD器件的串联寄生电阻，可以为器件截止频率和工作效率的大幅提升提供良好的材料基础。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
需要说明的是，本申请实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序。应该理解“第一\第二\第三”区分的对象在适当情况下可以互换，以使这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
本申请实施例的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或模块的过程、方法、装置、产品或设备没有限定于已列出的步骤或模块，而是可选地还包括没有列出的步骤或模块，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或模块。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种高频氮化镓肖特基二极管外延片，其特征在于，包括：衬底层、AlN成核层、InAlN成核层、下层非故意掺杂GaN层、上层非故意掺杂GaN层、n+-GaN重掺层和AlGaN极化轻掺层；
所述衬底层、AlN成核层、InAlN成核层、下层非故意掺杂GaN层、上层非故意掺杂GaN层、n+-GaN重掺层和AlGaN极化轻掺层按从下往上的顺序依次叠加，InAlN成核层用于增加n+-GaN重掺层生长前的压应力增量。
2.如权利要求1所述的一种高频氮化镓肖特基二极管外延片的制备方法，其特征在于，包括如下步骤：
(1)选取衬底，将所述衬底设置在气相外延生长设备的内基座上；
(2)将反应室升温至1000～1100℃，且设定所述反应室的压力为50～150torr，在氢气氛围下烘烤所述衬底5～15min；
(3)将所述反应室升温至1100～1200℃，且设定所述反应室的压力为30～200torr，通入氨气，供氨时长为6～24s；然后关闭氨气的同时通入铝源，供铝时长为6～24s；重复进行所述氨气和铝源的分时输运工艺，直至AlN成核层的生长厚度达到D1，完成后关闭所述铝源；
(4)保持所述反应室30～200torr的压力不变，在氨气氛围中将所述反应室的温度降至700～900℃，通入铟源和铝源，生长厚度为D2的InxAl1-xN成核层，其中x为合金InAlN的In组分，结束后关闭所述铟源和铝源；
(5)保持所述反应室700～900℃的温度不变，在氨气氛围中将所述反应室的压力调整为100～500torr，通入镓源，生长厚度为T1的下层非故意掺杂GaN层，完成后关闭所述镓源；
(6)保持所述反应室100～500torr的压力不变，在氨气氛围中将所述反应室的温度升至1000～1100℃，再次通入镓源，生长厚度为T2的上层非故意掺杂GaN层；
(7)保持生长条件不变，通入硅烷生长n+-GaN重掺层，完成后关闭所述硅烷和镓源；InAlN成核层用于增加n+-GaN重掺层生长前的压应力增量；
(8)在氨气氛围中将所述反应室的压力降为30～150torr，设定所述反应室的温度为950～1100℃，再次通入所述镓源和铝源，生长厚度为H的AlyGa1-yN极化轻掺层，其中y为合金AlGaN的Al组分，通过固定所述镓源流量，逐渐增大所述铝源流量或者固定所述铝源流量，逐渐减小所述镓源流量，实现铝组分y沿AlGaN极化轻掺层的外延方向逐渐增大，完成后关闭所述镓源和铝源；
(9)在氨气保护下将所述反应室的温度降至室温，取出高频氮化镓肖特基二极管外延片。
3.根据权利要求2所述的一种高频氮化镓肖特基二极管外延片的制备方法，其特征在于,步骤(3)中的所述AlN成核层厚度范围D1设置为10～30nm。
4.根据权利要求2所述的一种高频氮化镓肖特基二极管外延片的制备方法，其特征在于,步骤(4)中的所述InAlN成核层的厚度范围D2设置为20～40nm，所述合金InAlN的In组分x的范围设置为5～20％。
5.根据权利要求2所述的一种高频氮化镓肖特基二极管外延片的制备方法，其特征在于,步骤(5)中的所述下层非故意掺杂GaN层厚度范围T1设置为3～15nm。
6.根据权利要求2所述的一种高频氮化镓肖特基二极管外延片的制备方法，其特征在于,步骤(6)中的所述上层非故意掺杂GaN层厚度范围T2设置为0.5～1.2μm。
7.根据权利要求2所述的一种高频氮化镓肖特基二极管外延片的制备方法，其特征在于,步骤(7)中的所述n+-GaN重掺层的掺杂厚度和掺杂浓度的乘积大于等于1.35*1015cm-2。
8.根据权利要求2所述的一种高频氮化镓肖特基二极管外延片的制备方法，其特征在于,步骤(8)中的所述AlGaN极化轻掺层的厚度范围H设置为50～200nm，所述合金AlGaN的Al组分y的最小值范围设置为0～15％，最大值范围设置为30～50％。
9.根据权利要求2所述的一种高频氮化镓肖特基二极管外延片的制备方法，其特征在于,步骤(1)中的所述衬底选用碳化硅。
10.根据权利要求2所述的一种高频氮化镓肖特基二极管外延片的制备方法，其特征在于,步骤(1)中的所述气相外延生长设备选用MOCVD设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010841512.6A CN112071897B (zh) | 2020-08-20 | 2020-08-20 | 一种高频氮化镓肖特基二极管外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010841512.6A CN112071897B (zh) | 2020-08-20 | 2020-08-20 | 一种高频氮化镓肖特基二极管外延片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112071897A CN112071897A (zh) | 2020-12-11 |
| CN112071897B true CN112071897B (zh) | 2022-08-16 |
Family
ID=73662320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010841512.6A Active CN112071897B (zh) | 2020-08-20 | 2020-08-20 | 一种高频氮化镓肖特基二极管外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112071897B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687527A (zh) * | 2020-12-31 | 2021-04-20 | 华南理工大学 | 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法 |
| CN113628953A (zh) * | 2021-06-17 | 2021-11-09 | 中国电子科技集团公司第十三研究所 | 氮化物材料的制备方法及氮化物半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901757A (zh) * | 2010-06-24 | 2010-12-01 | 西安电子科技大学 | 基于a面6H-SiC衬底上非极性a面GaN的MOCVD生长方法 |
| CN102856359A (zh) * | 2012-09-28 | 2013-01-02 | 程凯 | 半导体外延结构及其生长方法 |
| CN103320764A (zh) * | 2013-06-14 | 2013-09-25 | 西安电子科技大学 | 基于a面6H-SiC衬底上a面GaN缓冲层上InN半导体器件的制备方法 |
-
2020
- 2020-08-20 CN CN202010841512.6A patent/CN112071897B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901757A (zh) * | 2010-06-24 | 2010-12-01 | 西安电子科技大学 | 基于a面6H-SiC衬底上非极性a面GaN的MOCVD生长方法 |
| CN102856359A (zh) * | 2012-09-28 | 2013-01-02 | 程凯 | 半导体外延结构及其生长方法 |
| CN103320764A (zh) * | 2013-06-14 | 2013-09-25 | 西安电子科技大学 | 基于a面6H-SiC衬底上a面GaN缓冲层上InN半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112071897A (zh) | 2020-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3836697B2 (ja) | 半導体素子 | |
| JP2005167275A (ja) | 半導体素子 | |
| JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
| US9147734B2 (en) | High quality GaN high-voltage HFETs on silicon | |
| CN112071897B (zh) | 一种高频氮化镓肖特基二极管外延片及其制备方法 | |
| US11444172B2 (en) | Method for producing semiconductor device and semiconductor device | |
| CN114551593A (zh) | 一种外延片、外延片生长方法及高电子迁移率晶体管 | |
| JP2002359255A (ja) | 半導体素子 | |
| JP4468744B2 (ja) | 窒化物半導体薄膜の作製方法 | |
| CN113782600A (zh) | 增强型GaN基HEMT器件、器件外延及其制备方法 | |
| JP7069584B2 (ja) | 基板生産物の製造方法 | |
| CN111681953B (zh) | 一种提升氮化镓异质外延的界面质量的生长方法 | |
| CN114914296B (zh) | 一种外延片、外延片制备方法及高电子迁移率晶体管 | |
| CN110957354B (zh) | 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法 | |
| CN116741822A (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| CN103872204A (zh) | 一种具有循环结构的p型插入层及生长方法 | |
| JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
| CN114855273B (zh) | 一种外延片制备方法、外延片以及发光二极管 | |
| CN111009468A (zh) | 一种半导体异质结构制备方法及其用途 | |
| CN111009579A (zh) | 半导体异质结构及半导体器件 | |
| CN115663020A (zh) | 一种基于硅衬底的GaN HEMT外延结构 | |
| JP3987360B2 (ja) | エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス | |
| CN115036367A (zh) | 一种外延片、外延片制备方法及高电子迁移率晶体管 | |
| CN114551594A (zh) | 一种外延片、外延片生长方法及高电子迁移率晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |