JP3987360B2 - エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス - Google Patents

エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス Download PDF

Info

Publication number
JP3987360B2
JP3987360B2 JP2002081394A JP2002081394A JP3987360B2 JP 3987360 B2 JP3987360 B2 JP 3987360B2 JP 2002081394 A JP2002081394 A JP 2002081394A JP 2002081394 A JP2002081394 A JP 2002081394A JP 3987360 B2 JP3987360 B2 JP 3987360B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
underlayer
epitaxial substrate
nitride underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002081394A
Other languages
English (en)
Other versions
JP2003282598A (ja
Inventor
智彦 柴田
光浩 田中
正宏 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2002081394A priority Critical patent/JP3987360B2/ja
Publication of JP2003282598A publication Critical patent/JP2003282598A/ja
Application granted granted Critical
Publication of JP3987360B2 publication Critical patent/JP3987360B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイスに関する。
【0002】
近年、携帯電話や光通信などが発展する中で、高周波特性に優れ、低消費電力型で高出力の電子デバイスに対する需要が急速に増大している。このような用途としては、従来、SiデバイスやGaAsデバイスが用いられてきた。しかし、携帯電話の高性能化や光通信の高速化に伴い、より良い高周波特性で高出力の電子デバイスが望まれている。
【0003】
このため、GaAs系のHEMTやシュードモルフイックHEMT、GaAs系のHBT などが実用化されている。また、さらに高性能な電子デバイスとして、InP 系のHEMTやHBT などの電子デバイスが盛んに研究開発されている。
【0004】
しかし、これらのより高性能の電子デバイスの製造にあっては、電子デバイス作製のためのエピタキシャル成長させた半導体層の構造がより複雑になり、またデバイスプロセスもより微細化し、製造コストが高くなるとともに、半導体層を構成する材料系もより高価になるため、これらの材料系にとって代わる新しい材料系が望まれていた。
【0005】
このような新しい材料としてGaNを用いた電子デバイスが最近注目されている。GaN はバンドギャップが3.39eVと大きいため、Si、GaAsに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリフト速度が大きいため、Si、GaAsに比べて電子デバイスとしての性能指数が優れており、高温動作デバイス、高出力デバイス、高周波デバイスとして、エンジン制御、電力変換、移動体通信などの分野で有望視されている。
【0006】
図1は、従来のHEMT系デバイスの一例を示す図である。図1に示すHEMTは、サファイア単結晶などからなる基材1上において、MOCVD法により600℃以下の低温で形成されたAlNなどからなる第1の下地層2と、この下地層2上にMOCVD法やMBE法などによりエピタキシャル成長されたGaNなどからなる第2の下地層3と、この下地層3上にエピタキシャル成長されたAlGaNなどからなる半導体層4とを具えている。そして、半導体層4上には、ゲート電極6、ソース電極7、及びドレイン電極8が設けられている。なお、図1においては、基材1、下地層2及び3はエピタキシャル基板5を構成する。
【0007】
ゲート電極6に所定の電圧が印加されると、ソース電極7及びドレイン電極8間には、図中矢印で示すように下地層3及び半導体層4間の界面を通るようにして電流が流れ、デバイスとして機能するようになる。
【0008】
【発明が解決しようとする課題】
しかしながら、図1に示すようなGaN系材料を用いたHEMT、及びその他の電子デバイスなどにおいては、高速動作性などが十分でなく、実用的な電子デバイスとして使用するには不十分であった。
【0009】
本発明は、高速動作性などの特性を改善し、GaN系材料からなる実用レベルの電子デバイスを得るための手段を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、単結晶材料からなる基材と、この基材上に形成された少なくともAlを含む第1のIII族窒化物下地層と、この第1のIII族窒化物下地層上に形成された第2のIII 窒化物下地層とを具え、前記第1のIII族窒化物下地層と前記第2のIII族窒化物下地層との界面において、アクセプタ不純物を含み、該アクセプタ不純物の濃度が、前記第1の III 族窒化物下地層及び前記第2の III 族窒化物下地層の前記界面から、前記第2の III 族窒化物下地層の厚さ方向において減少していることを特徴とする、エピタキシャル基板に関する。
【0011】
本発明者らは上記目的を達成すべく鋭意検討を行い、以下の事実を見出すに至った。すなわち、下地層2及び下地層3の界面9においては、転位の消失過程に伴ってnタイプのキャリアが比較的多量に生成され、このキャリアに起因したリーク電流が界面9において生じていることを見出した。したがって、ゲート電極6に所定の電圧を印加した場合、その一部はリーク電流の生成のために用いられてしまうため、十分な高速動作性を実現できないことを見出した。
【0012】
そこで、本発明者らは、上記リーク電流を抑制すべくさらなる検討を実施した。その結果、上記リーク電流はnタイプのキャリアから生じていることから、界面9にアクセプタ不純物を添加し、前記nタイプキャリアを捕捉することを想到し、本発明をするに至ったものである。この結果、上記リーク電流を抑制して、高速動作性に優れた電子デバイスを提供することができる。
【0013】
なお、本願発明における前記アクセプタ不純物は、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層に対してアクセプタとして作用する不純物であり、周期律表第II族の元素、例えば、Mg、Be、Zn及びCなどを例示することができる。
【0014】
本発明の好ましい態様においては、前記アクセプタ不純物濃度を、1010/cm〜1020/cm、さらには1014/cm〜1018/cmにする。これによって、前記下地層間の界面に存在するnタイプキャリアの捕捉を十分に行うことができ、リーク電流を十分に抑制することができる。
【0015】
また、本発明の他の好ましい態様においては、前記アクセプタ不純物が、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層の前記界面から、前記第2のIII族窒化物下地層中に0.01μm〜1μm、さらには0.01μm〜0.5μmの深さに侵入し、存在するようにすることが好ましい。この場合においても、前記下地層間の界面に存在するnタイプキャリアの捕捉を十分に行うことができ、リーク電流を十分に抑制することができる。
【0016】
さらに本発明では、前記アクセプタ不純物濃度を、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層の前記界面から、前記第2のIII族窒化物下地層の厚さ方向に向けて減少させるようにする。この場合においても、前記下地層間の界面に存在するnタイプキャリアの捕捉を十分に行うことができ、リーク電流を十分に抑制することができる。さらに、前記アクセプタ不純物が前記第2のIII族窒化物下地層内において高濃度に存在しないために、前記アクセプタ不純物に起因したキャリアの移動度の劣化などを抑制することができる。
【0017】
具体的には、前記界面から前記第2のIII族窒化物下地層の厚さ方向へ向けて連続的又はステップ状に減少させることができる。さらには、必要に応じて前記第2のIII族窒化物下地層の厚さ方向へ向けて全体的に濃度が減少した状態において、その内部の局所的に濃度の高い部分を形成することもできる。
【0018】
なお、アクセプタ不純物は、上述した下地層間の界面及び前記第2のIII族窒化物下地層に存在するのみでなく、前記界面から拡散などによって前記第1のIII族窒化物下地層中に侵入して、存在していても良い。
【0019】
【発明の実施の形態】
以下、本発明を、発明の実施の形態に基づいて詳細に説明する。
【0020】
図2は、本発明のエピタキシャル基板を用いてなるHEMTの構成を示す図である。なお、図1に示すHEMT10と同様の構成要素に対しては同じ参照数字を用いている。図2に示すHEMT20においては、所定の単結晶材料から基材1上において、少なくともAlを含む第1のIII族窒化物下地層2と、この下地層2上にエピタキシャル成長された、下地層2よりも少ない含有量でAlを含む第2のIII族窒化物下地層3と、この下地層3上にエピタキシャル成長された半導体層4とを具えている。そして、半導体層4上において、ゲート電極6、ソース電極7、及びドレイン電極8が設けられている。なお、図2においては、基材1、下地層2及び3はエピタキシャル基板5を構成する。
【0021】
また、下地層2及び下地層3間の、界面9から下地層3へ延在した領域Aにはアクセプタ不純物が含有されている。このアクセプタ不純物としては、上述したように下地層2及び下地層3を構成するIII族窒化物に対してアクセプタとして機能する周期律表第II族のMg、Be及びZnを例示することができる。
【0022】
また、アクセプタ不純物の濃度は上述したように、1010/cm〜1020/cm、さらには1014/cm〜1018/cmにすることが好ましい。また、領域Aの厚さt、すなわちアクセプタ不純物が界面9から下地層3内に侵入して存在している深さtは、上述したように0.01μm〜1μm、さらには0.01μm〜0.5μmにすることが好ましい。これによって、界面9で生じるnタイプキャリアの捕捉を十分に行うことができ、界面9におけるリーク電流の発生を十分に低減することができる。
【0023】
アクセプタ不純物を含む領域Aは以下のようにして形成することができる。すなわち、下地層3をMOCVD法により形成する際に、下地層3の原料であるトリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)、その他のIII族元素供給ガスと、アンモニア(NH)などの窒素原料ガスとに加えて、形成の初期の段階においてのみ、Cp2Mg、DEZn、CpBe、及びCHなどのアクセプタ不純物ガスを用いる。なお、Cのドープに関しては上記有機金属内のメチル基を利用することもできる。そして、下地層3をある程度の厚さに形成した後、前記不純物ガスの供給を止めることによって、界面9から下地層3へ延在するようにして、アクセプタ不純物が存在する領域Aを形成することができる。
【0024】
なお、MOCVD法のみならず、MBE法を用いて同様の構造を形成することもできる。
【0025】
図2に示すHEMT20において、第1のIII族窒化物下地層2は、Alを含むことが必要であり、好ましくはAlを全III族元素に対して50原子%以上、さらにはIII族元素の総てがAlから構成され、下地層2がAlNから構成されることが好ましい。これによって、基材1と下地層2との界面で生じるミスフィット転位がその界面において絡まり、下地層2中に伝播しなくなるために層中の転位密度が低減される。その結果、下地層2上に形成された第2のIII族窒化物下地層3及び半導体層4中の転位密度も低減され、結晶品質が向上する。
【0026】
このため、HEMTの動作に起因するキャリアの移動度が増大し、図2における下地層3及び半導体層4の界面を、矢印で示す向きにより高速で電流が流れるようになるため、高速応答性がさらに増大する。また、転位によるキャリアの捕捉も抑制されるためキャリア密度も増大し、より大きな電流を流すことができるようになり、信号強度を増大させることができる。
【0027】
また、第1のIII族窒化物下地層2の(002)面におけるX線ロッキングカーブの半値幅が100秒以下であることが好ましく、さらには60秒以下であることが好ましい。この場合においても、下地層2の高結晶性に起因して、下地層2上にエピタキシャル成長された下地層3及び半導体層4の結晶性も向上するため、キャリアの移動度及び密度が向上し、より大きな電流を高速で流すことができるようになるため、高速応答性が向上するとともに、信号強度も増大させることができる。
【0028】
このような高結晶性下地層2は、例えばMOCVD法により基材1の温度を1100℃以上に設定することによって形成することができる。なお、表面の粗れの抑制などの観点から基材1の温度は1250℃以下に設定することが好ましい。
【0029】
第1のIII族窒化物下地層2は、Al以外のGa及びInなどのIII族元素の他、B、Si、Ge、Zn、Be及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【0030】
また、下地層2の厚さは結晶性向上の観点から、好ましくは2μm〜3μm以上に設定する。
【0031】
第2のIII族窒化物下地層3は、下地層2の組成や半導体層4の組成などに応じて任意の組成を有することができる。Al、Ga及びInなどのIII族元素の他、B、Si、Ge、Zn、Be及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【0032】
半導体層4は、目的に応じて任意の半導体材料から構成することができるが、下地層2及び下地層3を上述したようなIII族窒化物から構成した場合においては、エピタキシャル成長を容易にし、界面における原子の配列状態やエネルギー状態を任意に制御して、良好な特性のHEMTを得るべく、同じくIII族窒化物から構成することが好ましい。
【0033】
基材1を構成する単結晶材料は、サファイア単結晶、ZnO単結晶、LiAlO単結晶、LiGaO単結晶、MgAl単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶などのIV族あるいはIV−IV族単結晶、GaAs単結晶、AlN単結晶、GaN単結晶、及びAlGaN単結晶などのIII−V族単結晶、ZrBなどのホウ化物単結晶などの公知の基板材料を用いることができる。
【0034】
【実施例】
以下、実施例により本発明を具体的に説明する。
【0035】
(実施例)
本実施例では、図2に示すようなHEMT20を作製した。基材1としてサファイア単結晶基材を用い、これをMOCVD装置内に設置されたサセプタ上に載置した。次いで、前記サセプタ内のヒータにより、前記基材を1200℃まで加熱し、圧力を25Torrに設定した。
【0036】
次いで、Al供給原料としてトリメチルアルミニウム(TMA)を用い、窒素供給原料としてアンモニアガス(NH)を用い、これら原料ガスを水素キャリアガスとともに、NH/TMA=400となるようにガス供給量を設定し、前記反応管内に導入するとともに、前記基材上に供給して、第1のIII族窒化物下地層2としてのAlN下地膜を厚さ1μmに形成した。
【0037】
次いで、圧力を大気圧に設定した後、前記基材温度を1050℃とし、Ga供給原料としてトリメチルガリウム(TMG)を用い、NH/TMA=3000となるようにガス供給量を設定し、前記AlN膜上に供給して、第2のIII族窒化物下地層3としてのGaN下地膜を厚さ3μmに形成した。なお、前記GaN下地膜の形成初期の段階で、CpMgを3×1016/cmの濃度となるような流量で流し、アクセプタ不純物であるMgの存在領域Aを厚さ0.2μmに形成した。
【0038】
次いで、NH/TMA/TMG=3000/0.3/1の流量比で、前記GaN下地膜上にこれらの原料ガスを供給するとともに、SiHガスを4×1018/cmの濃度となるような流量で供給して、半導体層4としてのn−Al0.3Ga0.7N膜を厚さ25nmに形成した。次いで、所定の電極を形成してホール効果測定を行った。次いで、前記n−Al0.3Ga0.7N膜をエッチング除去し、10μmのギャップをおいて所定の電極を形成してリーク電流の評価を行った。その結果、二次元電子ガス濃度1.0×1013/cm、移動度1200cm/Vsを実現し、20V印加時のリーク電流値は0.1μA以下であった。
【0039】
(比較例)
本比較例においては、図1に示すようなHEMT10を作製した。作製条件は、第2のIII族窒化物下地層3であるGaN下地膜を形成する際に、CpMgを供給せず、アクセプタ不純物が存在する領域Aを形成しなかった以外は、実施例と同様にして実施した。二次元電子ガス濃度1.0×1013/cm、移動度1200cm/Vsを実現したものの、n−Al0.3Ga0.7N膜をエッチング除去して評価した20V印加時のリーク電流値は10μAであった。
【0040】
以上、実施例及び比較例から明きらかなように、本発明にしたがって、第1のIII族窒化物下地層2及び第2のIII族窒化物下地層3を構成するAlN下地膜及びGaN下地膜の界面にアクセプタ不純物Mgが存在するように、この不純物が存在する領域Aを形成した場合は、リーク電流が抑制されるとともに、電流遮断特性に優れ、さらに不要なキャリアの存在による静電容量も抑制されるため、高周波特性が優れていることが分かる。
【0041】
以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。
【0042】
例えば、上記具体例においては、アクセプタ不純物が存在する領域Aを第2のIII族窒化物下地層3内に存在する場合について示したが、第1のIII族窒化物下地層2内に存在するようにすることもできる。また、第1のIII族窒化物下地層2を形成した後、この下地層2の極表面にのみイオン照射などによってアクセプタ不純物を吸着させ、ほぼ界面9のみにアクセプタ不純物を存在するようにすることもできる。さらには、第2のIII族窒化物下地層3内において、界面9からその膜厚方向において、例えば連続的又はステップ状にアクセプタ不純物濃度が減少するようにすることもできる。
【0043】
なお、上記においては本発明のエピタキシャル基板をHEMTについて用いる場合について説明したが、その他の電子デバイス、例えばHBTなどにも用いることができる。
【0044】
その他、基材1から半導体層4のいずれかの界面においてバッファ層やひずみ超格子などの多層積層膜を挿入したり、成長条件を多段階としたりして、各層の結晶品質を向上させることもできる。
【0045】
【発明の効果】
以上説明したように、本発明のエピタキシャル基板によれば、高速動作性などの特性を改善し、GaN系材料からなる実用レベルの電子デバイスを提供することができる。
【図面の簡単な説明】
【図1】 従来のHEMTの構成図である。
【図2】 本発明のエピタキシャル基板を用いたHEMTの構成図である。
【符号の説明】
1 基材、2 第1のIII族窒化物下地層、3 第2のIII族窒化物下地層、4半導体層、5 エピタキシャル基板、6 ゲート電極、7 ソース電極、8 ドレイン電極、9 界面、10,20 HEMT

Claims (8)

  1. 単結晶材料からなる基材と、この基材上に形成された少なくともAlを含む第1のIII族窒化物下地層と、この第1のIII族窒化物下地層上に形成された第2のIII 窒化物下地層とを具え、少なくとも前記第1のIII族窒化物下地層と前記第2のIII族窒化物下地層との界面において、アクセプタ不純物を含み、該アクセプタ不純物の濃度が、前記第1の III 族窒化物下地層及び前記第2の III 族窒化物下地層の前記界面から、前記第2の III 族窒化物下地層の厚さ方向において減少していることを特徴とする、エピタキシャル基板。
  2. 前記アクセプタ不純物濃度が、1010/cm〜1020/cmであることを特徴とする、請求項1に記載のエピタキシャル基板。
  3. 前記アクセプタ不純物は、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層の前記界面から、前記第2のIII族窒化物下地層中に、0.01μm〜1μmの深さに侵入し、存在することを特徴とする、請求項1又は2に記載のエピタキシャル基板。
  4. 前記第1のIII族窒化物下地層中のAl含有量は、全III族元素に対して50原子%以上であることを特徴とする、請求項1〜のいずれか一に記載のエピタキシャル基板。
  5. 前記第1のIII族窒化物下地層はAlNからなることを特徴とする、請求項に記載のエピタキシャル基板。
  6. 前記第1のIII族窒化物下地層の、(002)面のX線ロッキングカーブにおける半値幅が100秒以下であることを特徴とする、請求項1〜のいずれか一に記載のエピタキシャル基板。
  7. 請求項1〜のいずれか一に記載のエピタキシャル基板を含む、電子デバイス用エピタキシャル基板。
  8. 請求項に記載の電子デバイス用エピタキシャル基板を具えることを特徴とする、電子デバイス。
JP2002081394A 2002-03-22 2002-03-22 エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス Expired - Lifetime JP3987360B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002081394A JP3987360B2 (ja) 2002-03-22 2002-03-22 エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002081394A JP3987360B2 (ja) 2002-03-22 2002-03-22 エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007160406A Division JP2007311810A (ja) 2007-06-18 2007-06-18 エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス

Publications (2)

Publication Number Publication Date
JP2003282598A JP2003282598A (ja) 2003-10-03
JP3987360B2 true JP3987360B2 (ja) 2007-10-10

Family

ID=29230036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002081394A Expired - Lifetime JP3987360B2 (ja) 2002-03-22 2002-03-22 エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス

Country Status (1)

Country Link
JP (1) JP3987360B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311810A (ja) * 2007-06-18 2007-11-29 Ngk Insulators Ltd エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7459718B2 (en) 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP4677499B2 (ja) 2008-12-15 2011-04-27 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
KR20180060426A (ko) * 2016-11-29 2018-06-07 주식회사 루미스탈 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311810A (ja) * 2007-06-18 2007-11-29 Ngk Insulators Ltd エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス

Also Published As

Publication number Publication date
JP2003282598A (ja) 2003-10-03

Similar Documents

Publication Publication Date Title
JP3836697B2 (ja) 半導体素子
JP2005167275A (ja) 半導体素子
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
JP2004515909A (ja) 窒化インジウムガリウムチャネル高電子移動度トランジスタおよびそのトランジスタの製造方法
EP4207247A1 (en) Nitride epitaxial structure and semiconductor device
US10211297B2 (en) Semiconductor heterostructures and methods for forming same
US20060189019A1 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
CN105374677B (zh) 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法
CN112071897B (zh) 一种高频氮化镓肖特基二极管外延片及其制备方法
JP3987360B2 (ja) エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
CN111009579A (zh) 半导体异质结构及半导体器件
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
JP5119644B2 (ja) Iii−v族化合物半導体エピタキシャルウェハ
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
JP2007311810A (ja) エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
CN117080328B (zh) 一种紫外led外延片及其制备方法、led芯片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070712

R150 Certificate of patent or registration of utility model

Ref document number: 3987360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

EXPY Cancellation because of completion of term