CN110429128B - 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 - Google Patents
一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 Download PDFInfo
- Publication number
- CN110429128B CN110429128B CN201910695339.0A CN201910695339A CN110429128B CN 110429128 B CN110429128 B CN 110429128B CN 201910695339 A CN201910695339 A CN 201910695339A CN 110429128 B CN110429128 B CN 110429128B
- Authority
- CN
- China
- Prior art keywords
- layer
- low
- barrier
- quantum well
- resistance buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000006911 nucleation Effects 0.000 claims description 20
- 238000010899 nucleation Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910018125 Al-Si Inorganic materials 0.000 claims 1
- 229910018520 Al—Si Inorganic materials 0.000 claims 1
- 238000005036 potential barrier Methods 0.000 abstract description 11
- 238000000407 epitaxy Methods 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 2
- 229910002601 GaN Inorganic materials 0.000 description 41
- 229910002704 AlGaN Inorganic materials 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 230000010287 polarization Effects 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000002687 intercalation Effects 0.000 description 3
- 238000009830 intercalation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000001963 growth medium Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种低势垒多量子阱高阻缓冲层外延结构及其制备方法，包括由下至上层叠设置的衬底、成核层、低势垒多量子阱高阻缓冲层和GaN层；在所述低势垒多量子阱高阻缓冲层中，每个多量子阱周期中包括交替层叠的AlaGa1‑aN势阱层和AlbGa1‑bN势垒层；在AlaGa1‑aN势阱层中0%≤a≤90%，在AlbGa1‑bN势垒层中2%≤b≤100%，且2%≤b‑a≤10%。本发明利用低势垒多量子阱中极化电场，耗尽背景载流子浓度实现减小漏电，获得高阻值缓冲层，不但制作方法简单，无需二次外延，而且对反应室无污染，可控性强。
Description
技术领域
本发明涉及半导体器件领域，特别涉及一种低势垒多量子阱高阻缓冲层外延结构及其制备方法。
背景技术
氮化镓基III-V族化合物半导体由于其高禁带宽度、耐高温、热导率高、高击穿场强、电子饱和速率大和化学稳定性好的优点被广泛用于高频、高压、高功率的电力电子器件制作中。由于自发极化强度和压电极化强度差异，氮化镓与AlGaN的异质结界面可以形成高浓度的二维电子气从而形成高电子迁移率场效应晶体管（High Electron MobilityTransistor，HEMT）器件。
在HEMT器件工作时GaN基缓冲层的漏电不仅会恶化器件的夹断性能，减弱栅极对沟道电流的控制能力从而恶化器件的整体性能；与此同时缓冲层中的漏电还会使器件的发热增加和输出特性变差以至于影响到器件的可靠性和使用寿命，因此制备高阻值的GaN基缓冲层漏电一直是高性能HEMT器件性制备的关键外延技术。另外缓冲层的缺陷（位错，杂质等）也会直接影响到HEMT器件的二维电子气迁移率从而影响器件的导通电阻，因此高质量的缓冲层也是提高器件性能的重要指标。
利用金属有机化学气相沉积（MOCVD）设备生长的氮化镓基薄膜材料，由于背景氧杂质、氮空位等缺陷存在，非故意掺杂的本征GaN具有较高的背景电子浓度（1016-1017/cm3左右），所以要获得高阻值的GaN基缓冲层必须想办法减少GaN外延材料的背景电子浓度。获得高阻值GaN基外延材料的方法通常可以分为两大类：一类是通过控制在MOCVD外延生长GaN薄膜过程的生长参数（包括反应室气压，生长温度，生长速率，V/III比等），增加外延材料中的p-型杂质数量或电子受主缺陷态密度来补偿背景电子进而获得高阻值GaN基缓冲层；另一种方法是通过在GaN基材料的外延生长中通入含有Fe、Cr、Mg等金属元素的外源掺杂剂在氮化镓的禁带中形成深能级缺陷或提供空穴补偿背景电子，从而获得高阻值的GaN基缓冲层。上述两种方法在获得高阻氮化镓的同时都不可避免的牺牲了材料的晶体质量或引入了具有较强记忆效应的重金属原子降低沟道2DEG的迁移率影响器件的电性。
因此，本发明人对此做进一步研究，研发出一种低势垒多量子阱高阻缓冲层外延结构，本案由此产生。
发明内容
本发明所的目的之一在于提供一种低势垒多量子阱高阻缓冲层外延结构，利用低势垒多量子阱中极化电场，耗尽背景载流子浓度实现减小漏电，获得高阻值缓冲层。
本发明所的目的之二在于提供一种低势垒多量子阱高阻缓冲层外延结构的制备方法，不但制作方法简单，无需二次外延，而且对反应室无污染，可控性强。
为解决上述技术问题，本发明的技术解决方案是：
一种低势垒多量子阱高阻缓冲层外延结构，包括由下至上层叠设置的衬底、成核层、低势垒多量子阱高阻缓冲层和GaN层；
在所述低势垒多量子阱高阻缓冲层中，每个多量子阱周期中包括交替层叠的AlaGa1-aN势阱层和AlbGa1-bN势垒层；在AlaGa1-aN势阱层中0%≤a≤90%，在AlbGa1-bN势垒层中2%≤b≤100%，且2%≤b-a≤10%。
进一步，AlaGa1-aN势阱层和AlbGa1-bN势垒层的厚度范围为10-100nm。
进一步，多量子阱结构的周期个数为2-100个。
进一步，所述成核层具体为AlN成核层。
进一步，所述衬底具体为蓝宝石衬底、碳化硅衬底或者硅衬底。
进一步，低势垒多量子阱高阻缓冲层的数量为一组或者多组。
一种低势垒多量子阱高阻缓冲层外延结构的制备方法，包括以下步骤：
步骤一：于衬底上外延生长成核层；
步骤二：于成核层上生长低势垒多量子阱高阻缓冲层，所述低势垒多量子阱高阻缓冲层包括交替层叠的AlaGa1-aN势阱层和AlbGa1-bN势垒层；重复或阶梯式改变参数地生长一定周期的AlaGa1-aN势阱层和AlbGa1-bN势垒层，得到一组或多组低势垒多量子阱高阻缓冲层；
步骤三：于低势垒多量子阱高阻缓冲层上外延生长GaN层。
进一步，在步骤一中，利用金属有机化学气相沉积设备在所选用的衬底上生长AlN成核层，生长高温AlN的表面温度为1000-1200℃，厚度为100-500nm；生长低温GaN成核层表面温度为450-550℃，厚度为5-30nm；生长低温AIN表面温度为600-900℃，厚度为5-50nm。
进一步，在步骤二中，低势垒多量子阱高阻缓冲层的制备方法为：
TMGa流量为0-200sccm，TMAl流量为20-600sccm，NH3的流量为1500-30000 sccm，外延生长表面温度950-1100℃，50-100mbar在上述MO流量，V/III比和表面温度的生长条件下AlbGa1-bN层生长速度为0.5um/h-2um/h，Al组分为2%-100%，厚度为10-100nm，生长高Al组分的AlbGa1-bN势垒层；
TMGa流量为15-300sccm，TMAl流量为0-600sccm，NH3的流量为1500-30000 sccm，外延生长表面温度950-1100℃，50-100mbar在上述MO流量，V/III比和表面温度的生长条件下AlbGa1-bN层生长速度为0.5um/h-3um/h，Al组分为0%-90%，厚度为10-100nm；在高Al组分AlbGa1-bN层上生长低Al组分的AlaGa1-aN势阱层。
进一步，在步骤三中，在TMGa流量为100-500sccm，NH3流量为5000-30000sccm，生长表面温度为900-1050℃，反应室气压为50-200mbar，生长速率为1.5-3um/h的条件下生长高阻的GaN缓冲层。
由于不同Al组分的AlGaN具有不同禁带宽度（AlN的禁带宽度为6.2eV，GaN的禁带宽度仅有3.4eV），因此通过生长不同Al组分的AlGaN可以获得多量子阱结构。利用多量子阱中的势垒与势阱界面自发极化强度和压电极化强度差值形成的剩余极化电荷可以在界面形成电子和空穴的势阱，从而耗尽多量子阱中的AlGaN势垒层和势阱层的背景电子。另外，在低势垒多量子阱高阻缓冲层中，势阱与势垒的组分差值小于10%，也避免过多极化电荷形成的界面导电通道沟道，从而获得高阻值的AlGaN基缓冲层。与此同时，多量子阱中的周期势垒势阱结构，可以增加载流子散射增加缓冲层电阻而且周期性的应力结构，可以有效过滤穿透位错提高外延膜的晶体质量。通过利用具有低势垒多量子阱结构制备高阻缓冲层与传统的控制MOCVD生长参数和引入金属杂质能级获得高阻值GaN方法相比不仅不用担心污染反应室，而且还可以获得高质量的高阻GaN基缓冲层。
本发明具有以下优点：
1．本发明通过生长低势垒多量子阱高阻缓冲层，利用低势垒多量子阱中的界面极化电荷形成的势阱耗尽背景载流子，从而获得高阻值的GaN基缓冲层；
2．通过设计不同Al组分的AlGaN基低势垒多量子阱层，可以用来作为Si衬底上GaN外延生长的高阻应力传递缓冲层以及HEMT器件结构中的高阻值背势垒层；
3．利用多量子阱周期性的应力变化可以促进穿透位错湮灭从而提高GaN基缓冲层的晶体质量。
附图说明
图1是本发明的结构示意图；
图2是本发明的低势垒多量子阱结构示意图；
图3是本发明运用在硅衬底上作为应力传递层的外延结构示意图；
图4是图3的垂直漏电曲线；
图5是本发明运用在碳化硅衬底上作为背势垒层的外延结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详述。本发明所揭示的是一种低势垒多量子阱高阻缓冲层外延结构，如图1和图2所示，包括由下至上层叠设置的衬底1、成核层2、低势垒多量子阱高阻缓冲层3和GaN层4。
在所述低势垒多量子阱高阻缓冲层3中，每个多量子阱周期中包括层叠的AlaGa1- aN势阱层和AlbGa1-bN势垒层；在AlaGa1-aN势阱层中0%≤a≤90%，在AlbGa1-bN势垒层中2%≤b≤100%，且2%≤b-a≤10%。
由于不同Al组分AlGaN极化强度的差异在异质结的界面会存在空间固定的极化电荷，从而形成电子或空穴的势阱。利用多量子阱界面中的电子和空穴势阱可以有效耗尽多量子阱中的AlGaN势垒和势阱层背景载流子，另外，低势垒结构（势阱与势垒的组分差小于10%）也避免过多极化电荷形成的界面导电通道沟道，从而获得高阻值的AlGaN基缓冲层。多量子阱结构中的周期性应力变化也可以起到过滤外延生长中的穿透位错作用从而提高外延薄膜的晶体质量。
进一步，AlaGa1-aN势阱层和AlbGa1-bN势垒层的厚度范围为10-100nm。
进一步，多量子阱结构的周期个数为2-100个。如图2所示，交替层叠设置的AlaGa1-aN层311……3n1，所述AlbGa1-bN层312……3n2；其中，AlaGa1-aN层为低Al组分，AlbGa1-bN层为高Al组分。
进一步，所述成核层2具体为AlN成核层。
进一步，所述衬底1具体为蓝宝石衬底、碳化硅衬底或者硅衬底。
一种低势垒多量子阱高阻缓冲层外延结构的制备方法，包括以下步骤：步骤一：于衬底1上外延生长成核层2；步骤二：于成核层2上生长低势垒多量子阱高阻缓冲层3，所述低势垒多量子阱高阻缓冲层3包括交替层叠的AlaGa1-aN势阱层和AlbGa1-bN势垒层；重复或阶梯式改变参数地生长一定周期的AlaGa1-aN势阱层和AlbGa1-bN势垒层，得到一组或多组低势垒多量子阱高阻缓冲层3；步骤三：于低势垒多量子阱高阻缓冲层3上外延生长GaN层4。
进一步，在步骤一中，利用金属有机化学气相沉积设备在所选用的衬底上生长AlN成核层，生长高温AlN的表面温度为1000-1200℃，厚度为100-500nm；生长低温GaN成核层表面温度为450-550℃，厚度为5-30nm；生长低温AIN表面温度为600-900℃，厚度为5-50nm。
进一步，在步骤二中，低势垒多量子阱高阻缓冲层3的制备方法为：
TMGa流量为0-200sccm，TMAl流量为20-600sccm，NH3的流量为1500-30000 sccm，外延生长表面温度950-1100℃，50-100mbar在上述MO流量，V/III比和表面温度的生长条件下AlbGa1-bN层生长速度为0.5um/h-2um/h，Al组分为2%-100%，厚度为10-100nm，生长高Al组分的AlbGa1-bN势垒层；
TMGa流量为15-300sccm，TMAl流量为0-600sccm，NH3的流量为1500-30000 sccm，外延生长表面温度950-1100℃，50-100mbar在上述MO流量，V/III比和表面温度的生长条件下AlbGa1-bN层生长速度为0.5um/h-3um/h，Al组分为0%-90%，厚度为10-100nm；在高Al组分AlbGa1-bN层上的生长低Al组分的AlaGa1-aN势阱层。
进一步，在步骤三中，TMGa流量为100-500sccm，NH3流量为5000-30000sccm，生长表面温度为900-1050℃，反应室气压为50-200mbar，生长速率为1.5-3um/h的条件下生长高阻的GaN缓冲层。
实施例一：将本发明运用在硅衬底上作为应力传递层的外延结构，如图3所示，其外延结构由下至上包含硅Si衬底11，AlN成核层21，多组低势垒多量子阱应力传递层31和GaN层41。按照如下方法制备。
（1）利用MOCVD在1mm厚的6寸硅衬底11上生长AlN成核层21。在1050℃高温脱附10min去掉Si表面的氧化物和杂质，露出台阶状的表面形貌。然后降低温度到900℃预通TMAl：TMAl流量为15sccm预通TMAl时间为2min；生长低温AlN层：TMAl流量为200sccm，生长时间5min，低温AlN厚度15nm；升温到1100℃下生长高温AlN层：生长温度为1100℃，TMAl流量为250 sccm，NH3流量3000sccm，反应室气压为70mbar，生长速度0.3um/h左右，生长时间40min。AlN成核层21厚度为200nm左右。
（2）利用MOCVD继续在（1）的AlN成核层21上继续生长低势垒多量子阱结构作为应力传递层；第一组低势垒多量子阱结构的平均Al组分为75%左右，生长包括：①、生长高Al组分的AlbGa1-bN低势垒层生长条件为：MO流量其中TMGa为27sccm，TMAl为515 sccm，同时NH3的流量为1500 sccm（Al组分为76.5%）；表面温度1050℃，生长时间55s厚度为12nm左右；②、生长低Al组分的AlaGa1-aN势阱层，生长条件为：MO流量其中TMGa为30 sccm，TMAl为510 sccm，同时NH3的流量为2000 sccm（Al组分为74.5%）；表面温度1050℃，生长时间165s厚度为36nm左右；重复生长8个周期的①-②得到厚度为384nm左右平均Al组分75%的低势垒多量子阱应力传递层。
（3）利用MOCVD继续在（2）的75%平均Al组分的多量子阱层上继续生长平均Al组分为50%左右的多量子阱结构作为第二组多量子阱应力传递层。第二组多量子阱层的生长包括：①、生长高Al组分的AlbGa1-bN低势垒层生长条件为：MO流量其中TMGa为52sccm，TMAl为487 sccm，同时NH3的流量为1500 sccm （Al组分为54%）；表面温度1050℃，生长时间48s厚度为12nm左右；②、生长低Al组分的AlaGa1-aN势阱层，生长条件为：MO流量其中TMGa为58sccm，TMAl为445 sccm，同时NH3的流量为2000 sccm（Al组分从49%）；表面温度1050℃，生长时间190s厚度为48nm左右；重复生长18个周期的①-②得到厚度为1080nm左右平均Al组分50%的低势垒多量子阱结构应力传递层。
（4）利用MOCVD继续在（3）的50%平均Al组分的多量子阱层上继续生长平均Al组分为25%左右的多量子阱结构作为第三组多量子阱应力传递层。第三组低势垒多量子阱应力传递层生长包括：①、生长高Al组分的AlbGa1-bN低势垒层生长条件为：MO流量其中TMGa为152sccm，TMAl为565 sccm，同时NH3的流量为1500 sccm（Al组分为32%）；表面温度1050℃，生长时间24s厚度为12nm左右；②、生长低Al组分的AlaGa1-aN势阱层，生长条件为：MO流量其中TMGa为170 sccm，TMAl为423 sccm，同时NH3的流量为2000 sccm（Al组分从24%）；表面温度1050℃，生长时间154s厚度为84nm左右；重复生长16个周期的①-②得到厚度为1.55um左右平均Al组分25%的低势垒多量子阱结构应力传递层。
（5）上述多组低势垒多量子阱应力传递层上生长高阻GaN层41，高阻GaN层41为低温低压生长的GaN层，TMGa流量为200sccm，同时NH3的流量为12000 sccm，生长表面温度为1000℃左右，反应室气压为50mbar，生长速率为2.5um/h左右，生长时间为40min，厚度为1600nm左右。
上述结构测试的垂直漏电结果如图4所示，其具有低势垒多量子阱高阻层，可以降低AlGaN基应力传递层的背景浓度增加载流子的散射，从而得到具有低漏电值（80nA/mm2 @650V）的高阻GaN基缓冲层。
实施例二：将本发明运用在碳化硅衬底上作为背势垒层的外延结构，如图5所示，其外延结构由下至上包含SiC衬底12、AlN成核层22、低势垒多量子阱背势垒层31、GaN沟道层42、AlN插层5、AlGaN势垒层6和GaN帽层7。按照如下方法制备。
（1）利用MOCVD在500um厚的6寸碳化硅衬底12上生长AlN成核层22。在1050℃高温脱附10min去掉SiC表面的氧化物和杂质，露出台阶状的表面形貌。然后高温下生长AlN成核层：生长温度为1100℃，TMAl流量为250 sccm，NH3流量3000sccm，反应室气压为70mbar，生长速度0.3um/h左右，生长时间40min。AlN成核层22厚度为200nm左右。
（2）利用MOCVD继续在（1）的AlN成核层22上继续生长低势垒多量子阱背势垒层32；低势垒多量子阱背势垒层31的平均Al组分为4%左右，生长包括①、生长高Al组分的AlbGa1- bN低势垒层生长条件为：MO流量其中TMGa为258sccm，TMAl为108 sccm，同时NH3的流量为1500 sccm（Al组分为6%左右）；表面温度1000℃，生长时间90s厚度为50nm左右；②.生长低Al组分的AlaGa1-aN势阱层，生长条件为：MO流量其中TMGa为269 sccm，TMAl为36 sccm，同时NH3的流量为2000 sccm（Al组分2%左右）；表面温度1000℃，生长时间90s厚度为50nm左右；重复生长13个周期的①-②得到厚度为1.3um左右平均Al组分4%的低势垒多量子阱结构背势垒层32。
（3）利用MOCVD继续在（2）的4%平均Al组分的多量子阱层上继续生长高温GaN沟道层42；高温GaN沟道层42生长条件为：TMGa流量为200sccm，同时NH3的流量为30000 sccm，生长表面温度为1060℃，反应室气压为200mbar，生长速率为2um/h，生长时间360s厚度为200nm左右。
（4）利用MOCVD继续在（3）GaN沟道层42上继续生长AlN插层5、AlGaN势垒层6和GaN帽层7，AlGaN势垒层6的Al组分（25%）厚度为20nm的AltGa1-tN层。具体生长条件为：生长过程中TMAl流量为200sccm，TMGa流量为90sccm，NH3的流量为9000 sccm，外延生长的表面温度1060℃，反应室气压为75mbar，在上述MO流量，V/III比和表面温度的生长条件下势垒生长速度为0.6um/h，生长时间为：AlN插层5生长时间为 24s；AlGaN势垒层6生长时间为2min；GaN帽层7生长时间为30s。
本发明使用低势垒多量子阱结构制备高阻氮化镓基缓冲层（垂直漏电80nA/mm2 @650V），制作方法简单，无需二次外延，对反应室无污染，可控性强，可以有效减小缓冲层漏电流，同时，利用多量子阱结构中的周期性应力可以有效过滤氮化镓缓冲层穿透位错，改善外延材料的晶体质量，从而改善器件高压特性和减小器件的无用功耗，适合实际生产应用。
以上所述，仅为本发明较佳的具体实施方式，但本发明的设计构思并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，利用此构思对本发明进行非实质性的改动，均属于侵犯本发明保护范围的行为。
Claims (9)
1.一种低势垒多量子阱高阻缓冲层外延结构，其特征在于：包括由下至上层叠设置的衬底、成核层、低势垒多量子阱高阻缓冲层和GaN层；在所述低势垒多量子阱高阻缓冲层中，每个多量子阱周期中包括交替层叠的AlaGa1-aN势阱层和AlbGa1-bN势垒层；在AlaGa1-aN势阱层中0%≤a≤90%，在AlbGa1-bN势垒层中2%≤b≤100%，且2%≤b-a≤10%。
2.根据权利要求1所述的一种低势垒多量子阱高阻缓冲层外延结构，其特征在于：AlaGa1-aN势阱层和AlbGa1-bN势垒层的厚度范围为10-100nm。
3.根据权利要求1所述的一种低势垒多量子阱高阻缓冲层外延结构，其特征在于：多量子阱结构的周期个数为2-100个。
4.根据权利要求1所述的一种低势垒多量子阱高阻缓冲层外延结构，其特征在于：所述成核层具体为AlN成核层。
5.根据权利要求1所述的一种低势垒多量子阱高阻缓冲层外延结构，其特征在于：所述衬底具体为蓝宝石衬底、碳化硅衬底或者硅衬底。
6.根据权利要求1所述的一种低势垒多量子阱高阻缓冲层外延结构，其特征在于：低势垒多量子阱高阻缓冲层的数量为一组或者多组。
7.一种权利要求1-6任一项所述的低势垒多量子阱高阻缓冲层外延结构的制备方法，其特征在于：包括以下步骤：
步骤一：于衬底上外延生长成核层；
步骤二：于成核层上生长低势垒多量子阱高阻缓冲层，所述低势垒多量子阱高阻缓冲层包括交替层叠的AlaGa1-aN势阱层和AlbGa1-bN势垒层；重复或阶梯式改变参数地生长一定周期的AlaGa1-aN势阱层和AlbGa1-bN势垒层，得到一组或多组低势垒多量子阱高阻缓冲层；
步骤三：于低势垒多量子阱高阻缓冲层上外延生长GaN层。
8.根据权利要求7所述的制备方法，其特征在于：在步骤二中，低势垒多量子阱高阻缓冲层的制备方法为：
TMGa流量为0-200sccm，TMAl流量为20-600sccm，NH3的流量为1500-30000 sccm，外延生长表面温度950-1100℃，反应室气压为50-100mbar，在上述MO流量，V/III比和表面温度的生长条件下AlbGa1-bN势垒层生长速度为0.5um/h-2um/h，Al组分为2%-100%，厚度为10-100nm，生长高Al组分的AlbGa1-bN势垒层；
TMGa流量为15-300sccm，TMAl流量为0-600sccm，NH3的流量为1500-30000 sccm，外延生长表面温度950-1100℃，反应室气压为50-100mbar，在上述MO流量，V/III比和表面温度的生长条件下AlaGa1-aN势阱层生长速度为0.5um/h-3um/h，Al组分为0%-90%，厚度为10-100nm；在高Al组分AlbGa1-bN势垒层上的生长低Al组分的AlaGa1-aN势阱层。
9.根据权利要求7所述的制备方法，其特征在于：在步骤三中，在TMGa流量为100-500sccm，NH3流量为5000-30000sccm，生长表面温度为900-1050℃，反应室气压为50-200mbar，生长速率为1.5-3um/h的条件下生长高阻的GaN缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910695339.0A CN110429128B (zh) | 2019-07-30 | 2019-07-30 | 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910695339.0A CN110429128B (zh) | 2019-07-30 | 2019-07-30 | 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110429128A CN110429128A (zh) | 2019-11-08 |
| CN110429128B true CN110429128B (zh) | 2022-09-13 |
Family
ID=68411409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910695339.0A Active CN110429128B (zh) | 2019-07-30 | 2019-07-30 | 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110429128B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446313B (zh) * | 2020-03-11 | 2021-11-26 | 长春理工大学 | 一种量子阱结构及其生长方法 |
| CN116469981A (zh) * | 2023-06-09 | 2023-07-21 | 江西兆驰半导体有限公司 | 一种高光效发光二极管及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241352A (zh) * | 2014-09-26 | 2014-12-24 | 中国科学院半导体研究所 | 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法 |
| CN108899365A (zh) * | 2018-05-30 | 2018-11-27 | 厦门市三安集成电路有限公司 | 高阻GaN基缓冲层外延结构及其制备方法 |
| CN109830535A (zh) * | 2018-11-23 | 2019-05-31 | 厦门市三安集成电路有限公司 | 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法 |
| CN209071337U (zh) * | 2018-06-07 | 2019-07-05 | 新磊半导体科技（苏州）有限公司 | 带多量子阱缓冲层的phemt低噪声放大器外延结构 |
| CN110047924A (zh) * | 2018-12-20 | 2019-07-23 | 泉州三安半导体科技有限公司 | 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150085724A (ko) * | 2014-01-16 | 2015-07-24 | 엘지전자 주식회사 | 질화물 반도체 소자 및 그 제조 방법 |
-
2019
- 2019-07-30 CN CN201910695339.0A patent/CN110429128B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241352A (zh) * | 2014-09-26 | 2014-12-24 | 中国科学院半导体研究所 | 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法 |
| CN108899365A (zh) * | 2018-05-30 | 2018-11-27 | 厦门市三安集成电路有限公司 | 高阻GaN基缓冲层外延结构及其制备方法 |
| CN209071337U (zh) * | 2018-06-07 | 2019-07-05 | 新磊半导体科技（苏州）有限公司 | 带多量子阱缓冲层的phemt低噪声放大器外延结构 |
| CN109830535A (zh) * | 2018-11-23 | 2019-05-31 | 厦门市三安集成电路有限公司 | 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法 |
| CN110047924A (zh) * | 2018-12-20 | 2019-07-23 | 泉州三安半导体科技有限公司 | 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110429128A (zh) | 2019-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108400159B (zh) | 具有多量子阱高阻缓冲层的hemt外延结构及制备方法 | |
| CN112701160B (zh) | 氮化镓基高电子迁移率晶体管外延片及其制备方法 | |
| US9419125B1 (en) | Doped barrier layers in epitaxial group III nitrides | |
| KR20030023742A (ko) | 질화 인듐 갈륨 채널의 고전자 이동도 트랜지스터 및 그제조 방법 | |
| CN108899365B (zh) | 高阻GaN基缓冲层外延结构及其制备方法 | |
| JP2005167275A (ja) | 半導体素子 | |
| CN109742140B (zh) | 具有单边渐变多量子阱的高阻氮化镓基缓冲层及制备方法 | |
| JP2019528571A (ja) | イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長 | |
| CN115842042B (zh) | 一种外延层结构及其制备方法和应用 | |
| CN110429128B (zh) | 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 | |
| CN115360236A (zh) | 一种具有高阻缓冲层的GaN HEMT器件及其制备方法 | |
| CN111063726A (zh) | 一种Si基氮化镓器件的外延结构 | |
| JP2009021279A (ja) | 半導体エピタキシャルウエハ | |
| CN108767008B (zh) | 一种具有高阻GaN缓冲层的HEMT及其制备方法 | |
| CN110047924B (zh) | 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法 | |
| CN111009468A (zh) | 一种半导体异质结构制备方法及其用途 | |
| KR102111459B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN109830535B (zh) | 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法 | |
| CN106601790A (zh) | 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法 | |
| JP2018098356A (ja) | Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法 | |
| CN111009579A (zh) | 半导体异质结构及半导体器件 | |
| CN114551594A (zh) | 一种外延片、外延片生长方法及高电子迁移率晶体管 | |
| JP3987360B2 (ja) | エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス | |
| CN210073765U (zh) | 一种AlGaN双异质结高阻缓冲层外延结构 | |
| CN212010976U (zh) | 一种GaN基外延结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |