JP2009021279A - 半導体エピタキシャルウエハ - Google Patents

Abstract

【課題】チャネル層直下のバッファ層において、高い絶縁性を有しかつ過剰な不純物を含有しないGaNバッファ層を形成することによって、複数の電界効果トランジスタ（FET）で構成される半導体チップの製造に際して好適に用いられる半導体エピタキシャルウエハを供給する。
【解決手段】本発明の半導体エピタキシャルウエハは、基板の上にバッファ層を有し、前記バッファ層の直上にチャネル層となるエピタキシャル層を有する半導体エピタキシャルウエハであって、前記バッファ層がAl_XGa_1-XNバッファ層（0≦X≦1）、AlNバッファ層、GaNバッファ層を順次積層した構造からなり、かつ前記 GaNバッファ層が1×10⁷ Ω・cm以上の電気抵抗率を有し、3×10¹⁶〜2×10¹⁷ cm^-3の炭素濃度を有する。
【選択図】図２

Description

本発明は、半導体エピタキシャルウエハに関し、特に、高電子移動度トランジスタ（HEMT）やヘテロ接合バイポーラトランジスタ（HBT）等を含む電界効果トランジスタ（FET）の製造の際に用いられる半導体エピタキシャルウエハに関するものである。

図１は、HEMT用エピタキシャルウエハの概略構造例を示した断面模式図である。図１のHEMT用エピタキシャルウエハは、サファイヤからなる基板１上にエピタキシャル成長したバッファ層２、チャネル層３、キャリア供給層４、およびコンタクト層５よりなる。基板１は、エピタキシャル成長するための下地である。バッファ層２は、基板表面の残留不純物によるデバイス特性劣化を防ぐ働きや、チャネル層からのリーク電流を防ぐ働きがあり、例えば、Al_XGa_1-XN（0≦X≦1）バッファ層21、AlNバッファ層22、GaNバッファ層23から構成される。チャネル層３は、自由電子が流れる層であり、高純度である必要がある。キャリア供給層４は、n型導電性不純物がドーピングされており、発生した自由電子をチャネル層３へ供給する。コンタクト層５は、電極を形成するための層である。

一般的な半導体チップは、複数のFET素子から形成される事が多く、素子間の分離において、チャネル層に対しイオン注入することで電子の活性化制御が行われている。近年はトランジスタの高集積化が進展し、特に素子間の分離技術は、半導体チップの信頼性向上に必要不可欠な技術となっている。一方、イオン注入によって電子の活性化を制御できる深さには種々の制約があるため、チャネル層の下に形成されるバッファ層には高い絶縁性が求められる。

しかしながら、GaN（窒化ガリウム）やAlN（窒化アルミニウム）等からなるエピタキシャル層を成長させたエピタキシャルウエハの製造においては、清浄化や高純度化の技術が未だ発展途上である等の理由により、エピタキシャル層への導電性不純物の混入が起こり易い。その結果、高い絶縁性が求められるバッファ層が、チャネル層の導電性に近い程度まで導電性を帯びてしまうという問題がある。

このような問題に対し、例えば、特許文献１（特開2006−114655号公報）に記載された半導体エピタキシャルウエハでは、基板の上にバッファ層を有する半導体エピタキシャルウエハにおいて、前記バッファ層がAl_XGa_1-XNバッファ層（0≦X＜1）、AlNバッファ層、GaNバッファ層を順に形成した構造からなり、且つ前記Al_XGa_1-XNバッファ層に1×10¹⁸ cm^-3以上の炭素と5×10¹⁷ cm^-3以上のn型ドーパントを添加している。これにより、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現した電界効果トランジスタ（FET、HEMTなど）を作製する際に好適に用いられる半導体エピタキシャルウエハを提供することができるとしている。

特開２００６−１１４６５５号公報

しかしながら、特許文献１に記載の半導体エピタキシャルウエハにおいても、バッファ層に期待される絶縁性が十分に達成されたとは言えず、より高い絶縁性を有するバッファ層が望まれている。また、特許文献１に記載の半導体エピタキシャルウエハでは、バッファ層中に非常に高い濃度の不純物を添加することから、バッファ層中の結晶欠陥が必然的に増加することになり、当該バッファ層（Al_XGa_1-XNバッファ層）よりも上層のエピタキシャル層に対する影響が懸念される。

従って、本発明の目的は、チャネル層直下のバッファ層において、高い絶縁性を有しかつ過剰な不純物を含有しないGaNバッファ層を形成することによって、複数の電界効果トランジスタ（FET）で構成される半導体チップの製造に際して好適に用いられる半導体エピタキシャルウエハを供給することにある。

本発明者らは、GaNやAlN等からなるエピタキシャル層を成長させたFET用のエピタキシャルウエハにおいて、現在の製造技術（例えば、MOVPE法）でバッファ層形成中に不可避的に混入する導電性不純物の相殺に関する詳細な検討から、炭素の添加濃度を適切に制御することがバッファ層の電気抵抗率（絶縁性）向上に大きく寄与することを見出したことに基づき、本発明を完成した。

本発明は、上記目的を達成するため、基板の上にバッファ層を有し、前記バッファ層の直上にチャネル層となるエピタキシャル層を有する半導体エピタキシャルウエハであって、前記バッファ層がAl_XGa_1-XNバッファ層（0≦X≦1）、AlNバッファ層、GaNバッファ層を順次積層した構造からなり、かつ前記 GaNバッファ層が1×10⁷ Ω・cm以上の電気抵抗率を有することを特徴とする半導体エピタキシャルウエハを提供する。

また、本発明は、上記目的を達成するため、基板の上にバッファ層を有し、前記バッファ層の直上にチャネル層となるエピタキシャル層を有する半導体エピタキシャルウエハであって、前記バッファ層がIn_YGa_1-YNバッファ層（0≦Y≦1）、Al_XGa_1-XNバッファ層（0≦X≦1）、AlNバッファ層、GaNバッファ層を順次積層した構造からなり、かつ前記 GaNバッファ層が1×10⁷ Ω・cm以上の電気抵抗率を有することを特徴とする半導体エピタキシャルウエハを提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体エピタキシャルウエハにおいて、前記 GaNバッファ層よりも下層のバッファ層が、1×10⁷ Ω・cm以上の電気抵抗率を有することを特徴とする半導体エピタキシャルウエハを提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体エピタキシャルウエハにおいて、前記 GaNバッファ層が、3×10¹⁶〜2×10¹⁷ cm^-3の炭素濃度を有することを特徴とする半導体エピタキシャルウエハを提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体エピタキシャルウエハにおいて、前記 GaNバッファ層よりも下層のバッファ層が、それぞれ3×10¹⁶〜2×10¹⁷ cm^-3の炭素濃度を有することを特徴とする半導体エピタキシャルウエハを提供する。

また、本発明は、上記目的を達成するため、上記の本発明に係る半導体エピタキシャルウエハにおいて、前記基板が、サファイヤ基板、GaN基板、またはSiC基板からなることを特徴とする半導体エピタキシャルウエハを提供する。

本発明によれば、チャネル層直下のバッファ層（特にGaNバッファ層）に所定量の炭素を添加することにより、バッファ層の絶縁性を効果的に高めることができ、複数の電界効果トランジスタ（FET）で構成される半導体チップの製造において好適に用いられる半導体エピタキシャルウエハを供給することができる。

以下、実施例に基づいて、本発明に係る実施の形態を説明する。ただし、本発明はここで取り上げた実施例に限定されることはない。

（バッファ層に添加する炭素濃度が該バッファ層の絶縁性に及ぼす効果）
有機金属気相成長（MOVPE）装置を用い、GaNバッファ層に添加する炭素濃度を変化させて、該バッファ層の絶縁性に与える影響について調査した。作製したエピタキシャルウエハは、基板上にエピタキシャル層（GaNバッファ層）が１層のみの最も単純な形とした。表１に、作製したエピタキシャルウエハの仕様を示す。なお、表中のエピタキシャル層組成、エピタキシャル層厚さ、および添加した炭素濃度は、いずれも公称値である。また、添加した炭素濃度5×10¹⁵ cm^-3は、アンドープを意味する。

基板には、厚さ500μmのサファイヤ基板を用いた。GaNバッファ層の成長にあたり、Ga（ガリウム）原料としてGa(CH₃)₃（トリメチルガリウム）を用い、N（窒素）原料としてNH₃（アンモニア）を用い、キャリアガスとして高純度水素を用いた。

また、GaNバッファ層中の公称炭素濃度は、アンドープ（5×10¹⁵ cm^-3）、2×10¹⁶ cm^-3、5×10¹⁶ cm^-3、8×10¹⁶ cm^-3、1×10¹⁷ cm^-3、2×10¹⁷ cm^-3とした。C（炭素）原料としてはCBr₄（四臭化炭素）を用いた。

上記のように作製した各エピタキシャルウエハに対し、絶縁性の評価としてGaNバッファ層の電気抵抗率（印加電圧＝10 V）を測定した。結果を図２に示す。図２は、GaNバッファ層に添加した炭素濃度と電気抵抗率の関係を示すグラフである。

図２の結果から、GaNバッファ層の電気抵抗率は、炭素濃度の増加と共に急激に増大し、その後、略飽和しているように見える。また、アンドープGaNバッファ層の電気抵抗率は、3×10³Ω・cm程度と絶縁性が低いことが判る。これは、現在の製造技術において、バッファ層形成中に不可避的に混入する導電性不純物（主にn型導電性不純物）に対し、p型導電性ドーパントである炭素で補償（相殺）することにより、バッファ層の電気抵抗率（絶縁性）を高めることができたものと考えられる。ただし、本発明の領域を超えて炭素濃度が過剰になると、p型導電性を示して電気抵抗率（絶縁性）が低下するものと考えられる。

絶縁性の指標としての電気抵抗率は、1×10⁷ Ω・cm以上が望ましい。より望ましくは1×10⁸ Ω・cm以上であり、更に望ましくは1×10⁹ Ω・cm以上である。また、添加する炭素濃度は、3×10¹⁶〜2×10¹⁷ cm^-3が好ましい。より好ましくは4×10¹⁶〜1×10¹⁷ cm^-3であり、更に好ましくは6×10¹⁶〜1×10¹⁷ cm^-3である。

なお、上記実施例では、GaNバッファ層について検討を行ったが、AlNバッファ層およびAl_XGa_1-XNバッファ層（0≦X≦1）においてもGaNバッファ層の場合と同様な効果を得ることができる。また、上記実施例では、基板としてサファイヤ基板を用いたが、基板としてGaN基板やSiC（炭化珪素）基板を用いても、サファイヤ基板を用いた場合と同様な効果を得ることができる。

以上のことから、MOVPE法によるGaNやAlN等の窒化物系バッファ層の形成においては、所定濃度の炭素を添加することによって、バッファ層に期待される高い絶縁性が達成できる。

〔実施の形態の効果〕
上記の本発明の実施の形態によれば、下記の効果を奏する。
（１）本発明の半導体エピタキシャルウエハは、チャネル層直下のバッファ層が高い絶縁性を有することから、複数のFET素子で構成される半導体チップの製造において、素子間の分離を安定して行うことができる。
（２）本発明の半導体エピタキシャルウエハは、複数のFET素子で構成される半導体チップの製造において、素子間の分離を安定して行うことができることから、当該半導体チップの信頼性向上に寄与することができる。
（３）本発明の半導体エピタキシャルウエハは、チャネル層直下のバッファ層中の炭素濃度が従来技術に比して小さいことから、バッファ層中の結晶欠陥の増大を抑制することができる。

HEMT用エピタキシャルウエハの概略構造例を示した断面模式図である。 GaNバッファ層に添加した炭素濃度と電気抵抗率の関係を示すグラフである。

符号の説明

１…基板、２…バッファ層、３…チャネル層、４…キャリア供給層、５…コンタクト層、21…Al_XGa_1-XN（0≦X≦1）バッファ層、22…AlNバッファ層、23…GaNバッファ層。

Claims (6)

1. 基板の上にバッファ層を有し、前記バッファ層の直上にチャネル層となるエピタキシャル層を有する半導体エピタキシャルウエハであって、
   前記バッファ層がAl_XGa_1-XNバッファ層（0≦X≦1）、AlNバッファ層、GaNバッファ層を順次積層した構造からなり、かつ前記 GaNバッファ層が1×10⁷ Ω・cm以上の電気抵抗率を有することを特徴とする半導体エピタキシャルウエハ。
2. 基板の上にバッファ層を有し、前記バッファ層の直上にチャネル層となるエピタキシャル層を有する半導体エピタキシャルウエハであって、
   前記バッファ層がIn_YGa_1-YNバッファ層（0≦Y≦1）、Al_XGa_1-XNバッファ層（0≦X≦1）、AlNバッファ層、GaNバッファ層を順次積層した構造からなり、かつ前記 GaNバッファ層が1×10⁷ Ω・cm以上の電気抵抗率を有することを特徴とする半導体エピタキシャルウエハ。
3. 請求項１乃至請求項２に記載の半導体エピタキシャルウエハにおいて、
   前記 GaNバッファ層よりも下層のバッファ層が、1×10⁷ Ω・cm以上の電気抵抗率を有することを特徴とする半導体エピタキシャルウエハ。
4. 請求項１乃至請求項３のいずれかに記載の半導体エピタキシャルウエハにおいて、
   前記 GaNバッファ層が、3×10¹⁶〜2×10¹⁷ cm^-3の炭素濃度を有することを特徴とする半導体エピタキシャルウエハ。
5. 請求項４に記載の半導体エピタキシャルウエハにおいて、
   前記 GaNバッファ層よりも下層のバッファ層が、それぞれ3×10¹⁶〜2×10¹⁷ cm^-3の炭素濃度を有することを特徴とする半導体エピタキシャルウエハ。
6. 請求項１乃至請求項５のいずれかに記載の半導体エピタキシャルウエハにおいて、
   前記基板が、サファイヤ基板、GaN基板、またはSiC基板からなることを特徴とする半導体エピタキシャルウエハ。

Images