JP2018113358A - 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ - Google Patents

高電子移動度トランジスタの製造方法、高電子移動度トランジスタ Download PDF

Info

Publication number
JP2018113358A
JP2018113358A JP2017003299A JP2017003299A JP2018113358A JP 2018113358 A JP2018113358 A JP 2018113358A JP 2017003299 A JP2017003299 A JP 2017003299A JP 2017003299 A JP2017003299 A JP 2017003299A JP 2018113358 A JP2018113358 A JP 2018113358A
Authority
JP
Japan
Prior art keywords
buffer layer
high electron
mobility transistor
electron mobility
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017003299A
Other languages
English (en)
Other versions
JP6950185B2 (ja
JP2018113358A5 (ja
Inventor
木下　博之
Hiroyuki Kinoshita
博之 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017003299A priority Critical patent/JP6950185B2/ja
Priority to US15/713,727 priority patent/US10297447B2/en
Publication of JP2018113358A publication Critical patent/JP2018113358A/ja
Publication of JP2018113358A5 publication Critical patent/JP2018113358A5/ja
Application granted granted Critical
Publication of JP6950185B2 publication Critical patent/JP6950185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】通電時の特性変動を抑制しつつ、バッファ層に不純物をドープしてドレインリークを抑制することができる高電子移動度トランジスタの製造方法と、その製造方法で製造された高電子移動度トランジスタを提供する。
【解決手段】炭素、鉄又はマグネシウムがドープされた窒化物半導体を有するバッファ層３を形成するバッファ層形成工程と、該バッファ層３の上にショットキー層５を形成するショットキー層形成工程と、該ショットキー層５と該バッファ層３に電子又はプロトンを照射する照射工程と、を備える。
【選択図】図３

Description

本発明は、高電子移動度トランジスタの製造方法とその製造方法で製造された高電子移動度トランジスタに関する。
窒化物半導体を用いて形成された半導体素子は、化合物半導体材料が本質的に有する特性から、高耐圧素子又は高速素子として有望である。近年では窒化物半導体を用いて形成された高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）の実用化が進んでいる。
窒化物半導体であるＧａＮ系化合物半導体を用いて形成された従来の高電子移動度トランジスタでは、サファイア、Ｓｉ又はＳｉＣ基板等に、ＡｌＮもしくはＧａＮからなる下部バッファ層を低温形成し、ＧａＮからなるバッファ層、ＡｌＧａＮからなる電子供給層がこの順に積層され、ヘテロ接合構造が形成されている。電子供給層の上には、ソース電極、ゲート電極およびドレイン電極が設けられている。
このような高電子移動度トランジスタでは、バッファ層と電子供給層とのヘテロ接合界面直下に形成される２次元電子ガスがキャリアとして利用される。ソース電極とドレイン電極にバイアス電圧を印加すると、電子が２次元電子ガス層中を高速走行してソース電極からドレイン電極まで移動する。このとき、ゲート電極に加える電圧を制御してゲート電極直下の空乏層の厚さを変化させることで、ソース電極とドレイン電極との間の電流を制御することができる。
バッファ層中のリーク電流を抑制するためにバッファ層を高抵抗化する必要がある。バッファ層が高抵抗化されていない場合、ドレイン電流をオフした状態で、バッファ層を介してソースとドレインとの間に流れるドレインリークが増加する。特許文献１−３ではバッファ層を高抵抗化する方法が提案されている。特許文献１−３では、ＧａＮからなるバッファ層にＺｎ、Ｍｇ、炭素等の不純物をドーピングしてバッファ層を高抵抗化する。
電子線又はプロトンなどの放射線照射により半導体を高抵抗化することもできる。特許文献４、５では半導体に電子線又はプロトンを照射することによって半導体を高抵抗化する方法が開示されている。
特開２００２−５７１５８号公報 特開２００３−１９７６４３号公報 特開２００７−２５１１４４号公報 特開昭５０−１２６１８０号公報 国際公開第２０１２／０５３０８１号
ドレインリークを抑制するためにはバッファ層に不純物を添加する必要がある。しかしながらバッファ層に過度の不純物を添加すると通電時の特性が変化してしまう。例えばＧａＮ系半導体を用いた高電子移動度トランジスタでは、ＧａＮ系半導体に過度の不純物を添加すると、不純物の形成するトラップにより、電流コラプス又は閾値変動等の特性変動が生じてしまう。電流コラプスとは、出力電流が時間変化し、出力電流特性の再現性が劣化する現象である。このような現象は半導体素子に電流を流した際に添加された不純物の一部が帯電し、帯電した電荷が２次元電子ガス層中の電子の移動に直接的又は間接的に影響を与えることによって発生するものと推測される。
したがって、通電時の特性変動の抑制と、ドレインリークの抑制を両立することは困難である。通電時の特性変動を抑制しつつ、バッファ層に不純物をドープしてドレインリークを抑制することができる高電子移動度トランジスタが求められていた。
本発明は、上述のような課題を解決するためになされたもので、通電時の特性変動を抑制しつつ、バッファ層に不純物をドープしてドレインリークを抑制することができる高電子移動度トランジスタの製造方法と、その製造方法で製造された高電子移動度トランジスタを提供することを目的とする。
本願の発明に係る高電子移動度トランジスタの製造方法は、炭素、鉄又はマグネシウムがドープされた窒化物半導体を有するバッファ層を形成するバッファ層形成工程と、該バッファ層の上にショットキー層を形成するショットキー層形成工程と、該ショットキー層と該バッファ層に電子又はプロトンを照射する照射工程と、を備えたことを特徴とする。
本願の発明に係る高電子移動度トランジスタは、炭素、鉄又はマグネシウムがドープされた窒化物半導体を有するバッファ層と、該バッファ層の上に形成されたショットキー層と、該ショットキー層の上に設けられたゲート電極と、該ショットキー層の上に設けられたソース電極と、該ショットキー層の上に設けられたドレイン電極と、を備え、該バッファ層には、該炭素、鉄又はマグネシウムに起因する第１捕獲中心に加えて、上方ほど密度が高くなるように設けられた第２捕獲中心が形成されたことを特徴とする。
本発明によれば、バッファ層に不純物を添加することに加えて、バッファ層に電子線又はプロトンを照射するので、通電時の特性変動を抑制しつつ、バッファ層に不純物をドープしてドレインリークを抑制することができる。
実施の形態１に係る高電子移動度トランジスタの断面図である。 高電子移動度トランジスタの製造方法を示すフローチャートである。 第１捕獲中心と第２捕獲中心を示す図である。 炭素濃度と電流コラプスの関係を示す図である。 炭素濃度とドレインリークの関係を示す図である。 ＩＶ特性を示す図である。 ＩＶ特性を示す図である。
本発明の実施の形態に係る高電子移動度トランジスタの製造方法と高電子移動度トランジスタについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る高電子移動度トランジスタの断面図である。この高電子移動度トランジスタは例えばサファイア、Ｓｉ又はＳｉＣを材料とする基板１を備えている。基板１の上には複数の化合物半導体層が積層されている。具体的には、基板１の上に形成された下部バッファ層２と、下部バッファ層２の上に形成されたバッファ層３と、バッファ層３の上に形成されたショットキー層５が形成されている。
下部バッファ層２は、低温形成したＡｌＮ又はＧａＮを備えるので低温バッファ層と呼ばれることもある。バッファ層３は炭素がドープされたＧａＮで形成されている。ショットキー層５はＡｌＧａＮで形成されている。基板１の上に下部バッファ層２、バッファ層３、ショットキー層５の順に積層することでヘテロ接合構造が形成されている。
ショットキー層５の上に、ゲート電極７、ソース電極６及びドレイン電極８が形成されている。オーミック電極としてのソース電極６およびドレイン電極８はショットキー層５の上にＡｌＴｉ、Ａｕをこの順に積層して形成されている。ショットキー電極としてのゲート電極７は、ショットキー層５の上にＰｔ、Ａｕをこの順に積層して形成されている。
このような高電子移動度トランジスタにおいて、ショットキー層５とバッファ層３とのヘテロ接合界面直下に２次元電子ガス４が形成される。この２次元電子ガス４がキャリア走行層として利用される。すなわち、ソース電極６とドレイン電極８とにバイアス電圧を印加すると、ショットキー層５からバッファ層３に供給された電子が２次元電子ガス４中を走行してドレイン電極８まで移動する。このとき、ゲート電極７に加える電圧を制御してゲート電極７直下の空乏層の厚さを変化させることで、ソース電極６からドレイン電極８へ流れる電流を制御する。
図２は実施の形態１に係る高電子移動度トランジスタの製造方法を示すフローチャートである。ステップＳ１、Ｓ２、Ｓ３は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって窒化物半導体を積層する工程である。ステップＳ１、Ｓ２、Ｓ３は、基板１を設置したＭＯＣＶＤ装置内に、各層の形成工程において濃度１００％の水素をキャリアガスとして流し続け、同時に圧力を２６．７Ｋｐａ（２００Ｔｏｒｒ）として行う。
この環境において、ステップＳ１では、化合物半導体の原料となるトリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ３）とを、それぞれ１５０μｍｏｌ／ｍｉｎ、１１ｓｌｍの流量でＭＯＣＶＤ装置内に導入し、成長温度９５０℃で、ＡｌＮからなる下部バッファ層２を基板１上にエピタキシャル成長させる。下部バッファ層２の層厚は例えば３０ｎｍである。
次いで、ステップＳ２では、トリメチルガリウム（ＴＭＧ）とＮＨ３とをそれぞれ２２０μｍｏｌ／ｍｉｎ、１１ｓｌｍの流量でＭＯＣＶＤ装置内に導入し、成長温度１０５０℃で、炭素をドーピングしたＧａＮからなるバッファ層３を下部バッファ層２上にエピタキシャル成長させる。バッファ層３の層厚は例えば２μｍである。バッファ層３を形成する工程をバッファ層形成工程という。バッファ層形成工程では、バッファ層３の成長速度を制御することによって、バッファ層３の炭素の添加濃度を１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下とする。バッファ層３の導電型はｐ型である。
次いで、ステップＳ３では、ＴＭＡとＴＭＧとＮＨ３とを、それぞれ１００μｍｏｌ／ｍｉｎ、２０μｍｏｌ／ｍｉｎ、１ｓｌｍの流量でＭＯＣＶＤ装置内に導入し、成長温度１０５０℃で、ＡｌＧａＮからなるショットキー層５をエピタキシャル成長させる。ショットキー層５の層厚は例えば３０ｎｍである。バッファ層３の上にショットキー層５を形成する工程をショットキー層形成工程という。
次いで、ステップＳ４に処理を進める。ステップＳ４では、ステップＳ１、Ｓ２、Ｓ３において窒化物半導体のエピタキシャル成長を終えた基板に、電子線加速装置によって電子線を照射する。この工程を照射工程と称する。照射工程では、１５０ＫｅＶ以上のエネルギで１×１０１６〜１×１０１９／ｃｍ２の照射粒子総量の電子が照射される。照射工程では、ショットキー層５の上方から電子線照射することで、ショットキー層５とバッファ層３に電子が照射される。
図３は、バッファ層３とショットキー層５の捕獲中心を示す図である。バッファ層３には、ドープされた炭素に起因する第１捕獲中心１０が形成されている。第１捕獲中心１０の密度は均一であることが望ましい。この明細書において均一とは厳密に均一な場合に加えて実質的に均一とみなせる場合が含まれる。バッファ層３とショットキー層５には、照射工程で照射された電子による欠陥に起因する第２捕獲中心１２が形成されている。したがってバッファ層３には、第１捕獲中心１０に加えて第２捕獲中心１２が形成されている。バッファ層３とショットキー層５における第２捕獲中心１２は、上方ほど密度が高くなる。したがって、バッファ層３の第２捕獲中心１２の密度は、ショットキー層５側の領域で下部バッファ層２側の領域よりも高くなっている。
照射工程では、フォトリソグラフィを利用したパターンニングによってタングステン又はジルコニウム等の重金属によるマスクを形成してから電子を照射してもよい。そうすると、マスクによって電子線を吸収することができ、所望の領域にのみ電子線を照射することができる。電子線照射によって形成された電荷とトラップは、ドレイン直下などでは空乏層の変化に対して影響を及ぼす可能性がある。そのため、マスクを形成して、ドレイン電極８の直下になる部分には電子を照射しないことが好ましい。なお、窒化物半導体は放射線耐性が高いので、マスクによる放射線の遮蔽作用の選択比が低くても、有意な電子線吸収が期待できる。
次いで、ステップＳ５に処理を進める。ステップＳ５では、まず、フォトリソグラフィを利用したパターンニングによってショットキー層５の上にＳｉＯ２膜からなるマスクを形成する。その後、マスクのうち、ソース電極６およびドレイン電極８を形成すべき領域に各電極形状に対応した開口部を形成する。そして、この開口部にＡｌ、ＴｉおよびＡｕをこの順に蒸着して、ソース電極６およびドレイン電極８を形成する。
さらに、ショットキー層５の上のマスクを一旦除去し、再びショットキー層５上にＳｉＯ２膜からなるマスクを形成する。その後、マスクのうちゲート電極７を形成すべき領域にゲート電極形状に対応した開口部を形成する。そして、この開口部にＰｔおよびＡｕをこの順に蒸着して、ゲート電極７を形成する。こうして、図１の高電子移動度トランジスタが完成する。完成した高電子移動度トランジスタのバッファ層３の比抵抗は９００Ωｃｍ以上となることが好ましい。
（電流コラプス）
図４は、バッファ層３内の炭素濃度と電流コラプスとの関係を示す図である。バッファ層３の厚さは２μｍとした。電流コラプスとは、低電圧動作での高電子移動度トランジスタのオン抵抗と比べて高電圧動作でのオン抵抗値が高くなってしまう現象である。つまり、ドレイン電圧の印加状態によってオン抵抗が変動する現象である。電流コラプスによるオン抵抗の変動を定量化するために、高電子移動度トランジスタをオン状態としたときのソース電極６とドレイン電極８との間の電圧を０〜１０Ｖおよび０〜３０Ｖの範囲で掃引し、各範囲の１０Ｖに対して得られる電流値の比を電流コラプスとする。電流コラプスが「１．０」に近いほど、高電子移動度トランジスタの出力電流特性の再現性が良好である。したがって電流コラプスの値は１に近いことが望ましい。電流コラプスの値は０．８以上とすることが好ましく、０．９以上とすることがより好ましい。
図４は実測値をプロットした図である。図４において、「電子線照射なし」で示される結果は照射工程をスキップして製造された高電子移動度トランジスタに関する。他の３つの結果は、照射工程において１×１ｅ１６／ｃｍ２、１×１ｅ１７／ｃｍ２、１×５ｅ１９／ｃｍ２、の電子線を照射した高電子移動度トランジスタに関する。図４から、バッファ層３の炭素濃度の増加にともなって電流コラプスが悪化することが分かる。「電子線照射なし」の場合、炭素濃度が１×１０１７ｃｍ−３以上に増加した場合に電流コラプスが０．９以下に低下する。他方、照射工程で電子線を照射した場合、その照射量が多いほど電流コラプスが悪化することが分かる。
（ドレインリーク）
図５は、バッファ層３の炭素濃度とドレインリーク電流の関係を示す図である。ドレインリークとは、高電子移動度トランジスタのオフ時にソース−ドレイン間電圧を２００Ｖとしたときに、ソース−ドレイン間に流れる漏れ電流である。ドレインリークが大きくなると高電子移動度トランジスタのオフ時において十分に素子をオフできなくなる。ドレインリークが１×１０−３Ａ/ｍ２を超えるとトランジスタとしての応用が難しくなる。図５から、バッファ層３内の炭素濃度が減少するほどドレインリークが増加することが分かる。特に、炭素濃度が５×１０１６ｃｍ−３以下に減少した場合に、ドレインリークは１×１０−３Ａ／ｍ２以上に増加する。
図５において、「電子線照射なし」で示される結果は照射工程をスキップして製造された高電子移動度トランジスタに関する。他の２つの結果は照射工程において１×１ｅ１６／ｃｍ２、１×１ｅ１７／ｃｍ２の電子線を照射した高電子移動度トランジスタに関する。図５から、照射工程で電子線を照射した場合、その照射量が多いほどドレインリークを低減できることが分かる。
（ＩＶ特性の非線形化について）
図６は、ＧａＮ層を利用した高電子移動度トランジスタの正常なＩＶ特性を示す図である。理想的な高電子移動度トランジスタのＩＶ特性波形は図６のように線形になる。しかしながら、バッファ層にドーピングされる炭素濃度が高くなりすぎるとＩＶ特性波形が非線形になる。図７は、炭素濃度が高いバッファ層を有する高電子移動度トランジスタのＩＶ特性を示す図である。バッファ層の炭素濃度が高くなりすぎると、ドレイン電圧に対するドレイン電流の増加が直線的でなくなる現象が見られる。具体的にはバッファ層の炭素濃度が５×１０１６ｃｍ−３より大きくなるとＩＶ特性波形が非線形的になる。そこで、本発明の実施の形態１では、バッファ層３の炭素の添加濃度を１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下とした。これにより、ＩＶ特性の劣化を回避できる。
図４の「電子線照射なし」の結果と、図５の「電子線照射なし」の結果を参照すると、電子線を照射しない場合において、電流コラプスを０．９以上としドレインリークを１×１０−３Ａ/ｍ２以下とするためには、バッファ層３の炭素濃度は、５×１０１６ｃｍ−３より大きく１×１０１７ｃｍ−３より小さいことが好ましく、７×１０１６ｃｍ−３より大きく８×１０１６ｃｍ−３より小さいことがより好ましい。この範囲の濃度に正確に炭素を添加することは容易でなく、ウエハ全面において上記範囲の炭素濃度を添加することは更に困難である。
また、ＩＶ特性の非線形化を防ぐためには、バッファ層３の炭素の添加濃度を５×１０１６ｃｍ−３以下としなければならない。そのため、炭素濃度が５×１０１６ｃｍ−３より大きく１×１０１７ｃｍ−３より小さい場合も、７×１０１６ｃｍ−３より大きく８×１０１６ｃｍ-3より小さい場合も、ＩＶ特性の非線形化を防ぐことができない。したがって、電子照射がなければ、電流コラプスを０．９以上としドレインリークを１×１０−３Ａ/ｍ２以下としつつ、ＩＶ特性の非線形化を防ぐことができる炭素濃度範囲はない。
そこで、本発明の実施の形態１に係る高電子移動度トランジスタでは、バッファ層３への炭素添加に併せて、電子線を照射してバッファ層３に欠陥を導入することにより、電流コラプスを０．９以上としドレインリークを１×１０−３Ａ/ｍ２以下としつつ、ＩＶ特性の非線形化を防ぐ。具体的には、バッファ層３の炭素の添加濃度は１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下とする。そして、照射工程では１５０ＫｅＶ以上のエネルギで１×１０１６〜１×１０１９／ｃｍ２の照射粒子総量の電子を照射する。
図４から、バッファ層３の炭素濃度が１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下で、１×１０１６〜１×１０１９／ｃｍ２の照射粒子総量の電子を照射した場合には、電流コラプスを０．９以上にできることが分かる。言い換えれば、電流コラプス現象による電流値の減少を１０％以下とすることができる。電子線の照射量が１×１０１９/ｃｍ２を超えると電流コラプスの低下が顕著になり始めるので、照射量の上限を１×１０１９/ｃｍ２とした。
図５から、バッファ層３の炭素濃度が１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下で、１×１０１６〜１×１０１９／ｃｍ２の照射粒子総量の電子を照射した場合には、ドレインリーク電流を概ね１×１０−３Ａ／ｍ２以下にできることが分かる。電子照射することで電子照射しない場合よりもドレインリークを低減できるので、バッファ層３の炭素濃度を３×１０１６ｃｍ−３以下まで低下させても、ドレインリークを概ね１×１０−３Ａ／ｍ２以下とすることができる。バッファ層３の炭素濃度が１×１０１６ｃｍ−３程度では、電子線照射によるドレインリークの低減効果が小さい。したがって、バッファ層に電子線照射するだけでなく、炭素をドープすることが必要である。バッファ層３の炭素の添加濃度は１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下とすることが好ましい。バッファ層３の炭素の添加濃度を１×１０１６ｃｍ−３以上３×１０１６ｃｍ−３とすると、電流コラプスを１に近づけつつドレインリークを抑制することができる。
さらに、炭素の添加濃度を１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下とすることで、ＩＶ特性の非線形化を防ぐことができる。したがって、本発明の実施の形態１に係る高電子移動度トランジスタは、０．５〜１．５ＧＨｚのＬバンド以上の周波数で使用する高周波増幅用トランジスタとして好適な特性を有する。
このように、バッファ層３への炭素ドープに加えて電子線を照射することで、電流コラプスを大きく悪化させることなく、バッファ層３を高抵抗化してドレインリークを抑制することができる。さらに、ＩＶ特性の非線形化も防ぐことができる。したがって、バッファ層の炭素濃度を高くしてドレインリークを抑制すれば電流コラプスとＩＶ特性が悪化し、バッファ層の炭素濃度を低くして電流コラプスとＩＶ特性を改善すればドレインリークが増大するというトレードオフの問題を解消できる。
本発明の実施の形態１に係る高電子移動度トランジスタの製造方法と高電子移動度トランジスタはその特徴を失わない範囲で様々な変形が可能である。例えば、下部バッファ層２、バッファ層３及びショットキー層５は窒化物半導体で形成することができる。また各層の層厚を変更することもできる。
これらの変形は以下の実施の形態に係る高電子移動度トランジスタの製造方法と高電子移動度トランジスタに応用することができる。なお、以下の実施の形態に係る高電子移動度トランジスタの製造方法と高電子移動度トランジスタは実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。
実施の形態２．
実施の形態２のバッファ層３は、炭素ではなく、鉄がドープされたＧａＮからなる。ドープされた鉄により図３の第１捕獲中心１０が導入される。実施の形態２に係るバッファ層３への鉄の添加濃度は１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下とすることが好ましく、１×１０１６ｃｍ−３以上３×１０１６ｃｍ−３以下とすることがより好ましい。バッファ層形成工程では、バッファ層に１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下、又は１×１０１６ｃｍ−３以上３×１０１６ｃｍ−３以下の鉄をドープする。バッファ層３に鉄を上記のとおりドープすることと、電子線を照射することで実施の形態１の高電子移動度トランジスタと同じ効果を得ることができる。
実施の形態３．
実施の形態３のバッファ層３は、炭素ではなく、マグネシウムがドープされたＧａＮからなる。ドープされたマグネシウムにより図３の第１捕獲中心１０が導入される。実施の形態３に係るバッファ層３へのマグネシウムの添加濃度は２×１０１６ｃｍ−３以上２×１０１７ｃｍ−３以下とすることが好ましく、２×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下とすることがより好ましい。バッファ層形成工程では、バッファ層に２×１０１６ｃｍ−３以上２×１０１７ｃｍ−３以下、又は２×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下のマグネシウムをドープする。バッファ層３にマグネシウムを上記のとおりドープすることと、電子線を照射することで実施の形態１の高電子移動度トランジスタと同じ効果を得ることができる。
第１捕獲中心１０を導入するためのドーパントは実施の形態１では炭素であり、実施の形態２では鉄であり、実施の形態３ではマグネシウムである。バッファ層３に炭素、鉄、マグネシウムのうちの２つ以上の材料をドープしても良い。
実施の形態４．
実施の形態４に係る高電子移動度トランジスタの製造方法における照射工程では、ショットキー層５とバッファ層３に電子ではなくプロトンを照射する。具体的には、加速電圧１ＭｅＶ以上のエネルギで、１×１０１５ｃｍ２以上の照射粒子総量のプロトンを照射する。実施の形態３では、電子に代えてプロトンを照射することで、第２捕獲中心１２を導入する。これにより、実施の形態１の高電子移動度トランジスタと同じ効果を得ることができる。
１ 基板、 ２ 下部バッファ層、 ３ バッファ層、 ５ ショットキー層、 ６ ソース電極、 ７ ゲート電極、 ８ ドレイン電極

Claims (15)

  1. 炭素、鉄又はマグネシウムがドープされた窒化物半導体を有するバッファ層を形成するバッファ層形成工程と、
    前記バッファ層の上にショットキー層を形成するショットキー層形成工程と、
    前記ショットキー層と前記バッファ層に電子又はプロトンを照射する照射工程と、を備えたことを特徴とする高電子移動度トランジスタの製造方法。
  2. 前記バッファ層形成工程では前記バッファ層に炭素がドープされ、前記バッファ層の前記炭素の添加濃度は１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下であることを特徴とする請求項１に記載の高電子移動度トランジスタの製造方法。
  3. 前記バッファ層形成工程では前記バッファ層に炭素がドープされ、前記バッファ層の前記炭素の添加濃度は１×１０１６ｃｍ−３以上３×１０１６ｃｍ−３以下であることを特徴とする請求項１に記載の高電子移動度トランジスタの製造方法。
  4. 前記バッファ層形成工程では前記バッファ層に鉄がドープされ、前記バッファ層の前記鉄の添加濃度は１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下であることを特徴とする請求項１に記載の高電子移動度トランジスタの製造方法。
  5. 前記バッファ層形成工程では前記バッファ層にマグネシウムがドープされ、前記バッファ層の前記マグネシウムの添加濃度は２×１０１６ｃｍ−３以上２×１０１７ｃｍ−３以下であることを特徴とする請求項１に記載の高電子移動度トランジスタの製造方法。
  6. 前記照射工程では、１５０ＫｅＶ以上のエネルギで、１×１０１６〜１×１０１９／ｃｍ２の照射粒子総量の電子が照射されることを特徴とする請求項１〜５のいずれか１項に記載の高電子移動度トランジスタの製造方法。
  7. 前記照射工程では、１ＭｅＶ以上のエネルギで、１×１０１５ｃｍ２以上の照射粒子総量のプロトンが照射されることを特徴とする請求項１〜５のいずれか１項に記載の高電子移動度トランジスタの製造方法。
  8. 前記バッファ層の比抵抗は９００Ωｃｍ以上であることを特徴とする請求項１〜７のいずれか１項に記載の高電子移動度トランジスタの製造方法。
  9. 前記バッファ層の導電型はｐ型であることを特徴とする請求項１〜８のいずれか１項に記載の高電子移動度トランジスタの製造方法。
  10. 前記照射工程では、重金属によるマスクを形成してから電子又はプロトンを照射することを特徴とする請求項１〜９のいずれか１項に記載の高電子移動度トランジスタの製造方法。
  11. 炭素、鉄又はマグネシウムがドープされた窒化物半導体を有するバッファ層と、
    前記バッファ層の上に形成されたショットキー層と、
    前記ショットキー層の上に設けられたゲート電極と、
    前記ショットキー層の上に設けられたソース電極と、
    前記ショットキー層の上に設けられたドレイン電極と、を備え、
    前記バッファ層には、前記炭素、鉄又はマグネシウムに起因する第１捕獲中心に加えて、上方ほど密度が高くなるように設けられた第２捕獲中心が形成されたことを特徴とする高電子移動度トランジスタ。
  12. 前記バッファ層に炭素がドープされ、前記バッファ層の前記炭素の添加濃度は１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下であることを特徴とする請求項１１に記載の高電子移動度トランジスタ。
  13. 前記バッファ層に鉄がドープされ、前記バッファ層の前記鉄の添加濃度は１×１０１６ｃｍ−３以上５×１０１６ｃｍ−３以下であることを特徴とする請求項１１に記載の高電子移動度トランジスタ。
  14. 前記バッファ層にマグネシウムがドープされ、前記バッファ層の前記マグネシウムの添加濃度は２×１０１６ｃｍ−３以上２×１０１７ｃｍ−３以下であることを特徴とする請求項１１に記載の高電子移動度トランジスタ。
  15. 電流コラプス現象による電流値の減少が１０％以下であり、
    ドレインリーク電流は１×１０−３Ａ／ｍ２以下であることを特徴とする請求項１１〜１４のいずれか１項に記載の高電子移動度トランジスタ。
JP2017003299A 2017-01-12 2017-01-12 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ Active JP6950185B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017003299A JP6950185B2 (ja) 2017-01-12 2017-01-12 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
US15/713,727 US10297447B2 (en) 2017-01-12 2017-09-25 High electron mobility transistor manufacturing method and high electron mobility transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017003299A JP6950185B2 (ja) 2017-01-12 2017-01-12 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ

Publications (3)

Publication Number Publication Date
JP2018113358A true JP2018113358A (ja) 2018-07-19
JP2018113358A5 JP2018113358A5 (ja) 2020-02-27
JP6950185B2 JP6950185B2 (ja) 2021-10-13

Family

ID=62783187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017003299A Active JP6950185B2 (ja) 2017-01-12 2017-01-12 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ

Country Status (2)

Country Link
US (1) US10297447B2 (ja)
JP (1) JP6950185B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002616A (ja) * 2019-06-24 2021-01-07 株式会社サイオクス Ｉｉｉ族窒化物積層体
CN112736135A (zh) * 2021-01-11 2021-04-30 西安电子科技大学 基于质子辐照处理的金刚石基InAlN/GaN高电子迁移率晶体管及制备方法
WO2022059488A1 (ja) * 2020-09-18 2022-03-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法
WO2022176412A1 (ja) * 2021-02-22 2022-08-25 パナソニックＩｐマネジメント株式会社 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置
WO2022215464A1 (ja) * 2021-04-08 2022-10-13 信越半導体株式会社 窒化物半導体ウェーハの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047825A1 (en) * 2018-09-07 2020-03-12 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method thereof
CN109950154B (zh) * 2019-01-31 2021-03-23 西安电子科技大学 一种GaN器件栅金属/半导体界面的改善方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
JP2012156263A (ja) * 2011-01-25 2012-08-16 Advanced Power Device Research Association 窒化ガリウム系半導体装置および半導体装置の製造方法
JP2015126034A (ja) * 2013-12-25 2015-07-06 サンケン電気株式会社 電界効果型半導体素子
US20150236122A1 (en) * 2012-09-11 2015-08-20 University Of Florida Research Foundation, Incorporated High Electron Mobility Transistors Having Improved Reliability
JP2016046364A (ja) * 2014-08-22 2016-04-04 住友電気工業株式会社 電界効果型トランジスタおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872493A (en) * 1972-08-25 1975-03-18 Westinghouse Electric Corp Selective irradiation of junctioned semiconductor devices
JPS5533179B2 (ja) 1974-03-23 1980-08-29
JP2002057158A (ja) 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP3753068B2 (ja) 2001-12-26 2006-03-08 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
SG135924A1 (en) 2003-04-02 2007-10-29 Sumitomo Electric Industries Nitride-based semiconductor epitaxial substrate, method of manufacturing the same, and hemt substrate
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
JP2011243651A (ja) * 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 半導体装置、貼り合せ基板およびそれらの製造方法
WO2012053081A1 (ja) 2010-10-20 2012-04-26 株式会社Ｎｈｖコーポレーション 半絶縁性ＳｉＣ結晶とその作製方法およびデバイス用基板、ＩＣ用基板
US9960262B2 (en) * 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor
US9917156B1 (en) * 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
JP2012156263A (ja) * 2011-01-25 2012-08-16 Advanced Power Device Research Association 窒化ガリウム系半導体装置および半導体装置の製造方法
US20150236122A1 (en) * 2012-09-11 2015-08-20 University Of Florida Research Foundation, Incorporated High Electron Mobility Transistors Having Improved Reliability
JP2015126034A (ja) * 2013-12-25 2015-07-06 サンケン電気株式会社 電界効果型半導体素子
JP2016046364A (ja) * 2014-08-22 2016-04-04 住友電気工業株式会社 電界効果型トランジスタおよびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002616A (ja) * 2019-06-24 2021-01-07 株式会社サイオクス Ｉｉｉ族窒化物積層体
JP7384580B2 (ja) 2019-06-24 2023-11-21 住友化学株式会社 Ｉｉｉ族窒化物積層体
WO2022059488A1 (ja) * 2020-09-18 2022-03-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法
CN112736135A (zh) * 2021-01-11 2021-04-30 西安电子科技大学 基于质子辐照处理的金刚石基InAlN/GaN高电子迁移率晶体管及制备方法
WO2022176412A1 (ja) * 2021-02-22 2022-08-25 パナソニックＩｐマネジメント株式会社 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置
WO2022215464A1 (ja) * 2021-04-08 2022-10-13 信越半導体株式会社 窒化物半導体ウェーハの製造方法
JP2022161310A (ja) * 2021-04-08 2022-10-21 信越半導体株式会社 窒化物半導体ウェーハの製造方法
JP7420108B2 (ja) 2021-04-08 2024-01-23 信越半導体株式会社 窒化物半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP6950185B2 (ja) 2021-10-13
US10297447B2 (en) 2019-05-21
US20180197737A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
JP6950185B2 (ja) 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
JP5064824B2 (ja) 半導体素子
US8541816B2 (en) III nitride electronic device and III nitride semiconductor epitaxial substrate
US8466495B2 (en) Field effect transistor with reduced gate leakage current
JP6174874B2 (ja) 半導体装置
US20140008661A1 (en) Nitride-based compound semiconductor device
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
TW201513342A (zh) 半導體裝置及其製造方法
JP5870574B2 (ja) 半導体装置、及び半導体装置の製造方法
US11276765B2 (en) Composite-channel high electron mobility transistor
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
JP2016100450A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
CN107706238B (zh) Hemt器件及其制造方法
WO2020009020A1 (ja) トンネル電界効果トランジスタ
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP6541879B2 (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
US20220254902A1 (en) Nitride semiconductor device and method of fabricating the same
JP2015115371A (ja) 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード
US20160276472A1 (en) Semiconductor Device and Manufacturing Method Thereof
JP2010045416A (ja) Ｉｉｉ族窒化物電子デバイス
JP5664262B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
JP2008103546A (ja) Ｉｉｉ−ｖ族化合物半導体素子及びｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
WO2019069364A1 (ja) 窒化物系電界効果トランジスタ
JP6373224B2 (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210906

R150 Certificate of patent or registration of utility model

Ref document number: 6950185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150