JP7420108B2 - 窒化物半導体ウェーハの製造方法 - Google Patents

窒化物半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP7420108B2
JP7420108B2 JP2021066022A JP2021066022A JP7420108B2 JP 7420108 B2 JP7420108 B2 JP 7420108B2 JP 2021066022 A JP2021066022 A JP 2021066022A JP 2021066022 A JP2021066022 A JP 2021066022A JP 7420108 B2 JP7420108 B2 JP 7420108B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
electron beam
single crystal
silicon single
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021066022A
Other languages
English (en)
Other versions
JP2022161310A (ja
Inventor
和徳 萩本
順也 石崎
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2021066022A priority Critical patent/JP7420108B2/ja
Priority to US18/284,615 priority patent/US20240162041A1/en
Priority to PCT/JP2022/011764 priority patent/WO2022215464A1/ja
Priority to EP22784449.5A priority patent/EP4321658A1/en
Priority to CN202280024660.6A priority patent/CN117099184A/zh
Priority to TW111110052A priority patent/TW202307295A/zh
Publication of JP2022161310A publication Critical patent/JP2022161310A/ja
Application granted granted Critical
Publication of JP7420108B2 publication Critical patent/JP7420108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、窒化物半導体ウェーハの製造方法に関し、特に高周波デバイスに用いることに適した窒化物半導体ウェーハの製造方法に関する。
高周波デバイスは、小型化、低コスト化に向けて、アンテナやアンプ、スイッチ、フィルター等のデバイスをインテグレーションする開発が進められている。また、周波数の高周波化に従い、回路が複雑化し、使用されるデバイスの材料もシリコンＣＭＯＳ、ＩＩＩ－Ｖ族半導体や窒化物半導体を用いたデバイス、圧電体を用いたフィルターなど多岐にわたっている。
これらのデバイスの下地となる基板は、安価で大口径のウェーハが流通しているシリコン単結晶基板が適していると考えられる。
国際公開第２００５／０２０３２０号
しかし、上記のような従来の高周波デバイスでは、基板起因による特性劣化、基板による損失及び第２・３高調波特性劣化がみられる。
ここで、高調波とは、元となる周波数の整数倍の高次の周波数成分のことである。元の周波数を基本波とし、基本波の２倍の周波数（２分の１の波長）を持つものが第２高調波、基本波の３倍の周波数（３分の１の波長）を持つものが第３高調波と定義されている。高周波回路では、高調波による混信を避けるために高調波の小さい基板が必要とされる。
特許文献１には、パワー用途のワイドギャップバイポーラ半導体（ＳｉＣ）に、予めγ線、電子線、荷電粒子線の１つを照射して、キャリア寿命を所定の範囲になるように調整することで、スイッチング特性を向上させることが記載されているが、第２高調波特性等の劣化については言及されていない。
本発明は上記課題を解決するためになされたもので、シリコン単結晶基板上に窒化物半導体膜を形成させた窒化物半導体ウェーハにおいて、基板による損失及び第２高調波の特性が改善された窒化物半導体ウェーハを製造する方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン単結晶基板の上に窒化物半導体膜を形成する窒化物半導体ウェーハの製造方法であって、
前記シリコン単結晶基板の上に前記窒化物半導体膜を形成する工程と、前記シリコン単結晶基板に１×１０１４／ｃｍ２以上の照射量の電子線を照射する工程とを含むことを特徴とする窒化物半導体ウェーハの製造方法を提供する。
このような窒化物半導体ウェーハの製造方法であれば、１×１０１４／ｃｍ２以上の照射量（ドーズ量）の電子線を照射することで、基板による損失が改善されたり、第２高調波特性を改善し、第２高調波特性劣化が抑制された窒化物半導体ウェーハを製造することができる。そして、製造した窒化物半導体ウェーハを特には高周波デバイスに用いることで、基板による損失（例えば電力損失）や第２高調波特性が改善された高品質の高周波デバイスを提供することができる。
このとき、前記電子線を照射する工程において、前記照射する電子線の照射量を３×１０１４／ｃｍ２以上１×１０１６／ｃｍ２以下とすることができる。
このように電子線の照射量を３×１０１４／ｃｍ２以上にすれば、より一層、損失が改善され、また第２高調波特性劣化が抑制された窒化物半導体ウェーハを製造することができる。
また、１×１０１６／ｃｍ２以下とすることで、照射に要する時間が長くなりすぎることがないため、効率的である。
また、前記電子線を照射する工程を、前記窒化物半導体膜を形成する工程の前に行うことができる。あるいは、前記電子線を照射する工程を、前記窒化物半導体膜を形成する工程の後に行うことができる。
このように、シリコン単結晶基板に上記照射量の電子線を照射することができればよく、電子線の照射自体は、窒化物半導体膜を形成する工程の前に行うこともできるし、後に行うこともできる。
このとき、前記電子線を照射する工程を、前記窒化物半導体膜を形成する工程の後の、さらに前記窒化物半導体膜にデバイスを作製した後に行うことができる。
このように、上記電子線の照射を窒化物半導体膜にデバイスを作製した後に行うこともできる。
本発明の窒化物半導体ウェーハの製造方法であれば、基板による損失の改善や、第２高調波特性の改善がなされた窒化物半導体ウェーハを製造することができ、特には高周波デバイス用に適したウェーハを提供することができる。
本発明に係る窒化物半導体ウェーハの一例を示す概略図である。 第２高調波特性を評価するために用いるＣｏ－Ｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ（ＣＰＷ）の概略平面図である。 各抵抗率の基板の第２高調波特性を示すグラフである。
上述のように、シリコン単結晶基板上に窒化物半導体膜が形成された窒化物半導体ウェーハに関して、損失や第２高調波特性を改善、向上し、特性劣化が抑制された窒化物半導体ウェーハを得ることができる製造方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、シリコン単結晶基板の上に窒化物半導体膜を形成する窒化物半導体ウェーハの製造方法であって、前記シリコン単結晶基板の上に前記窒化物半導体膜を形成する工程と、前記シリコン単結晶基板に１×１０１４／ｃｍ２以上の照射量の電子線を照射する工程とを含む窒化物半導体ウェーハの製造方法により、損失や第２高調波特性を改善、向上し、第２高調波特性の劣化が抑制された窒化物半導体ウェーハを製造することができることを見出し、本発明を完成した。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
本発明の窒化物半導体ウェーハの製造方法について図１を用いて説明する。
なお、以下の窒化物半導体ウェーハの構造は一例であって、これに限定されるものではない。
最初にシリコン単結晶基板を準備する。このシリコン単結晶基板は特に限定されず、抵抗率に関しては、例えば抵抗率が１００Ωｃｍ以上といった高抵抗のものを用いることができる。抵抗率の上限値は特に限定されないが、例えば１００００Ωｃｍ以下とすることができる。また、抵抗率が１Ωｃｍ以上１００Ωｃｍ未満のような通常抵抗のものや、あるいは抵抗率が１Ωｃｍ未満のような低抵抗のものを用いることもできる。本発明の製造方法においては、シリコン単結晶基板の抵抗率の高低に関わらず、前述したような損失や第２高調波特性の改善を得ることができる。
ところで、本発明の製造方法ではこの後に行う工程として、シリコン単結晶基板の上に窒化物半導体膜を形成する工程と、シリコン単結晶基板に所定の照射量（１×１０１４／ｃｍ２以上）の電子線を照射する工程とを含んでいるが、これらの工程はどちらを先に行ってもよいが、電子線を照射する工程を後に行うのがより好ましい。
ここでは、まず、シリコン単結晶基板に電子線照射を行う。電子線を照射することで、シリコン単結晶基板中のドーパント及び／又は原料由来の不純物等のキャリアを不活性化させることによる効果が顕著に得られる。ここでの不活性化は、すなわち、電子線を照射することで、シリコン単結晶基板中に点欠陥が形成され、これらがシリコン単結晶基板中のキャリアをトラップするといった、点欠陥とドーパント及び／又はキャリアの反応による。また、点欠陥によってドーパント及び／又はキャリアの移動度が低下することで抵抗が変化すると考えられる。シリコン単結晶基板中のドーパント及び／又はキャリアを不活性化させた結果、シリコン単結晶基板が高抵抗率化すると考えられる。
なお、後述する窒化物半導体膜を形成する工程の後に電子線を照射する場合、上記効果に加え、窒化物半導体膜中の点欠陥が減少し、特性が向上するものと考えられる。
このとき、上記効果を得るため、電子線の照射条件として、電子線の照射量を１×１０１４／ｃｍ２以上とする。このような照射量とすることで、後述の窒化物半導体膜の形成後、基板による損失の改善や第２高調波特性の改善がなされた窒化物半導体ウェーハを製造することができる。
ここで、より好ましくは３×１０１４／ｃｍ２以上の照射量とすることができ、損失や第２高調波特性の改善をより一層図ることができる。なお、１×１０１５／ｃｍ２以上の照射量とするとさらに好ましい。
その一方、上限値としては例えば１×１０１６／ｃｍ２以下とすることができる。このような照射量であれば、照射時間が必要以上に長くなりすぎることを防ぐことができ、効率的である。
それ以外の照射条件は特に限定されず、例えば、２５０ｋｅＶ以上のエネルギーをもつ電子を用いることができる。約２５０ｋｅＶ以上であれば、より確実にシリコン単結晶基板中に点欠陥を形成でき、シリコン単結晶基板中のドーパント及び／又は原料由来の不純物等のキャリアを不活性化させることができる。なお、照射エネルギーの上限は特に問わない。
ここでは一例として、２ＭｅＶ、１×１０１５／ｃｍ２での電子線照射とする。
また、電子線は、シリコン単結晶基板表面の全面に照射してもよい。
なお、シリコン単結晶基板に電子線を照射することができれば良く、この電子線照射は、後述の窒化物半導体膜を形成する工程の後に行うこともできる。窒化物半導体膜として複数層の窒化物半導体層を形成する場合には、複数層の窒化物半導体層の形成の間に電子線照射を行ってもよい。窒化物半導体膜を形成した後に電子線照射を行う場合、デバイス作製の前に行うこともできるし、後に行うこともできる。例えばダイシング前の、シリコン単結晶基板上の窒化物半導体膜にデバイスが作製されたウェーハ状のものに、上述した照射量での電子線照射を行うことができる。
また、電子線照射は、窒化物半導体膜の形成（あるいはデバイスの作製）の前でも後でも、特には裏面側（シリコン単結晶基板側）から行うことができる。
このように、上記所定の照射量の電子線を照射して、ドーパント及び／又はキャリアを減少させる（シリコン単結晶基板を高抵抗率化する）ことで、高周波を印加したときに、高周波に追従するキャリアがなくなり、高調波が減少すると考えられる。
次に窒化物半導体をエピタキシャル成長により形成する。形成する窒化物半導体膜は特に限定されず、少なくとも１層の窒化物半導体層を含んでいれば、単層でも複数層でもよい。例えば、窒化物半導体膜として複数層の窒化物半導体層を形成する場合には、図１に示すように、最初に中間層を形成する。
中間層はシリコン単結晶基板上に例えば厚さ１５０ｎｍのＡｌＮ層を形成し、その上に例えば厚さ１６０ｎｍのＡｌＧａＮ層を形成し、更にその上に例えばＧａＮ層とＡｌＮ層が交互に７０組積層された超格子層を形成することができる。
次にデバイス層を形成する。デバイス層は例えば厚さ８００ｎｍのＧａＮ層を形成し、その上に例えば厚さ２５ｎｍのＡｌＧａＮ層を形成し、更にその上に例えば厚さ３ｎｍのＧａＮ層を形成することができる。
このように本発明の製造方法によって、上記所定の照射量の電子線を照射して製造した窒化物半導体ウェーハは、損失および第２高調波特性が改善され、特性劣化が抑制されたものとすることができる。そして、特に、そのような窒化物半導体ウェーハから製造される高周波デバイスは、損失が改善されており、また、第２高調波特性劣化が抑制されたものとすることができる。
なお、高調波特性の測定、評価のために、図２に示すようなＣＰＷ（Ｃｏ－Ｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ）のＡｌ電極を形成することができる。窒化物半導体膜をエピタキシャル成長により形成して作製した窒化物半導体ウェーハを成膜装置から取り出し、ウェーハ上に絶縁膜を形成し、フォトリソグラフィーにより、この絶縁膜上にＣＰＷのＡｌ電極を形成する。
ＣＰＷは、金属電極を隙間を開けて並列に並べて、その隙間の中央にこれら金属電極と並列に、線状の中央金属電極を形成した構造を持つ。図２に示す一例では、金属電極の中央に線状の隙間を空けて、この隙間の中央に線状の電極を、外側の金属電極に触れないように形成した構造となっている。
ＣＰＷは、このような構造で、中央金属電極から左右両側の金属電極及び半導体基板内部に向かう方向の電界と、半導体基板内部において中央金属電極を囲む方向の磁界によって電磁波を伝送する。ＣＰＷをウェーハ上に形成すれば、高調波特性（Ｈａｒｍｏｎｉｃ Ｄｉｓｔｏｒｔｉｏｎ：ＨＤ）を測定することができる。
以下、実施例を挙げて本発明について具体的に説明するが、本発明はこれに限定されるものではない。
（実施例および比較例）
抵抗率の異なるシリコン単結晶基板を３種類（８ｍΩｃｍ、８Ωｃｍ、５５３１Ωｃｍ）準備した。上記の３種類のシリコン単結晶基板上に中間層として、厚さ１５０ｎｍのＡｌＮ層を形成し、その上に厚さ１６０ｎｍのＡｌＧａＮ層を形成し、更にその上にＧａＮ層とＡｌＮ層が交互に７０組積層された超格子層を形成した。次にデバイス層として、厚さ８００ｎｍのＧａＮ層を形成し、その上に厚さ２５ｎｍのＡｌＧａＮ層を形成し、更にその上に厚さ３ｎｍのＧａＮ層を形成した（図１参照）。
エピタキシャル成長により窒化物半導体膜を形成した窒化物半導体ウェーハを成長装置から取り出し、ウェーハ上に絶縁膜を形成して、フォトリソグラフィー工程により、図２に示すようなＣＰＷの電極（Ａｌ）（路線長：２１９９μｍ）を形成した。
次に、まず、電子線照射前の窒化物半導体ウェーハの各素子の第２高調波特性（２ＨＤ）を測定した（照射無）。
この測定後、窒化物半導体ウェーハに電子線照射を行った。電子線照射は、２ＭｅＶ、５×１０１１／ｃｍ２、５×１０１２／ｃｍ２、１×１０１４／ｃｍ２、１×１０１５／ｃｍ２とドーズ量を変えて、日新電機（ＮＨＶコーポレーション３０００ｋＶ機）で行なった。
次に、電子線照射後の窒化物半導体ウェーハの各素子の第２高調波特性（２ＨＤ）を測定した。
なお、照射無、５×１０１１／ｃｍ２、５×１０１２／ｃｍ２の３つの場合が比較例であり、１×１０１４／ｃｍ２、１×１０１５／ｃｍ２の２つの場合が実施例である。
測定結果を図３に示す。図３は、各抵抗率の基板の第２高調波特性を示すグラフである。グラフで縦軸のマイナスの値が大きい程、良好であることを意味する。なお、横軸の左端の位置は１×１０１１／ｃｍ２の位置ではあるが、表示されているプロット自体は照射無（すなわち、照射量が０／ｃｍ２）の場合の測定値を示している。
上記の種類（抵抗率）ごとに、各照射量における第２高調波特性を比較したところ、図３に示すように、どの種類においても、照射無、５×１０１１／ｃｍ２、５×１０１２／ｃｍ２の３つの場合（比較例）よりも、１×１０１４／ｃｍ２、１×１０１５／ｃｍ２の２つの場合（実施例）の方が改善された結果となっていることが判る。
例えば８Ωｃｍの場合では、１×１０１４／ｃｍ２の電子線照射を行った窒化物半導体ウェーハでは、照射無の場合と比べると、第２高調波損失に約２０ｄＢｍの改善が観られた。更に１×１０１５／ｃｍ２の電子線照射を行った場合は、１×１０１４／ｃｍ２の場合よりも第２高調波損失が約２５ｄＢｍ改善されることが判った。すなわち、照射無の場合と比べると、約４５ｄＢｍもの改善が観られた。
８ｍΩｃｍや５５３１Ωｃｍの場合でも、同等、あるいはそれ以上の改善が観られた。
グラフに示されているように、照射無（照射量が０／ｃｍ２）から照射量が５×１０１２／ｃｍ２程度までは第２高調波はさほど変化していないが、１×１０１４／ｃｍ２を境にして、第２高調波が大きく改善していく様子が判る。そしてグラフの曲線からも判るように３×１０１４／ｃｍ２以上、さらには１×１０１５／ｃｍ２以上と照射量が大きくなるにつれて、第２高調波はさらに改善されている。なお、１×１０１６／ｃｍ２やそれ以上の照射量においても第２高調波が大きく改善されるのを確認できたが、効率面を考慮すると１×１０１６／ｃｍ２程度の照射量で改善の度合いも十分であると考えられた。
また、基板による損失についても調査を行った。なお、この損失は、中間層（バッファ層）のＳＬｓ部の２ＤＥＧ（二次元電子ガス）やＡｌＮ層からシリコン単結晶基板へのＡｌの拡散によるＰチャネル化に起因するリーク電流による電力損失を言う。
上記の種類（抵抗率）ごとに各照射量における損失を比較した。第２高調波特性のときと同様に、どの種類においても、照射無、５×１０１１／ｃｍ２、５×１０１２／ｃｍ２の３つの場合（比較例）よりも、１×１０１４／ｃｍ２、１×１０１５／ｃｍ２の２つの場合（実施例）の方が改善された結果となった。
例えば８Ωｃｍの種類では、損失は、照射無から５×１０１２／ｃｍ２程度までの間では－６０ｄＢｍ／ｍｍ程度のところ、１×１０１４／ｃｍ２の場合では－８０ｄＢｍ／ｍｍであり改善していた。そして、１×１０１４／ｃｍ２の場合を境にして、それ以上の場合にさらに大きく改善したのを確認できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. シリコン単結晶基板の上に窒化物半導体膜を形成する窒化物半導体ウェーハの製造方法であって、
    前記シリコン単結晶基板の上に前記窒化物半導体膜を形成する工程と、前記シリコン単結晶基板に１×１０１４／ｃｍ２以上１×１０ １６ ／ｃｍ ２ 以下の照射量かつ２５０ｋｅＶ以上の照射エネルギーの電子線を照射する工程とを含むことを特徴とする窒化物半導体ウェーハの製造方法。
  2. 前記電子線を照射する工程において、前記照射する電子線の照射量を３×１０１４／ｃｍ２以上１×１０１６／ｃｍ２以下とすることを特徴とする請求項１に記載の窒化物半導体ウェーハの製造方法。
  3. 前記電子線を照射する工程を、前記窒化物半導体膜を形成する工程の前に行うことを特徴とする請求項１または請求項２に記載の窒化物半導体ウェーハの製造方法。
  4. 前記電子線を照射する工程を、前記窒化物半導体膜を形成する工程の後に行うことを特徴とする請求項１または請求項２に記載の窒化物半導体ウェーハの製造方法。
JP2021066022A 2021-04-08 2021-04-08 窒化物半導体ウェーハの製造方法 Active JP7420108B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021066022A JP7420108B2 (ja) 2021-04-08 2021-04-08 窒化物半導体ウェーハの製造方法
US18/284,615 US20240162041A1 (en) 2021-04-08 2022-03-16 Method for producing nitride semiconductor wafer
PCT/JP2022/011764 WO2022215464A1 (ja) 2021-04-08 2022-03-16 窒化物半導体ウェーハの製造方法
EP22784449.5A EP4321658A1 (en) 2021-04-08 2022-03-16 Method for producing nitride semiconductor wafer
CN202280024660.6A CN117099184A (zh) 2021-04-08 2022-03-16 氮化物半导体晶圆的制造方法
TW111110052A TW202307295A (zh) 2021-04-08 2022-03-18 氮化物半導體晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021066022A JP7420108B2 (ja) 2021-04-08 2021-04-08 窒化物半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2022161310A JP2022161310A (ja) 2022-10-21
JP7420108B2 true JP7420108B2 (ja) 2024-01-23

Family

ID=83546203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021066022A Active JP7420108B2 (ja) 2021-04-08 2021-04-08 窒化物半導体ウェーハの製造方法

Country Status (6)

Country Link
US (1) US20240162041A1 (ja)
EP (1) EP4321658A1 (ja)
JP (1) JP7420108B2 (ja)
CN (1) CN117099184A (ja)
TW (1) TW202307295A (ja)
WO (1) WO2022215464A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7400789B2 (ja) 2021-10-01 2023-12-19 信越半導体株式会社 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351649A (ja) 2005-06-14 2006-12-28 Showa Denko Kk 炭化珪素層製造方法、窒化ガリウム系半導体素子およびシリコン基板
JP2014086600A (ja) 2012-10-24 2014-05-12 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の制御方法
JP2015523712A (ja) 2012-05-04 2015-08-13 シリコン ジェネシス コーポレーション 光電子工学デバイスを形成するための技術
US20170069723A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
JP2018113358A (ja) 2017-01-12 2018-07-19 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
JP2020098839A (ja) 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
JP2022050886A (ja) 2020-09-18 2022-03-31 信越半導体株式会社 窒化物半導体ウェーハの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068621A (ja) * 1983-09-26 1985-04-19 Toshiba Corp 半導体装置の製造方法
CN101271871B (zh) 2003-08-22 2011-05-25 关西电力株式会社 半导体装置及制造方法、使用该半导体装置的电力变换装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351649A (ja) 2005-06-14 2006-12-28 Showa Denko Kk 炭化珪素層製造方法、窒化ガリウム系半導体素子およびシリコン基板
JP2015523712A (ja) 2012-05-04 2015-08-13 シリコン ジェネシス コーポレーション 光電子工学デバイスを形成するための技術
JP2014086600A (ja) 2012-10-24 2014-05-12 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の制御方法
US20170069723A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
JP2018113358A (ja) 2017-01-12 2018-07-19 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
JP2020098839A (ja) 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
JP2022050886A (ja) 2020-09-18 2022-03-31 信越半導体株式会社 窒化物半導体ウェーハの製造方法

Also Published As

Publication number Publication date
WO2022215464A1 (ja) 2022-10-13
TW202307295A (zh) 2023-02-16
EP4321658A1 (en) 2024-02-14
US20240162041A1 (en) 2024-05-16
CN117099184A (zh) 2023-11-21
JP2022161310A (ja) 2022-10-21

Similar Documents

Publication Publication Date Title
JP5608238B2 (ja) 半導体構造
JP5501618B2 (ja) 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
WO2022059488A1 (ja) 窒化物半導体ウェーハの製造方法
TW200522170A (en) Fabrication of single or multiple gate field plates
US10833184B2 (en) Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
JP5742962B2 (ja) 半導体装置およびその製造方法
US20210167199A1 (en) Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
JP2011243644A (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP2010251414A (ja) 半導体装置及びその製造方法
JP7420108B2 (ja) 窒化物半導体ウェーハの製造方法
US10916447B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN116759457A (zh) 一种氧化镓异相集成垂直晶体管器件及其制备方法、应用
KR20240010555A (ko) 매립된 p형 층을 갖는 3족 질화물 고전자 이동도 트랜지스터 및 이를 제조하기 위한 공정
JP2023019611A (ja) 半導体デバイス用基板及びその製造方法
JP2006134935A (ja) 半導体装置およびその製造方法
CN112201689A (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
JP5871050B2 (ja) 半導体装置
WO2022024526A1 (ja) 量子コンピュータ用半導体装置の製造方法
US20230282481A1 (en) Method for manufacturing gan-based power device and ganbased power device manufactured thereby
JP2023053693A (ja) 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ
KR20230032751A (ko) 반도체 소자 및 이의 제조방법
JP2024011500A (ja) 半導体装置の製造方法
JP2016046459A (ja) 電界効果型トランジスタおよびその製造方法
CN117855263A (zh) 一种氮化镓hemt器件及制作方法和应用
CN117133642A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221122

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7420108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150