CN116759457A - 一种氧化镓异相集成垂直晶体管器件及其制备方法、应用 - Google Patents
一种氧化镓异相集成垂直晶体管器件及其制备方法、应用 Download PDFInfo
- Publication number
- CN116759457A CN116759457A CN202311004790.6A CN202311004790A CN116759457A CN 116759457 A CN116759457 A CN 116759457A CN 202311004790 A CN202311004790 A CN 202311004790A CN 116759457 A CN116759457 A CN 116759457A
- Authority
- CN
- China
- Prior art keywords
- layer
- kappa
- beta
- metal layer
- vertical transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 21
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000000903 blocking effect Effects 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000005566 electron beam evaporation Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- -1 nitrogen ions Chemical class 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- JLVVSXFLKOJNIY-UHFFFAOYSA-N Magnesium ion Chemical compound [Mg+2] JLVVSXFLKOJNIY-UHFFFAOYSA-N 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910001425 magnesium ion Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 238000004299 exfoliation Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000010287 polarization Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种氧化镓异相集成垂直晶体管器件及其制备方法、应用，包括自下而上依次设置的漏极金属层、N+型β‑Ga2O3衬底和N‑型β‑Ga2O3漂移层；所述N‑型β‑Ga2O3漂移层通过离子注入形成对称的电流阻挡层，所述N‑型β‑Ga2O3漂移层上自下而上依次κ‑Ga2O3层和κ‑(AlxGa1‑x)2O3层；所述κ‑(AlxGa1‑x)2O3层表面中央设置有栅极金属层，所述栅极金属层两侧对称设置有源极金属层。针对现有亚稳相Ga2O3缺乏同质衬底的困境，通过异相集成κ‑(AlxGa1‑x)2O3/κ‑Ga2O3层与β‑Ga2O3层制备出垂直晶体管器件，具有高迁移率和高击穿场强的特性，在大功率、高频率领域具有潜力应用。
Description
技术领域
本发明涉及领域，具体涉及一种氧化镓异相集成垂直晶体管器件及其制备方法、应用。
背景技术
氧化镓(Ga2O3)材料具有超宽的禁带宽度，是目前备受学术界与工业界关注的第三代半导体材料之一。Ga2O3有α、β、γ、δ和ε(κ)五种同分异构体，表现出丰富的物理化学属性。
在五种同分异构体中，β-Ga2O3具有最好的热稳定性，其单晶衬底能够通过熔融法生长，成本较低。掺杂浓度可控的β-Ga2O3外延薄膜可以通过PLD、MBE、MOCVD、HVPE、mist-CVD等方法制备，已被广泛地用于制备MOSFET、肖特基二极管等器件。β-Ga2O3禁带宽度约为4.9eV，远超过Si(1.12eV)、SiC(3.3eV)和GaN(3.4eV)，其击穿场强达到8MV/cm、巴利加优值(Baliga's Figure of Merit)高达3444，能够有效提升器件的击穿电压、减少能量损耗。此外，β-Ga2O3理论饱和电子速率高达2×107cm/s，使其在射频领域也有巨大应用潜力。
由于其独特的物理性能，亚稳态相Ga2O3近年来备受关注，特别是具有自发极化特性的κ-Ga2O3。通过能带剪裁和极化工程可在异质界面处诱导形成高浓度二维电子气，可用以制备高频、高功率电子器件和微波射频器件。但因为缺乏同质衬底，亚稳相Ga2O3材料一般只能通过异质外延制备，极大地限制其器件相关应用，为亟待解决的重点问题。
发明内容
针对现有亚稳相Ga2O3缺乏同质衬底的困境，以及不同相Ga2O3材料特性，本发明提出一种基于Ga2O3异相集成的垂直晶体管器件设计与制备方法，通过异相集成κ-(AlxGa1-x)2O3/κ-Ga2O3层与β-Ga2O3层，结合高迁移率和高击穿场强的特性，在大功率、高频率领域有潜力应用。
本发明解决上述技术问题的方案如下：一种氧化镓异相集成垂直晶体管器件，包括自下而上依次设置的漏极金属层、N+型β-Ga2O3衬底、N-型β-Ga2O3漂移层；所述N-型β-Ga2O3漂移层通过离子注入形成对称的电流阻挡层，所述N-型β-Ga2O3漂移层上自下而上依次κ-Ga2O3层和κ-(AlxGa1-x)2O3层；所述κ-(AlxGa1-x)2O3层表面中央设置有栅极金属层，所述栅极金属层两侧对称设置有源极金属层。
优选的，所述栅极金属层两侧面均不与源极金属层接触。
优选的，所述源极金属层与κ-(AlxGa1-x)2O3层形成欧姆接触，所述漏极金属层、所述N+型β-Ga2O3衬底与漏极金属层形成欧姆接触，栅极金属层与κ-(AlxGa1-x)2O3层形成肖特基接触。
优选的，所述离子为氮离子、镁离子、氩离子中的一种，所述电流阻挡层厚度为0.1μm-1μm。
优选的，所述κ-(AlxGa1-x)2O层厚度为0.2μm-0.4μm；κ-Ga2O3层的厚度为20-30nm。
如上所述氧化镓异相集成垂直晶体管器件的制备方法，包括以下步骤：
a、在N-型β-Ga2O3漂移层表面两侧离子注入形成电流阻挡层，并进行高温退火；
b、在N-型β-Ga2O3漂移层表面生长或剥离转移与κ-Ga2O3材料与κ-(AlxGa1-x)2O3材料，形成κ-Ga2O3层与κ-(AlxGa1-x)2O3层。
c、在N+型β-Ga2O3衬底通过电子束蒸发技术生长Ti/Au，形成漏极金属层，进行快速退火，以实现N+型β-Ga2O3衬底与漏极金属层欧姆接触；
d、在κ-(AlxGa1-x)2O3层表面通过电子束蒸发技术生长Ti/Au/Ni，形成极源金属层，并进行快速退火，实现κ-(AlxGa1-x)2O3层与极源金属层欧姆接触。
e、在κ-(AlxGa1-x)2O3层表面电子束蒸发技术表面生长Pt/Au，形成极源金属层，并与κ-(AlxGa1-x)2O3层形成肖特基接触。
优选的，所述步骤a中，离子注入能量不低于100keV，剂量不低于1×1013cm-2。
优选的，所述步骤a中，退火温度为1100℃，时长不少于30分钟。
优选的，所述步骤c中，退火温度为500℃，时长为1-5分钟。
优选的，所述步骤d中，800℃，时长不少于30秒。
如上所述的氧化镓异相集成垂直晶体管器件在芯片中的应用。
本发明的有益效果如下：
(1)本发明涉及的器件采用垂直结构，相比水平结构器件更能承受高压大电流。相同的耐压特性下垂直结构器件尺寸小于水平结构器件，节省功率模块成本与空间。
(2)κ-Ga2O3作为一种亚稳相Ga2O3材料缺乏同质衬底与高质量外延薄膜，相关垂直结构器件制备存在困难。而β-Ga2O3单晶衬底可通过熔融法生长，成本较低，且掺杂浓度可控的β-Ga2O3外延薄膜可以通过多种方法制备。通过异相集成能够避免κ-Ga2O3器件应用的困境，使其优异的极化特性合理地运用至器件中。
(3)κ-(AlxGa1-x)2O3/κ-Ga2O3界面处存在极化诱导的二维电子气，电子迁移率远远高于β-Ga2O3体材料。通过异相集成，结合二维电子气超高迁移率的优势，器件截止频率高，具有射频应用的潜力。
(4)通过异相集成将κ-(AlxGa1-x)2O3/κ-Ga2O3材料与β-Ga2O3材料结合，该器件结构结合材料高耐压特性与高迁移率特性，兼具射频、大功率应用前景。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明提出的Ga2O3异相集成垂直晶体管器件的结构示意图。
图2为本发明涉及的Ga2O3异相集成垂直晶体管器件制备方法中电流阻挡层的示意图。
图3为本发明涉及的Ga2O3异相集成垂直晶体管器件制备方法中κ-(AlxGa1-x)2O3/κ-Ga2O3层结构示意图。
图4为本发明涉及的Ga2O3异相集成垂直晶体管器件制备方法中利用剥离转移技术键合κ-(AlxGa1-x)2O3/κ-Ga2O3层与Ga2O3漂移层的示意图。
图5为本发明涉及的Ga2O3异相集成垂直晶体管器件制备方法中通过电子束蒸发技术生长Ti/Au作为漏极金属的示意图。
图6为本发明涉及的Ga2O3异相集成垂直晶体管器件制备方法中利用电子束蒸发技术生长Ti/Au/Ni作为源极金属的示意图。
图7为本发明涉及的Ga2O3异相集成垂直晶体管器件制备方法中利用电子束蒸发技术生长Pt/Au作为栅极金属的示意图。
图8为本发明涉及的Ga2O3异相集成垂直晶体管器件仿真所得沿电流孔径处的能带图。
图9为本发明涉及的Ga2O3异相集成垂直晶体管器件沿电流孔径处的电子迁移率和电子浓度仿真图。
附图中，各标号所代表的部件列表如下：
1、漏极金属层；2、N+型β-Ga2O3衬底；3、N-型β-Ga2O3漂移层；4、电流阻挡层；5、κ-Ga2O3层；6、(κ-(AlxGa1-x)2O3层；7、源极金属层；8、栅极金属层。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，本实施例提供了一种氧化镓异相集成垂直晶体管器件，以N+型β-Ga2O3衬底2与N-型β-Ga2O3漂移层3为衬底(源于外购的HVPE外延片)。在N+型β-Ga2O3漂移层3表面两侧通过离子注入形成对称的电流阻挡层4，中间为允许电流通过的孔径，κ-Ga2O3层5通过剥离转移技术键合位于β-Ga2O3漂移层3顶端，κ-(AlxGa1-x)2O3层6位于κ-Ga2O3层5顶端，界面处极化形成二维电子气。漏极金属层1位于最底层，与N+β-Ga2O3衬底2为欧姆接触。源极金属层7位于κ-(AlxGa1-x)2O3层6表面两侧，形成欧姆接触；栅极金属层8位于κ-(AlxGa1-x)2O3层6顶端，完全覆盖电流孔径，形成肖特基接触。
所述氧化镓异相集成垂直晶体管器件的制备方法步骤如图2～7所示：
(1)通过光刻选区，以光刻胶为掩膜，保护器件的电流孔径。
(2)在N-型β-Ga2O3漂移层3漂移层表面以不低于100keV的能量、不少于1×1013cm-2的剂量离子注入。
(3)对于完成步骤(2)样品，于1100℃退火30分钟以上，修复刻蚀损伤并激活，形成对称的电流阻挡层4。
(4)采用Tin辅助的脉冲激光沉积技术基于蓝宝石衬底自下而上依次生长厚度为100-200nm的κ-Ga2O3层5、厚度为200-400nm的κ-(AlxGa1-x)2O3层6与厚度为20-30nm的κ-Ga2O3层5。
(5)通过离子注入机将H+注入至κ-(AlxGa1-x)2O3层6中，再使用键合机将κ-Ga2O3层5与N-型β-Ga2O3漂移层3键合，最后通过高温退火使多余κ-(AlxGa1-x)2O3/κ-Ga2O3衬底材料与κ-(AlxGa1-x)2O3层6薄膜分离。
(6)采用化学机械抛光对κ-(AlxGa1-x)2O3层6表面进行平整抛光。
(7)在器件的N+型β-Ga2O3衬底2背面通过电子束蒸发技术生长Ti/Au，形成漏极金属层1，并在500℃下快速热退火1分钟，实现N+型β-Ga2O3衬底2与漏极金属层1欧姆接触。
(8)光刻选定源极金属区域，在κ-(AlxGa1-x)2O3层6表面通过电子束蒸发技术生长Ti/Au/Ni，形成极源金属层7，并在800℃下进行30秒快速热退火，实现κ-(AlxGa1-x)2O3层6与极源金属层7欧姆接触。
(9)使用去胶液剥离去除多余光刻胶与金属，并清洗样品。
(10)光刻选定栅极区域，采用电子束蒸发技术在κ-(AlxGa1-x)2O3层表面生长Pt/Au，形成栅极金属层8，并与κ-(AlxGa1-x)2O3层6形成肖特基接触。
(11)使用去胶液剥离去除多余光刻胶与金属，并清洗样品。
通过Silvaco TCAD仿真软件仿真本实施例制备的Ga2O3异相集成垂直晶体管器件，提取沿电流孔径处的能带结构图，如图8所示。κ-(AlxGa1-x)2O3层6与κ-Ga2O3层5之间界面通过极化诱导产生二维电子气，具有高迁移率，且其自发极化常数比GaN更大，界面电子浓度更高，如图9所示。κ-Ga2O3与β-Ga2O3禁带宽度大，因此其击穿场强较大，巴利加优值高，可用以制备大功率器件，器件击穿电压较相同结构参数的GaN垂直晶体管有较大提升。
以上所述，仅为本发明的较佳实施例而已，并非对本发明作任何形式上的限制；凡本行业的普通技术人员均可按说明书附图所示和以上所述而顺畅地实施本发明；但是，凡熟悉本专业的技术人员在不脱离本发明技术方案范围内，利用以上所揭示的技术内容而做出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时,凡依据本发明的实质技术对以上实施例所作的任何等同变化的更动、修饰与演变等，均仍属于本发明的技术方案的保护范围之内。
Claims (10)
1.一种氧化镓异相集成垂直晶体管器件，其特征在于，包括自下而上依次设置的漏极金属层(1)、N+型β-Ga2O3衬底(2)和N-型β-Ga2O3漂移层(3)；所述N-型β-Ga2O3漂移层(3)通过离子注入形成对称的电流阻挡层(4)，所述N-型β-Ga2O3漂移层(3)上自下而上依次κ-Ga2O3层(5)和κ-(AlxGa1-x)2O3层(6)；所述κ-(AlxGa1-x)2O3层(6)表面中央设置有栅极金属层(8)，所述栅极金属层(8)两侧对称设置有源极金属层(7)。
2.根据权利要求1所述一种氧化镓异相集成垂直晶体管器件，其特征在于，所述栅极金属层(8)两侧面均不与源极金属层(7)接触。
3.根据权利要求1所述一种氧化镓异相集成垂直晶体管器件，其特征在于，所述源极金属层(7)与κ-(AlxGa1-x)2O3层(6)形成欧姆接触，所述N+型β-Ga2O3衬底(2)与漏极金属层(1)形成欧姆接触，栅极金属层(8)与κ-(AlxGa1-x)2O3层(6)形成肖特基接触。
4.根据权利要求1所述一种氧化镓异相集成垂直晶体管器件，其特征在于，所述离子为氮离子、镁离子、氩离子中的一种，所述电流阻挡层(4)厚度为0.1μm-1μm。
5.根据权利要求1所述一种氧化镓异相集成垂直晶体管器件，其特征在于，所述κ-(AlxGa1-x)2O3层(6)厚度为0.2μm-0.4μm；所述κ-Ga2O3层(5)的厚度为20-30nm。
6.一种根据权利要求1-5任一所述氧化镓异相集成垂直晶体管器件的制备方法，其特征在于，包括以下步骤：
a、在N-型β-Ga2O3漂移层(3)表面两侧离子注入形成电流阻挡层(4)，并进行高温退火；
b、在N-型β-Ga2O3漂移层(3)表面生长或剥离转移与κ-Ga2O3材料与κ-(AlxGa1-x)2O3材料，形成κ-Ga2O3层(5)与κ-(AlxGa1-x)2O3层(6)；
c、在N+型β-Ga2O3衬底(2)通过电子束蒸发技术生长Ti/Au，形成漏极金属层(1)，进行快速退火，以实现N+型β-Ga2O3衬底(2)与漏极金属层(1)欧姆接触；
d、在κ-(AlxGa1-x)2O3层(6)表面通过电子束蒸发技术生长Ti/Au/Ni，形成极源金属层(7)，并进行快速退火，实现κ-(AlxGa1-x)2O3层(6)与极源金属层(7)欧姆接触；
e、在κ-(AlxGa1-x)2O3层(6)表面电子束蒸发技术表面生长Pt/Au，形成极源金属层(7)，并与κ-(AlxGa1-x)2O3层(6)形成肖特基接触。
7.根据权利要求6所述一种氧化镓异相集成垂直晶体管器件的制备方法，其特征在于，所述步骤a中，离子注入能量不低于100keV，剂量不低于1×1013cm-2；退火温度为1100℃，时长不少于30分钟。
8.根据权利要求6所述一种氧化镓异相集成垂直晶体管器件的制备方法，其特征在于，所述步骤c中，退火温度为500℃，时长为1-5分钟。
9.根据权利要求6所述一种氧化镓异相集成垂直晶体管器件的制备方法，其特征在于，所述步骤d中，800℃，时长不少于30秒。
10.根据权利要求1-5任一所述氧化镓异相集成垂直晶体管器件在芯片中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311004790.6A CN116759457A (zh) | 2023-08-10 | 2023-08-10 | 一种氧化镓异相集成垂直晶体管器件及其制备方法、应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311004790.6A CN116759457A (zh) | 2023-08-10 | 2023-08-10 | 一种氧化镓异相集成垂直晶体管器件及其制备方法、应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116759457A true CN116759457A (zh) | 2023-09-15 |
Family
ID=87951705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311004790.6A Pending CN116759457A (zh) | 2023-08-10 | 2023-08-10 | 一种氧化镓异相集成垂直晶体管器件及其制备方法、应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116759457A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117253936A (zh) * | 2023-11-20 | 2023-12-19 | 南京大学 | 氧化镓基声表面波兼日盲紫外双模态探测器及其制备方法 |
| CN117832284A (zh) * | 2024-03-01 | 2024-04-05 | 湖北九峰山实验室 | 一种功率器件及其制造方法 |
-
2023
- 2023-08-10 CN CN202311004790.6A patent/CN116759457A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117253936A (zh) * | 2023-11-20 | 2023-12-19 | 南京大学 | 氧化镓基声表面波兼日盲紫外双模态探测器及其制备方法 |
| CN117832284A (zh) * | 2024-03-01 | 2024-04-05 | 湖北九峰山实验室 | 一种功率器件及其制造方法 |
| CN117832284B (zh) * | 2024-03-01 | 2024-05-24 | 湖北九峰山实验室 | 一种功率器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8969915B2 (en) | Methods of manufacturing the gallium nitride based semiconductor devices | |
| JP3733420B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
| US8669589B2 (en) | Robust transistors with fluorine treatment | |
| CN116759457A (zh) | 一种氧化镓异相集成垂直晶体管器件及其制备方法、应用 | |
| KR101339815B1 (ko) | 탄화 규소 반도체장치의 제조방법 | |
| US20060017064A1 (en) | Nitride-based transistors having laterally grown active region and methods of fabricating same | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| WO2002021601A1 (fr) | Dispositif a semi-conducteur | |
| JP2014022752A (ja) | 窒化物系半導体素子及びその製造方法 | |
| CN111916351A (zh) | 半导体器件及其制备方法 | |
| WO2018150861A1 (ja) | 炭化ケイ素積層基板およびその製造方法 | |
| TW201904060A (zh) | N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法 | |
| CN108878511A (zh) | 基于金刚石的镓面极性氮化镓器件制造方法 | |
| JPWO2012060206A1 (ja) | 半導体装置およびその製造方法 | |
| US20200395447A1 (en) | Semiconductor Device and Method for Fabricating a Wafer | |
| CN210429824U (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| US20210384345A1 (en) | Vertical umosfet device with high channel mobility and preparation method thereof | |
| JP2010263011A (ja) | 化合物半導体装置及びその製造方法 | |
| JP5262201B2 (ja) | 半導体装置の製造方法 | |
| JP2024519853A (ja) | バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタならびにその方法 | |
| CN114883406A (zh) | 一种增强型GaN功率器件及其制备方法 | |
| KR102626266B1 (ko) | 매립된 p형 층을 갖는 3족 질화물 고전자 이동도 트랜지스터 및 이를 제조하기 위한 공정 | |
| CN112635323A (zh) | 一种SiC基异质集成氮化镓薄膜与HEMT器件的制备方法 | |
| CN111211176A (zh) | 一种氮化镓基异质结集成器件结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |