JP2014022752A - 窒化物系半導体素子及びその製造方法 - Google Patents

窒化物系半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2014022752A
JP2014022752A JP2013152402A JP2013152402A JP2014022752A JP 2014022752 A JP2014022752 A JP 2014022752A JP 2013152402 A JP2013152402 A JP 2013152402A JP 2013152402 A JP2013152402 A JP 2013152402A JP 2014022752 A JP2014022752 A JP 2014022752A
Authority
JP
Japan
Prior art keywords
layer
nitride
based semiconductor
ion implantation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013152402A
Other languages
English (en)
Inventor
Jae Hoon Lee
哉 勳 李
Young Sun Kwak
ヨン 宣 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2014022752A publication Critical patent/JP2014022752A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】窒化物系半導体層に少なくとも１つのイオン注入層を形成することによって、漏れ電流を抑制できる窒化物系半導体素子及びその製造方法を提供する。
【解決手段】本発明の窒化物系半導体素子は、基板上のバッファ層と、前記バッファ層上の窒化物系半導体層と、前記窒化物系半導体層内の少なくとも１つのイオン注入層と、前記窒化物系半導体層上のチャネル層とを含む。
【選択図】 図１

Description

実施形態は窒化物系半導体素子及びその製造方法に係り、より詳しくは、漏れ電流の発生を防止できる窒化物系半導体素子及びその製造方法に関する。
最近、全世界的に情報通信技術の急激な発達に伴って超高速、大容量の信号送信のための通信技術が急速に発達している。特に、無線通信技術において個人携帯電話、衛星通信、軍事用レーダー、放送通信、通信用中継機などの需要が次第に拡大するにつれて、マイクロ波とミリメートル波帯域の超高速情報通信システムに必要な高速、高電力電子素子に対する要求が増加している。また、高電力電子素子に使用されているパワー素子への応用も省エネのために多くの研究が行われている。
例えば、ＧａＮ系窒化物半導体はエネルギーギャップが大きく、高い熱的化学的な安定度、高い電子飽和速度（〜３×１０７ｃｍ／ｓｅｃ）等の優れる物性を有し、光素子だけではなく高周波、高出力用の電子素子における応用が容易であるため、全世界的に活発に研究されている。特に、ＧａＮ系窒化物半導体を用いる電子素子は、高い降伏電圧（〜３×１０６Ｖ／ｃｍ）及び高い最大電流密度、安定な高温動作、高い熱伝導度などの様々な長所を有し、ＡｌＧａＮ／ＧａＮのヘテロ接合構造を用いたヘテロ接合電界効果トランジスタ（ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、ＨＦＥＴ）の場合、接合界面におけるバンド不連続（ｂａｎｄ−ｄｉｓｃｏｎｔｉｎｕｉｔｙ）が大きいので界面に高い濃度の電子が誘起されて電子の移動度を高めることができた。
その反面、従来におけるＧａＮ系窒化物半導体は例えばサファイア基板上に成長させて形成するが、このときサファイア基板とＧａＮ系窒化物半導体は格子定数及び熱膨張係数差が大きいので単結晶の成長が難しく、薄膜成長時に多くの欠陥が存在する。窒素の高い揮発性により発生する窒素空孔の形成と酸素のような不純物の影響によって自然的にｎ型伝導特性を有するようになり、セミ−絶縁層薄膜（ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）の成長が困難になる。例えば、成長途中にＦｅやＣなどをドーピングして高抵抗を有するＧａＮバッファを製造するが、ＨＦＥＴやＳＢＤ（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ）素子の製造時に漏れ電流が発生して低いトランスコンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ）と挿入損失が発生するという問題があった。
本発明は上述した問題点を解決するために、窒化物系半導体層に少なくとも１つのイオン注入層を形成することによって、漏れ電流を抑制できる窒化物系半導体素子及びその製造方法を提供することに目的がある。
しかし、本発明の解決しようとする課題は以上で記載した課題に制限されず、記載されていない他の課題は下記の記載によって当業者が明確に理解できるものである。
第１の側面は、基板上のバッファ層と、前記バッファ層上の窒化物系半導体層と、前記窒化物系半導体層内の少なくとも１つのイオン注入層と、前記窒化物系半導体層上のチャネル層とを含む窒化物系半導体素子を提供する。
一実施形態に係る前記少なくとも１つのイオン注入層は不純物イオンを含む層であってもよいが、これに限定されない。
一実施形態に係る前記不純物イオンは、Ａｒ、Ｃ、Ｈ、Ｎ、Ｂ、Ｆｅ、Ｍｇ、Ｚｎ、Ｈｅ、Ｎｅ、Ｂｅ、Ｌｉ、Ｓｉ、Ｆ、Ｓ、Ｐ、Ａｓ、Ｓｒ、及びＴｅの中から選択された少なくとも１つを含んでもよいが、これに限定されない。
一実施形態に係る前記少なくとも１つのイオン注入層は少なくとも第１及び第２イオン注入層を含み、前記第１及び第２イオン注入層は、互いに同一の不純物イオン又は互いに異なる不純物イオンを含んでもよいが、これに限定されない。
一実施形態に係る前記少なくとも１つのイオン注入層は、前記窒化物半導体層表面の上部から５０ｎｍ〜３０μｍの深さに在ってもよいが、これに限定されない。
一実施形態に係る前記少なくとも１つのイオン注入層は、２層乃至１０層からなるサブ層を含んでもよいが、これに限定されない。
一実施形態に係る前記少なくとも１つのイオン注入層は、前記窒化物半導体層及び前記チャネル層から垂直に離隔されていてもよいが、これに限定されない。
一実施形態に係る前記窒化物半導体層及び前記チャネル層は、その間にヘテロ接合（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ）を形成してもよいが、これに限定されない。
一実施形態に係る前記窒化物系半導体層は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮ、ＺｎＩｎＮ、ＺｎＧａＮ、及びＭｇＧａＮの中から選択された少なくとも１つを含んでもよいが、これに限定されない。
第２の側面は、基板上のバッファ層と、前記バッファ層上の窒化物系半導体層と、前記窒化物系半導体層上のチャネル層とを含み、前記窒化物系半導体層は、その上部表面から所定距離に不純物イオンを含む窒化物系半導体素子を提供する。
第３の側面は、下記を含む窒化物系半導体素子の製造方法を提供する。
基板上にバッファ層を形成するステップと、前記バッファ層上に窒化物系半導体層を形成するステップと、前記窒化物系半導体層に不純物イオンを注入して前記窒化物系半導体層内に少なくとも１つのイオン注入層を形成するステップと、前記窒化物系半導体層上にチャネル層を形成するステップとを含む。
一実施形態によると、前記窒化物系半導体層への前記不純物イオンの注入方法は、イオン注入方法又はプラズマ浸漬イオン注入方法を含んでもよいが、これに限定されない。
一実施形態によると、前記不純物イオンを注入することは、Ａｒ、Ｃ、Ｈ、Ｎ、Ｂ、Ｆｅ、Ｍｇ、Ｚｎ、Ｈｅ、Ｎｅ、Ｂｅ、Ｌｉ、Ｓｉ、Ｆ、Ｓ、Ｐ、Ａｓ、Ｓｒ、及びＴｅの中から選択された少なくとも１つを注入することであってもよいが、これに限定されない。
一実施形態によると、前記少なくとも１つのイオン注入層の形成は少なくとも第１及び第２イオン注入層を形成するステップを含み、前記第１及び第２イオン注入層は、互いに同一の不純物イオン又は互いに異なる不純物イオンを含んでもよいが、これに限定されない。
一実施形態によると、前記少なくとも１つのイオン注入層を形成するステップは、２層乃至１０層からなるサブ層を形成してもよいが、これに限定されない。
一実施形態に係る前記少なくとも１つのイオン注入層を形成するステップは、前記不純物イオンを前記窒化物系半導体層に異なる量を注入するか、又は前記不純物イオンを前記窒化物系半導体層内に異なる深さに注入してもよいが、これに限定されない。
一実施形態に係る前記少なくとも１つのイオン注入層を形成するステップは、１０ｋｅＶ〜５ＭｅＶの注入エネルギーで前記窒化物系半導体層の上部表面から５０ｎｍ〜３０μｍの深さに不純物イオンを注入してもよいが、これに限定されない。
一実施形態に係る前記少なくとも１つのイオン注入層を形成するステップは、１Ｅ１７／ｃｍ３〜５Ｅ２１／ｃｍ３の不純物イオンのドーズ量を調節してもよいが、これに限定されない。
一実施形態によると、前記窒化物系半導体層に不純物イオンを注入した後、アニーリングを行うステップをさらに含んでもよいが、これに限定されない。
一実施形態に係る前記窒化物系半導体層の形成は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮ、ＺｎＩｎＮ、ＺｎＧａＮ及びＭｇＧａＮの中から選択された少なくとも１つを用いてもよいが、これに限定されない。
本発明に係る窒化物系半導体素子及びその製造方法によれば、不純物イオンエネルギーを調節して窒化物系半導体層内にイオンを注入し、少なくとも１つのイオン注入層を形成するので、結晶性を保障しながら窒化物系半導体層全体の比抵抗を高めることができる。従って、成長中に不純物の混入を避けることで転位（ｄｉｓｌｏｃａｔｉｏｎ）が発生する確率を低減して良質の窒化物系半導体層を成長させ、漏れ電流を低減できるので、窒化物系半導体素子の特性が向上する。
一実施形態に係る窒化物系半導体素子の構造を示す断面図である。 一実施形態に係る窒化物系半導体素子の製造方法を示す図である。 一実施形態に係る窒化物系半導体素子の製造方法を示す図である。 一実施形態に係る窒化物系半導体素子の製造方法を示す図である。 一実施形態に係る窒化物系半導体素子の製造方法を示す図である。 一実施形態に係る窒化物系半導体素子の製造方法を示す図である。 他の実施形態に係る窒化物系半導体素子の構造を示す断面図である。
以下、添付する図面を参照しながら実施形態を詳細に説明する。本発明の説明に当たり、関連する公知機能又は構成に対する具体的な説明が要旨を却って曖昧にすると判断される場合にはその詳細な説明を省略する。また、本明細書で用いられる用語（ｔｅｒｍｉｎｏｌｏｇｙ）は好ましい実施形態を適切に表現するために用いられた用語であって、これはユーザ、運用者の意図、又は本発明が属する分野の慣例などによって変わり得る。従って、本用語に対する定義は本明細書の全般にわたる内容に基づいて下されなければならない。各図面に提示された同一の参照符号は同一の部材を示す。
明細書の全体において、ある部分が他の部分と「接続」される場合、これは「直接的に接続」されている場合だけではなく、その中間に他の素子を挟んで「電気的に接続」されて場合も含む。
明細書の全体において、ある部材が他の部材の「上に」位置している場合、これはある部材が他の部材に接している場合だけではなく、２つの部材の間に更なる部材が存在することも含む。
明細書の全体において、ある部分が他の部分の構成要素を「含む」場合、これは特に反対となる記載がなければ他の構成要素を除くのではなく、他の構成要素をさらに含むことを意味する。
以下、窒化物系半導体素子及び窒化物系半導体素子の製造方法に対して実施形態及び図面を参照して具体的に説明する。しかし、本発明は、このような実施形態と図面に制限されない。
図１は、一実施形態に係る窒化物系半導体素子の構造を示す断面図である。図１を参照すると、窒化物系半導体素子１００は、基板１１０、バッファ層１２０、窒化物系半導体層１３０、少なくとも１つのイオン注入層１４０、チャネル層１５０、ソース電極１６０、ドレイン電極１７０及びゲート電極１８０を含む。
基板１１０は、半導体層を成長させ得る適切な基板であって、例えば、サファイア（ｓａｐｐｈｉｒｅ）構造を有するＡｌ２Ｏ３、及びスピネル（ｓｐｉｎｅｌ）構造を有するＭｇＡｌ２Ｏ４を含む絶縁性基板、並びに、ＧａＮ、ＧａＡｓ、ＳｉＣ、Ｓｉ、ＺｎＯ、ＺｒＢ、ＧａＰ、及びダイヤモンドからなる群から選択された少なくとも１つの物質で構成されるが、これに限定されない。また、基板１１０は任意の大きさ及び厚さを有し、任意の面方向を有する。基板１１０は、ジャスト（ｊｕｓｔ）基板と呼ばれるオフ（ｏｆｆ）角がない基板、又は、オフ角を付与した基板の何れかである。
バッファ層１２０は、基板１１０と窒化物系半導体層１３０との間の格子不整合を緩和、即ち低減するために用いられる。例えば、バッファ層１２０は、ＡｌＮ層、低温−ＳｉＣ層（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ−ＳｉＣ ｌａｙｅｒ）又は低温−ＧａＮ層の何れかであるが、これに制限されない。
窒化物系半導体層１３０は、例えば、バッファ層１２０上に直接的に形成される。窒化物系半導体層１３０は窒化物系物質、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮ、ＺｎＩｎＮ、ＺｎＧａＮ、及びＭｇＧａＮの中の少なくとも１つを含むが、これに制限されない。
少なくとも１つのイオン注入層１４０が窒化物系半導体層１３０内に形成される。少なくとも１つのイオン注入層１４０は、窒化物系半導体層１３０の上部及び下部の表面それぞれから垂直に離隔される。例えば、少なくとも１つのイオン注入層１４０は、窒化物系半導体層１３０の上部及び下部の表面の双方から離隔され、そして、相互に垂直方向に離隔された複数のサブ層、例えば２層乃至１０層のサブ層を含み、例えば、前記サブ層は窒化物系半導体層１３０の部分と交代に形成される。例えば、図１を参照すると、少なくとも１つのイオン注入層１４０は、窒化物系半導体層１３０内にそれぞれ異なる３つの深さで注入された第１イオン注入層１４２、第２イオン注入層１４４及び第３イオン注入層１４６からなる３階のイオン注入層１４０を含む３階イオン注入層である。例えば、全てのイオン注入層１４０は窒化物系半導体層１３０の上部及び下部表面から離隔されているので、窒化物系半導体層１３０の上部及び下部表面はチャネル層１５０及びバッファ層１２０それぞれに直接的に接触する。
イオン注入層１４０は不純物イオンを含む層であり、前記不純物イオンはＡｒ、Ｃ、Ｈ、Ｎ、Ｂ、Ｆｅ、Ｍｇ、Ｚｎ、Ｈｅ、Ｎｅ、Ｂｅ、Ｌｉ、Ｓｉ、Ｆ、Ｓ、Ｐ、Ａｓ、Ｓｒ及びＴｅの中の少なくとも１つを含むが、これに制限されない。
少なくとも１つのイオン注入層１４０が複数のサブ層を含む場合、複数のサブ層のそれぞれは、互いに同一の不純物イオンによって形成された層であるか、又は互いに異なる不純物イオンによって形成された層を含むが、これに制限されない。例えば、図１を参照すると、第１イオン注入層１４２、第２イオン注入層１４４及び第３イオン注入層１４６の全てはＡｒイオンが注入された層であるか、又は、例えば、第１イオン注入層１４２はＡｒイオン、第２イオン注入層１４４はＣイオン、第３イオン注入層１４６はＦｅイオンが注入された層である。
イオン注入層１４０は、窒化物系半導体層１３０内に異なる深さ又は異なる量で不純物イオンを注入して形成される。前記不純物イオン注入は、前記不純物イオンのドーズ（ｄｏｓｅ）量及び／又は前記注入エネルギーを変化させることによって形成される。例えば、イオン注入層１４０の上部表面は、約１０ｋｅＶ〜約５ＭｅＶの注入エネルギーを用いて、約１Ｅ１７／ｃｍ３乃至約５Ｅ２１イオン／ｃｍ３にドーズ量を調節して窒化物半導体層１３０の上段表面から約５０ｎｍ乃至約３０μｍの深さに形成されるが、これに制限されない。
ここで窒化物系半導体層１３０の前記上段表面は、窒化物系半導体層１３０及びチャネル層１５０間の境界面をいい、イオン注入層１４０の前記上部表面は、窒化物系半導体層１３０の前記上部表面に近接するイオン注入層１４０のサブ層（図１では１４６）及び窒化物系半導体層１３０間の境界面をいう。
チャネル層１５０は例えば、窒化物系半導体層１３０上に形成される。チャネル層１５０は、例えば、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＢＮ、ＩｎＡｌＮ及びＩｎＡｌＧａＮの中から選択された少なくとも１つを含むが、これに制限されない。
チャネル層１５０の両側上にはそれぞれソース電極１６０及びドレイン電極１７０が形成され、その間にはゲート電極１８０が形成され、ソース電極１６０、ドレイン電極１７０及びゲート電極１８０はそれぞれ独立的に、例えば、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ｒｕ及びＯｓの中から選択された少なくとも１つを含むが、これに制限されない。
図２乃至図６は一実施形態に係る窒化物系半導体素子の製造方法を示す図である。図２乃至図６を参照して、一実施形態に係る窒化物系半導体素子の製造方法を説明する。
まず、図２に示すように、基板１１０上にバッファ層１２０を形成する。
基板１１０は、半導体層を成長させ得る基板であれば、特に制限されずに、例えば、サファイア構造のＡｌ２Ｏ３、及びスピネル構造のＭｇＡｌ２Ｏ４を含む絶縁性基板、ＧａＮ、ＧａＡｓ、ＳｉＣ、Ｓｉ、ＺｎＯ、ＺｒＢ２、ＧａＰ、及びダイヤモンドから選択された少なくとも１つを含むが、これに制限されない。基板の大きさや厚さなどは特に制限されない。基板の面方向は特に制限されることなく、ジャスト基板又はオフ角を付与した基板の何れかを用いる。
バッファ層１２０は、基板１１０及び窒化物系半導体層１３０間の格子不整合を緩和するために形成され、例えば、ＡｌＮ層、低温−ＳｉＣ層（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ−ＳｉＣ ｌａｙｅｒ）又は低温−ＧａＮ層などを形成してもよいが、これに制限されることはない。バッファ層１２０は、基板１１０及び窒化物系半導体層１３０の格子不整合から生じるストレスを緩和するために格子定数の差を減らし得る中間程度の格子定数を有する層を形成する。バッファ層１２０は例えば、ＡｌＮ層、低温−ＳｉＣ層（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ−ＳｉＣ ｌａｙｅｒ）又は低温−ＧａＮ層の何れかであるが、他にも基板１１０及び窒化物系半導体層１３０間の不整合によるストレスを緩和できる格子定数を有する物質であれば、上記に制限されない。
バッファ層１２０は、窒化物系半導体層１３０の成長を助けるために介在するもので、例えば約２００Å〜約４００Å程度に薄く形成される。
続いて、図３に示すように、バッファ層１２０上に窒化物系半導体層１４０を形成する。
窒化物系半導体層１３０は、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮ、ＺｎＩｎＮ、ＺｎＧａＮ及びＭｇＧａＮから選択された少なくとも１つを含むが、これに制限されない。
窒化物系半導体層１３０の形成には、物理的な蒸着方法、及び化学的な蒸着方法の双方又は一方が使われ、例えば、金属有機化学気相蒸着法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）、分子線成長法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ、ＭＢＥ）、水素気相成長法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ、ＨＶＰＥ）、又は原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）方法を用いて成長形成されるが、これに制限されない。
続いて、図４に示すように、窒化物系半導体層１３０内に不純物イオンを注入して少なくとも１つのイオン注入層１４０を形成する。
図４には、第１イオン注入層（第１サブ層）１４２、第２イオン注入層（第２サブ層）１４４、及び第３イオン注入層（第３サブ層）１４６からなる３階のイオン注入層１４０を示したが、これに制限されず、約２層乃至約１０階のイオン注入層（サブ層）を含む少なくとも１つのイオン注入層１４０を形成し得る。
イオン注入層１４０は不純物イオンを含む層であり、前記不純物イオンは、例えば、Ａｒ、Ｃ、Ｈ、Ｎ、Ｂ、Ｆｅ、Ｍｇ、Ｚｎ、Ｈｅ、Ｎｅ、Ｂｅ、Ｌｉ、Ｓｉ、Ｆ、Ｓ、Ｐ、Ａｓ、Ｓｒ及びＴｅから選択された少なくとも１つを含むが、これに制限されない。
不純物イオンはイオン注入（ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）方法、又は、プラズマ浸漬イオン注入（ｐｌａｓｍａ ｉｍｍｅｒｓｉｏｎ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）方法によって前記窒化物系半導体層内に注入できるが、これに制限されない。例えば、不純物半導体を製造する方法の１つとしてイオン注入方法を用いる場合、目的とする不純物をイオン化し、数十ｋｅＶ〜数百ｋｅＶに加速したイオンを窒化物系半導体層に注入する。このようなイオン注入方法は、真空中だけではなく室温状態でも行われ得る長所がある。
イオン注入層１４０は、それぞれ独立的に互いに同じ不純物イオンによって形成された層であるか、又は互いに異なる不純物イオンによって形成された層を含むが、これに制限されない。具体的には例えば、第１イオン注入層１４２、第２イオン注入層１４４、及び第３イオン注入層１４６は全てＡｒイオンが注入された層であるか、又は、第１イオン注入層１４２はＡｒイオン、第２イオン注入層１４４はＣイオン、第３イオン注入層１４６はＦｅイオンが注入された層である。
イオン注入層１４０の形成に際しては、不純物イオンのドーズ量又は注入エネルギーを変化させることによって、窒化物系半導体層１３０に注入される量や深さが変わる。従って、イオン注入層１４０は、窒化物系半導体層１３０上にチャネル層１５０を形成した後又は前の何れにでも形成できる。
イオン注入層１４０は例えば、不純物イオンを約１０ｋｅＶ〜約５ＭｅＶの注入エネルギーで、約１Ｅ１７／ｃｍ３乃至約５Ｅ２１／ｃｍ３にドーズ量を調節して窒化物半導体層１３０の表面から約５０ｎｍ〜約３０μｍの深さに形成されるが、これに制限されない。
追加的に、窒化物系半導体層１３０内に少なくとも１つのイオン注入層１４０を形成した後、アニーリング（ａｎｎｅａｌｉｎｇ）を行うステップを行う。アニーリング工程を行うことによって、窒化物系半導体層全体の高い比抵抗値を確保し、従って、製品の信頼性を向上できる。
続いて、図５に示すように、窒化物系半導体層１３０上にチャネル層１５０を形成する。
チャネル層１５０は、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＢＮ、ＩｎＡｌＮ及びＩｎＡｌＧａＮの中から選択された少なくとも１つを含むが、これに制限されない。
チャネル層１５０の形成には、物理的な蒸着方法及び化学的な蒸着方法の双方又は一方が使われ、例えば、金属有機化学気相蒸着法、分子線成長法、水素気相成長法、又は原子層蒸着方法を用いて成長形成されるが、これに制限されない。
続いて、図６に示すように、チャネル層１５０の両側上にそれぞれソース電極１６０及びドレイン電極１７０を形成し、その間にはゲート電極１８０を形成して窒化物系半導体素子１００を形成する。ソース電極１６０、ドレイン電極１７０及びゲート電極１８０の材質はそれぞれ独立的に、例えば、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ｒｕ及びＯｓの中から選択された少なくとも１つを含むが、これに制限されない。
このような窒化物系半導体素子の構造において、異なるバンドギャップエネルギーを有する窒化物系半導体層１３０及びチャネル層１５０間のヘテロ接合によって２次元電子ガス層（ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ、２−ＤＥＧ）１５１が形成されるが、これが接合面において分極現象を発生することがある。
従って、一実施形態に係る窒化物系半導体素子は、不純物イオンエネルギーを調節して窒化物系半導体層１３０内に不純物イオンを注入し、少なくとも１つのイオン注入層を形成するので、結晶性を保障しながら窒化物系半導体層１３０全体の比抵抗を高めることができる。従って、成長中に不純物の混入を避けることで転位（ｄｉｓｌｏｃａｔｉｏｎ）が発生する確率を減らし、良質の窒化物系半導体層を成長し、漏れ電流を低減できるので、窒化物系半導体素子の特性が向上する。
図７は、他の実施形態に係る窒化物系半導体素子の構造を示す断面図である。一側面によれば、前記窒化物系半導体素子は、ノーマリーオンタイプ又はノーマリーオフ（ｎｏｒｍａｌｌｙ ｏｆｆ）タイプであってもよい。図７ に示された窒化物系半導体素子２００は、ノーマリーオフタイプのヘテロ接合電界効果トランジスタである。
図７を参照すると、他の実施形態に係る窒化物系半導体素子２００は、基板２１０、基板２１０上に形成されるバッファ層２２０、バッファ層２２０上に形成される窒化物系半導体層２３０、窒化物系半導体層２３０内に形成される少なくとも１つのイオン注入層２３５、窒化物系半導体層２３０上に形成されるチャネル層２４０、チャネル層２４０上に形成されるアンドープＧａＮ層２５０、アンドープＧａＮ層２５０上に形成される窒化炭素珪素（ＳｉｘＣ１−ｘＮ）機能層２６０、及び窒化炭素珪素（ＳｉｘＣ１−ｘＮ）機能層２６０上に形成される第１窒化珪素層（ＳｉＮｘ ｌａｙｅｒ）２７０を含む。
基板２１０は半導体層を成長させ得る基板であって、例えば、サファイア構造を有するＡｌ２Ｏ３、及びスピネル構造を有するＭｇＡｌ２Ｏ４を含む絶縁性基板、並びに、ＧａＮ、ＧａＡｓ、ＳｉＣ、Ｓｉ、ＺｎＯ、ＺｒＢ２、ＧａＰ、及びダイヤモンドの中から選択された少なくとも１つを含むが、これに限定されない。基板の大きさや厚さなどは特に制限されず、また、基板の面方向は特に制限されない。ジャスト（ｊｕｓｔ）基板又はオフ（ｏｆｆ）角を付与した基板の何れかを用いる。
バッファ層２２０は、例えば、ＡｌＮ層、低温−ＳｉＣ層（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ−ＳｉＣ ｌａｙｅｒ）又は低温−ＧａＮ層の何れかである。
窒化物系半導体層２３０は例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮ、ＺｎＩｎＮ、ＺｎＧａＮ、及びＭｇＧａＮの中の少なくとも１つを含むが、これに制限されることはない。
少なくとも１つのイオン注入層２３５が窒化物系半導体層２３０内に形成される。図７には、第１イオン注入層２３５ａ、第２イオン注入層２３５ｂ及び第３イオン注入層２３５ｃからなる３階のイオン注入層２３５を示すが、これに制限されず、約２層乃至約１０階のイオン注入層（サブ層）を含むイオン注入層２３５を形成し得る。
イオン注入層２３５は不純物イオンを含む層であり、前記不純物イオンは、Ａｒ、Ｃ、Ｈ、Ｎ、Ｂ、Ｆｅ、Ｍｇ、Ｚｎ、Ｈｅ、Ｎｅ、Ｂｅ、Ｌｉ、Ｓｉ、Ｆ、Ｓ、Ｐ、Ａｓ、Ｓｒ及びＴｅから選択された少なくとも１つを含むが、これに制限されない。
イオン注入層２３５は、それぞれ独立的に互いに同じ不純物イオンによって形成された層であるか、又は互いに異なる不純物イオンによって形成された層を含むが、これに制限されない。具体的には例えば、第１イオン注入層２３５ａ、第２イオン注入層２３５ｂ、及び第３イオン注入層２３５ｃは全てＡｒイオンが注入された層であるか、又は、第１イオン注入層２３５ａはＡｒイオン、第２イオン注入層２３５ｂはＣイオン、第３イオン注入層２３５ｃはＦｅイオンが注入された層である。
イオン注入層２３５の形成に際しては、前記不純物イオンのドーズ量又は注入エネルギーを変化させることによって、窒化物系半導体層２３５に注入される量や深さが異なる。例えば、約１０ｋｅＶ〜約５ＭｅＶの注入エネルギーで約１Ｅ１７／ｃｍ３乃至約５Ｅ２１イオン／ｃｍ３にドーズ量を調節して窒化物半導体層１３０表面から約５０ｎｍ〜約３０μｍの深さに形成されるが、これに制限されない。
窒化物系半導体層２３０はトレンチ２３１によって露出される。具体的に、窒化物系半導体層２３０の一部と、チャネル層２４０、アンドープＧａＮ層２５０、窒化炭素珪素機能層２６０、及び第１窒化珪素層２７０をエッチングすることによってトレンチ２３１が形成される。
チャネル層２４０は、例えば、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＢＮ、ＩｎＡｌＮ及びＩｎＡｌＧａＮの中の少なくとも１つを含むが、これに制限されない。
絶縁層２９１はトレンチ２３１の内側に沿って形成されるが、図７に示すように、第１窒化珪素層２７０上に第２窒化珪素層２８０がさらに形成された場合には、トレンチ２３１の内側に沿って形成されて第２窒化珪素層２８０の上部領域まで延びる。
また、絶縁層２９１はゲート絶縁層であり、絶縁層２９１上にゲート電極２９２が形成される。
チャネル層２４０には、２次元電子ガス層（２−ＤＥＧ）２４１が形成される。２次元電子ガス層２４１は、チャネル層２４０とＧａＮ層２５０との間のバンドギャップエネルギー（ｂａｎｄ−ｇａｐ ｅｎｅｒｇｙ）の差によって形成され、この２次元電子ガス層２４１によって電流が流れるチャネル層の役割を行う。
図７ に示された実施形態において、チャネル層２４０内に形成された２次元電子ガス層２４１はトレンチ２３１によって分離される。このようにトレンチ２４１によってゲート領域に２次元電子ガス層２４１が形成されないので、窒化物系半導体素子２００がノーマリーオフタイプの動作を容易に実現できる。
窒化炭素珪素機能層２６０の一領域と他領域は、ソース電極２９４及びドレイン電極２９５を形成するために、露出される。この領域は、第１窒化珪素層２７０及び第２窒化珪素層２８０を一部エッチングすることによって露出される。
ソース電極２９４は、窒化炭素珪素機能層２６０の一領域上に形成される。この実施形態では、窒化炭素珪素機能層２６０上にオーミックメタル層２９３をさらに形成し、ソース電極２９４はオーミックメタル層２９３上に形成する。
ドレイン電極２９５は、窒化炭素珪素機能層２６０上の他領域に形成される。この実施形態では、窒化炭素珪素機能層２６０上にオーミックメタル層２９３がさらに形成され、ドレイン電極２９５はオーミックメタル層２９３上に形成される。
ゲート電極２９２、ソース２９４、及びドレイン２９５は、Ｎｉ、Ａｌ、Ｔｉ、ＴｉＮ、Ｐｔ、Ａｕ、ＲｕＯ２、Ｖ、Ｗ、ＷＮ、Ｈｆ、ＨｆＮ、Ｍｏ、ＮｉＳｉ、ＣｏＳｉ２、ＷＳｉ、ＰｔＳｉ、Ｉｒ、Ｚｒ、Ｔａ、ＴａＮ、Ｃｕ、Ｒｕ、Ｃｏ、及びこれらの何れかの組合わせからなるグループから選択される。
一方、不動態化層２９０は、ゲート電極２９２とソース電極２９４との間に露出された第２窒化珪素層２８０、ゲート電極２９２とドレイン電極２９５との間に露出された第２窒化珪素層２８０上に形成される。
一実施形態に係る窒化物系半導体素子の構造は、ヘテロ接合電界効果トランジスタ（ｈｅｔｅｒｏ ｊｕｎｃｔｉｏｎ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；ＨＦＥＴ）の構造及びノーマリーオフ（ｎｏｒｍａｌｌｙ ｏｆｆ）タイプのヘテロ接合電界効果トランジスタとして例示したが、ショットキーダイオード（Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）などの多様な半導体素子に適用できる。
例えば、ショットキーダイオードの場合、ショットキー接合層は、例えば、Ｎｉ／Ａｕ、ＣｕＩｎＯ２／Ａｕ、ＩＴＯ／Ａｕ、Ｎｉ／Ｐｔ／Ａｕ及びＰｔ／Ａｕの中から選択された少なくとも１つを含み、不動態化層として、例えば、ＳｉＮｘ、ＳｉＯｘ、Ａｌ２Ｏ３及びＳｉＣの中の少なくとも１つを含むが、これに制限されない。
従来におけるＧａＮ系窒化物半導体は例えばサファイア基板上に成長させて形成するが、このときサファイア基板とＧａＮ系窒化物半導体は格子定数及び熱膨張係数差が大きいので単結晶の成長が難しく、薄膜成長時に多くの欠陥が存在する。窒素の高い揮発性により発生する窒素空孔の形成と酸素のような不純物の影響によって自然的にｎ型伝導特性を有するようになり、セミ−絶縁層薄膜（ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）の成長が困難になる。例えば、成長途中にＦｅやＣなどをドーピングして高抵抗を有するＧａＮバッファを製造するが、ＨＦＥＴやＳＢＤ（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ）素子の製造時に漏れ電流が発生して低いトランスコンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ）と挿入損失が発生するという問題がある。
上述したように本発明を限定された実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような実施形態から様々な修正及び変形が可能である。従って、本発明の範囲は、開示された実施形態に限定されて定められるものではなく、特許請求の範囲だけではなく特許請求の範囲と均等なものなどによって定められるものである。
１００、２００ 窒化物系半導体素子
１１０、２１０ 基板
１２０、２２０ バッファ層
１３０、２３０ 窒化物系半導体層
１４０、２３５ イオン注入層
１５０、２４０ チャネル層
１５１、２４１ ２次元電子ガス層
１６０、２９４ ソース電極
１７０、２９５ ドレイン電極
１８０、２９２ ゲート電極
２３１ トレンチ
２５０ アンドープＧａＮ層
２６０ 窒化炭素珪素機能層
２７０ 第１窒化珪素層
２８０ 第２窒化珪素層
２９０ 不動態化層
２９１ 絶縁層

Claims (20)

  1. 基板上のバッファ層と、
    前記バッファ層上の窒化物系半導体層と、
    前記窒化物系半導体層内の少なくとも１つのイオン注入層と、
    前記窒化物系半導体層上のチャネル層と、
    を含むことを特徴とする窒化物系半導体素子。
  2. 前記少なくとも１つのイオン注入層は不純物イオンを含む層であることを特徴とする請求項１に記載の窒化物系半導体素子。
  3. 前記不純物イオンは、Ａｒ、Ｃ、Ｈ、Ｎ、Ｂ、Ｆｅ、Ｍｇ、Ｚｎ、Ｈｅ、Ｎｅ、Ｂｅ、Ｌｉ、Ｓｉ、Ｆ、Ｓ、Ｐ、Ａｓ、Ｓｒ、及びＴｅの中から選択された少なくとも１つを含むことを特徴とする請求項２に記載の窒化物系半導体素子。
  4. 前記少なくとも１つのイオン注入層は少なくとも第１及び第２イオン注入層を含み、前記第１及び第２イオン注入層は、互いに同一の不純物イオン又は互いに異なる不純物イオンを含むことを特徴とする請求項１に記載の窒化物系半導体素子。
  5. 前記少なくとも１つのイオン注入層は、前記窒化物系半導体層表面の上部から５０ｎｍ乃至３０μｍの深さに在ることを特徴とする請求項１に記載の窒化物系半導体素子。
  6. 前記少なくとも１つのイオン注入層は、２層乃至１０層からなるサブ層を含むことを特徴とする請求項１に記載の窒化物系半導体素子。
  7. 前記少なくとも１つのイオン注入層は、前記窒化物系半導体層及び前記チャネル層から垂直に離隔されていることを特徴とする請求項１に記載の窒化物系半導体素子。
  8. 前記窒化物系半導体層及び前記チャネル層は、その間にヘテロ接合（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ）を形成することを特徴とする請求項１に記載の窒化物系半導体素子。
  9. 前記窒化物系半導体層は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮ、ＺｎＩｎＮ、ＺｎＧａＮ、及びＭｇＧａＮの中から選択された少なくとも１つを含むことを特徴とする請求項１に記載の窒化物系半導体素子。
  10. 基板上のバッファ層と、
    前記バッファ層上の窒化物系半導体層と、
    前記窒化物系半導体層上のチャネル層と、
    を含み、
    前記窒化物系半導体層は、その上部表面から所定距離に不純物イオンを含むことを特徴とする窒化物系半導体素子。
  11. 基板上にバッファ層を形成するステップと、
    前記バッファ層上に窒化物系半導体層を形成するステップと、
    前記窒化物系半導体層に不純物イオンを注入して前記窒化物系半導体層内に少なくとも１つのイオン注入層を形成するステップと、
    前記窒化物系半導体層上にチャネル層を形成するステップと、
    を含むことを特徴とする窒化物系半導体素子の製造方法。
  12. 前記窒化物系半導体層への前記不純物イオンの注入方法は、イオン注入方法又はプラズマ浸漬イオン注入方法を含むことを特徴とする請求項１１に記載の窒化物系半導体素子の製造方法。
  13. 前記不純物イオンを注入することは、Ａｒ、Ｃ、Ｈ、Ｎ、Ｂ、Ｆｅ、Ｍｇ、Ｚｎ、Ｈｅ、Ｎｅ、Ｂｅ、Ｌｉ、Ｓｉ、Ｆ、Ｓ、Ｐ、Ａｓ、Ｓｒ、及びＴｅの中から選択された少なくとも１つを注入することを特徴とする請求項１１に記載の窒化物系半導体素子の製造方法。
  14. 前記少なくとも１つのイオン注入層の形成は少なくとも第１及び第２イオン注入層を形成するステップを含み、前記第１及び第２イオン注入層は、互いに同一の不純物イオン又は互いに異なる不純物イオンを含むことを特徴とする請求項１１に記載の窒化物系半導体素子の製造方法。
  15. 前記少なくとも１つのイオン注入層を形成するステップは、２層乃至１０層からなるサブ層を形成することを特徴とする請求項１１に記載の窒化物系半導体素子の製造方法。
  16. 前記少なくとも１つのイオン注入層を形成するステップは、前記不純物イオンを前記窒化物系半導体層に異なる量を注入するか、又は前記不純物イオンを前記窒化物系半導体層内に異なる深さに注入することを特徴とする請求項１１に記載の窒化物系半導体素子の製造方法。
  17. 前記少なくとも１つのイオン注入層を形成するステップは、１０ｋｅＶ乃至５ＭｅＶの注入エネルギーで前記窒化物系半導体層の上部表面から５０ｎｍ乃至３０μｍの深さに不純物イオンを注入することを特徴とする請求項１１に記載の窒化物系半導体素子の製造方法。
  18. 前記少なくとも１つのイオン注入層を形成するステップは、１Ｅ１７／ｃｍ３乃至５Ｅ２１／ｃｍ３の不純物イオンのドーズ量を調節することを特徴とする請求項１１に記載の窒化物系半導体素子の製造方法。
  19. 前記窒化物系半導体層に不純物イオンを注入した後、アニーリングを行うステップをさらに含むことを特徴とする請求項１１に記載の窒化物系半導体素子の製造方法。
  20. 前記窒化物系半導体層の形成は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮ、ＺｎＩｎＮ、ＺｎＧａＮ及びＭｇＧａＮの中から選択された少なくとも１つを用いることを特徴とする請求項１１に記載の窒化物系半導体素子の製造方法。
JP2013152402A 2012-07-23 2013-07-23 窒化物系半導体素子及びその製造方法 Pending JP2014022752A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120079798A KR20140013247A (ko) 2012-07-23 2012-07-23 질화물계 반도체 소자 및 그의 제조 방법
KR10-2012-0079798 2012-07-23

Publications (1)

Publication Number Publication Date
JP2014022752A true JP2014022752A (ja) 2014-02-03

Family

ID=49945807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013152402A Pending JP2014022752A (ja) 2012-07-23 2013-07-23 窒化物系半導体素子及びその製造方法

Country Status (4)

Country Link
US (1) US9129888B2 (ja)
JP (1) JP2014022752A (ja)
KR (1) KR20140013247A (ja)
CN (1) CN103579330A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019528571A (ja) * 2016-08-18 2019-10-10 レイセオン カンパニー イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
WO2019194042A1 (ja) * 2018-04-05 2019-10-10 日本電信電話株式会社 トランジスタの製造方法
KR102655449B1 (ko) * 2023-11-24 2024-04-09 주식회사 멤스 쇼트키 다이오드 및 이의 형성 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
KR101946454B1 (ko) * 2012-09-18 2019-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조 방법
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9263569B2 (en) * 2013-08-05 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. MISFET device and method of forming the same
WO2015123534A1 (en) * 2014-02-14 2015-08-20 Dow Corning Corporation Group iii-n substrate and transistor with implanted buffer layer
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
CN104409344A (zh) * 2014-11-17 2015-03-11 中国科学院半导体研究所 降低Ni/Au与p-GaN欧姆接触的比接触电阻率的方法
ITUB20155536A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
KR102435523B1 (ko) 2016-03-10 2022-08-23 삼성전자주식회사 발광 소자 및 이의 제조 방법
CN107170671A (zh) * 2017-06-22 2017-09-15 广东省半导体产业技术研究院 一种基于离子注入的GaN功率器件及其制造方法
CN108198747A (zh) * 2018-01-09 2018-06-22 湖南理工学院 一种二次外延生长制备氮化镓系材料的方法
CN109065442A (zh) * 2018-04-17 2018-12-21 江南大学 一种利用氟离子注入实现氮化镓中诱导形成2dhg的方法
US11757027B2 (en) * 2018-12-13 2023-09-12 Intel Corporation E-D mode 2DEG FET with gate spacer to locally tune VT and improve breakdown
CN112331718B (zh) * 2019-08-05 2022-02-22 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN113644128A (zh) * 2021-06-29 2021-11-12 西安电子科技大学 一种槽栅多沟道结构GaN基高电子迁移率晶体管及制作方法
US20240055509A1 (en) * 2021-12-31 2024-02-15 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270464A (ja) 1997-03-27 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
KR20000004749A (ko) 1998-06-30 2000-01-25 김영환 누설전류를 감소한 트랜지스터 제조방법
WO2002001641A1 (fr) * 2000-06-27 2002-01-03 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
CN101405868A (zh) * 2005-11-29 2009-04-08 香港科技大学 增强型和耗尽型AlGaN/GaN HFET的单片集成
KR20090034169A (ko) * 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101038836B1 (ko) 2008-10-21 2011-06-03 삼성엘이디 주식회사 질화계 이종접합 전계효과 트랜지스터 제조방법
KR101172857B1 (ko) 2009-12-14 2012-08-09 경북대학교 산학협력단 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019528571A (ja) * 2016-08-18 2019-10-10 レイセオン カンパニー イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
US11127596B2 (en) 2016-08-18 2021-09-21 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
WO2019194042A1 (ja) * 2018-04-05 2019-10-10 日本電信電話株式会社 トランジスタの製造方法
JP2019186316A (ja) * 2018-04-05 2019-10-24 日本電信電話株式会社 トランジスタの製造方法
JP7052503B2 (ja) 2018-04-05 2022-04-12 日本電信電話株式会社 トランジスタの製造方法
US11430875B2 (en) 2018-04-05 2022-08-30 Nippon Telegraph And Telephone Corporation Method for manufacturing transistor
KR102655449B1 (ko) * 2023-11-24 2024-04-09 주식회사 멤스 쇼트키 다이오드 및 이의 형성 방법

Also Published As

Publication number Publication date
US20140021481A1 (en) 2014-01-23
CN103579330A (zh) 2014-02-12
KR20140013247A (ko) 2014-02-05
US9129888B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
JP2014022752A (ja) 窒化物系半導体素子及びその製造方法
JP6203533B2 (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
US9984881B2 (en) Methods of fabricating semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US9711633B2 (en) Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
TWI433240B (zh) 具有自我對準耐高溫接點之半導體元件及其製造方法
US7709269B2 (en) Methods of fabricating transistors including dielectrically-supported gate electrodes
US8216924B2 (en) Methods of fabricating transistors using laser annealing of source/drain regions
KR20120125789A (ko) 질화갈륨계 반도체 소자 및 그 제조 방법
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same
TWI791364B (zh) 常關型氮化鎵元件的製造方法
KR20130137983A (ko) 질화물 반도체 소자 및 그 제조 방법