JPH10270464A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10270464A JPH10270464A JP7544597A JP7544597A JPH10270464A JP H10270464 A JPH10270464 A JP H10270464A JP 7544597 A JP7544597 A JP 7544597A JP 7544597 A JP7544597 A JP 7544597A JP H10270464 A JPH10270464 A JP H10270464A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- layer
- electrode
- ion
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
いFET構造の半導体装置を提供することを目的とす
る。 【解決手段】活性層7と障壁層6と基板層8とで構成さ
れる半導体基板上に、ソース電極11とドレイン電極1
2と制御電極1とを有し、制御電極1に対し対称または
非対称に配設されている第1のイオン注入層4、5と、
制御電極1に対して非対称でかつ第1のイオン注入層
4、5よりも制御電極1により近接した領域まで伸延し
て配設されている、第1のイオン注入層4、5よりも浅
くかつシート抵抗値の高い第2のイオン注入層2、3と
を有するFET構造の半導体装置において、制御電極1
に対して対称でかつ第2のイオン注入層2、3よりも制
御電極1により近接した領域まで伸延して配設されてい
る、第2のイオン注入層2、3よりも浅くかつシート抵
抗値の高い第3のイオン注入層14、15を設ける。
Description
界効果トランジスタ)等に適用される半導体装置に関す
るものである。
示す図である。図に示すように、GaAs/InGaP
障壁層6、InGaAs活性層7、GaAs基板層8か
らなる半導体基板上に制御電極1、及びこれに相対する
配置で構成されるソース電極11、ドレイン電極12を
有し、さらに、ソース電極11と制御電極1の間には第
1のイオン注入層4と第2のイオン注入層2の2つのイ
オン注入層が設けられている。これに加えて、ドレイン
電極12と制御電極1の間には第1のイオン注入層5と
第2のイオン注入層3が、それぞれ第1のイオン注入層
4と第2のイオン注入層2に対し非対称に設けられてい
る。通常第1のイオン注入層4、5は第2のイオン注入
層2、3に比べてイオン注入エネルギーが高く、イオン
注入量も多く、深く、かつシート抵抗値も低いのが通常
である。
がかかる場合、図に示すように、第2のイオン注入層2
は制御電極1に近接して設けられ、第2のイオン注入層
3は制御電極1に遠隔して設けられる。これは制御電極
1とソース電極11の間に印加される電圧に比べて、制
御電極1とドレイン電極12の間に印加される電圧が大
きいためである。もし、電圧の印加が大きい領域に濃度
の高い領域があると電界集中の度合いがより高く成り、
耐圧が低下することになる。その理由は図4に示すよう
に、もし第2のイオン注入層2a、3aが制御電極1に
対して対称に配置されているときは、図4(a)の5a
に見られるようにドレイン電極12側の電位分布は傾き
が急になり、電界強度は図4(b)の8aに見られるよ
うに高くなる。そして、この電界強度が一定値を越えた
とき絶縁破壊が生じ、FETは破壊してしまう。絶縁破
壊をおこす電圧を耐圧という。対称配置によりソース電
極11側とドレイン電極12側に第2のイオン注入層3
aを設けた場合はドレイン電極12側での電界強度が高
く成りやすく、耐圧の低下を招くことになる。このよう
な耐圧の低下を避けるため、ドレイン電極12側の第2
のイオン注入層3bを遠く非対称に配置した場合の電位
分布と電界強度分布をそれぞれ図4の6bと7bに示
す。電位差の大きい制御電極1とドレイン電極12との
間において、制御電極1と第2のイオン注入層3bとの
距離を設けることで電界強度の増大を抑え素子全体の耐
圧を向上させることができる。これが従来技術による高
耐圧化の手法である。
来の手法で高耐圧化を行った場合、以下のような欠点が
ある。実際には図3の制御電極1の材料をRIE(Reac
tive Ion Etching)加工する場合、電極材料のみなら
ず、障壁層6の一部も一緒に削れてしまい、破線9、1
0で示すように制御電極1の周辺の半導体層が減少して
しまう。この減少分は通常表面の変質層を含めて10n
mから15nm程度である。ところが、例えば、障壁層
6、活性層7の厚さはそれぞれ同程度の厚さ、つまり1
0−15nmであるため、プロセスの不安定性によりイ
オン注入されていない部分の半導体層の抵抗値は大きく
変動する。図に示すように、非対称な第2のイオン注入
層3の場合、イオン注入の無い領域13aが有るため、
この部分の抵抗は特に抵抗変動を受けやすい。これはド
レイン抵抗の変動となって現れ、ドレイン抵抗は高周波
特性に大きな影響を与える。図5に電力利得の周波数依
存特性がドレイン抵抗変動により変化する状況を示し
た。図に示すように、実線はドレイン抵抗Rdが高い場
合の電力利得を示し、破線はドレイン抵抗Rdの低い場
合を示している。図から解る様に低周波領域では3dB
/オクターブの割合で減少するが、ある周波数を境にそ
れより高周波側では6dB/オクターブの割合で減少す
る。そして、ドレイン抵抗Rdの高低により、低周波領
域では電力利得に差は無いが、高周波領域での電力利得
には大きな差が現れる。従って、これまでの従来技術で
はプロセスの変動によりドレイン抵抗Rdが変動し、ド
レイン抵抗Rdが高くなると、高周波領域での電力利得
が大きく低下するという問題があった。
れたもので、優れた高耐圧性をもち、高周波領域で性能
の高いFET構造の半導体装置を提供することを目的と
する。
め、本発明においては、活性層と障壁層と基板層とで構
成される半導体基板上に、ソース電極とドレイン電極と
制御電極とを有し、上記制御電極に対し対称または非対
称に配設されている第1のイオン注入層と、上記制御電
極に対して非対称でかつ上記第1のイオン注入層よりも
上記制御電極により近接した領域まで伸延して配設され
ている、上記第1のイオン注入層よりも浅くかつシート
抵抗値の高い第2のイオン注入層とを有するFET構造
の半導体装置において、上記制御電極に対して対称でか
つ上記第2のイオン注入層よりも上記制御電極により近
接した領域まで伸延して配設されている、上記第2のイ
オン注入層よりも浅くかつシート抵抗値の高い第3のイ
オン注入層を設ける。
断面図である。図に示すように、エピタキシャル成長ま
たはイオン注入等の技術により、基板層8の上に活性層
7と障壁層6とを有する半導体基板を形成する。ここで
はエピタキシャル技術によりGaAs基板層8上に作成
したInGaAs活性層7とヘテロ接合からなるGaA
s/InGaP障壁層6を示しているが、バルクのGa
As基板層8に対してイオン注入により活性層7を作成
することもできる。該半導体基板上にWSi、WSiN
等の耐熱性金属からなる制御電極1、ソース電極11、
ドレイン電極12を作成し、制御電極1からの距離を左
右対称に第3のイオン注入層14、15を設ける(ここ
で対称とは厳密な意味での対称でなくてもよい)。次
に、第3の注入層14、15の外側に制御電極1からの
距離が左右非対称な第2のイオン注入層2、3を設置す
る。これらの注入層はドレイン電極12がある方のイオ
ン注入層が制御電極1からの距離が遠く形成されてい
る。さらに対称な内側の第3のイオン注入層14、15
は非対称な外側の第2の注入層2、3に比べてシート抵
抗が高く注入量が少なく形成されている。通常は非対称
な第2の注入層2、3の外側に、非対称な第1のイオン
注入層4、5、さらにソース電極11、ドレイン電極1
2が形成されている。なお、第1のイオン注入層4、5
は対称に形成されてもよく、また、オーミック領域とな
っている。
耐圧の劣化を最小限に留めることの可能な注入条件があ
る。図2に示すように、イオン注入量を増大させて、不
純物濃度を増加させた場合、耐圧の低下は不純物濃度に
対し線形ではなく、ある濃度以上で急激に起こるのに対
し、ドレイン抵抗Rdは不純物濃度に逆比例して減少す
るために、耐圧をほとんど低下させる事無く、ドレイン
抵抗Rdを低減することができる不純物濃度範囲が存在
する。実際には、図2でAの領域でイオン注入量を定め
れば耐圧低下を招くことなく、ドレイン抵抗Rdを低減
させることが可能となる。
設けることにより、制御電極1の加工時に若干エッチン
グされてしまう表面領域9、10の影響を最小限に留
め、ドレイン抵抗Rdの増大による高周波特性の低下
(高周波領域の電力利得の低下)を抑制するとともに、
設計値のドレイン抵抗Rdを再現性良く実現することが
できる。すなわち、イオン注入によりドレイン抵抗Rd
を決めることができるため、エピタキシャル技術による
場合に比べて安定性において優れている。さらに、イオ
ン注入層は制御電極1の加工の後からも形成可能なた
め、電極加工による半導体層の除去或いは変質層の影響
を被ることなく導電層を形成することができ、耐圧を低
下させる事なくドレイン抵抗Rdを低く保ち、高周波領
域での電力利得特性を格段に向上させることが可能であ
る。
体装置においては、第3のイオン注入層を設けることに
より、優れた高耐圧性と高周波特性を有するFETが可
能となる。
示す図である。
界強度分布を示す図である。
す影響を示す図である。
域 B…耐圧の低下が著しくドレイン抵抗の改善が小さな領
域 H……ドレイン抵抗が高い場合の電力利得 L……ドレイン抵抗が低い場合の電力利得
Claims (1)
- 【請求項1】活性層と障壁層と基板層とで構成される半
導体基板上に、ソース電極とドレイン電極と制御電極と
を有し、上記制御電極に対し対称または非対称に配設さ
れている第1のイオン注入層と、上記制御電極に対して
非対称でかつ上記第1のイオン注入層よりも上記制御電
極により近接した領域まで伸延して配設されている、上
記第1のイオン注入層よりも浅くかつシート抵抗値の高
い第2のイオン注入層とを有するFET構造の半導体装
置において、上記制御電極に対して対称でかつ上記第2
のイオン注入層よりも上記制御電極により近接した領域
まで伸延して配設されている、上記第2のイオン注入層
よりも浅くかつシート抵抗値の高い第3のイオン注入層
を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7544597A JPH10270464A (ja) | 1997-03-27 | 1997-03-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7544597A JPH10270464A (ja) | 1997-03-27 | 1997-03-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10270464A true JPH10270464A (ja) | 1998-10-09 |
Family
ID=13576471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7544597A Pending JPH10270464A (ja) | 1997-03-27 | 1997-03-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10270464A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9129888B2 (en) | 2012-07-23 | 2015-09-08 | Samsung Electronics Co., Ltd. | Nitride-based semiconductor device and manufacturing method thereof |
-
1997
- 1997-03-27 JP JP7544597A patent/JPH10270464A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9129888B2 (en) | 2012-07-23 | 2015-09-08 | Samsung Electronics Co., Ltd. | Nitride-based semiconductor device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3111985B2 (ja) | 電界効果型トランジスタ | |
JP3180776B2 (ja) | 電界効果型トランジスタ | |
JP4968068B2 (ja) | 電界効果トランジスタ | |
TWI433317B (zh) | 單一電壓供應假型高電子遷移率電晶體(phemt)功率裝置以及用於製造此裝置之製程 | |
JPH05129341A (ja) | 高電子移動度トランジスタおよびその製造方法 | |
JP3058262B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
US5087950A (en) | Schottky barrier junction gate field effect transistor | |
JP2001230263A (ja) | 電界効果型トランジスタ | |
JP2000114275A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH10270464A (ja) | 半導体装置 | |
US5502322A (en) | Transistor having a nonuniform doping channel | |
US5905277A (en) | Field-effect transistor and method of manufacturing the same | |
KR950007361B1 (ko) | 전계효과트랜지스터 | |
US5389807A (en) | Field effect transistor | |
JPH07245418A (ja) | 半導体装置 | |
JPS6115369A (ja) | 半導体装置及びその製造方法 | |
JP3131267B2 (ja) | 電界効果トランジスタ | |
US5856684A (en) | High power HFET with improved channel interfaces | |
JPH09107092A (ja) | 電界効果トランジスタ | |
JP2762919B2 (ja) | 半導体素子 | |
JP3206621B2 (ja) | 電界効果トランジスタ | |
JPH05275459A (ja) | 電界効果トランジスタ | |
JP3112075B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH04103136A (ja) | 電界効果トランジスタ | |
JP2001332568A (ja) | 電界効果型トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040319 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050414 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050419 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |