JPH05129341A - 高電子移動度トランジスタおよびその製造方法 - Google Patents
高電子移動度トランジスタおよびその製造方法Info
- Publication number
- JPH05129341A JPH05129341A JP4117318A JP11731892A JPH05129341A JP H05129341 A JPH05129341 A JP H05129341A JP 4117318 A JP4117318 A JP 4117318A JP 11731892 A JP11731892 A JP 11731892A JP H05129341 A JPH05129341 A JP H05129341A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- charge
- disposed
- region
- high electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 44
- 239000002019 doping agent Substances 0.000 claims description 35
- 230000000903 blocking effect Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 162
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Abstract
(57)【要約】
【目的】 高電子移動度トランジスタの活性層と電荷ド
ナー層の一方の層上に配置された１対の電荷遮蔽層を含
む高電子移動度トランジスタを提供する。 【構成】 対をなす遮蔽層２２ｂ、２４は２倍のリセス
を持つチャンネルを提供するようにパターン化される。
電荷ドナー層２２と隣接して配置される第１の電荷遮蔽
層２２ｂは、ソースおよびドレーン電極間に第１の長さ
を有するリセスを提供するためエッチングされるが、前
記第１の電荷遮蔽層上に配置される第２の電荷遮蔽層２
４および該第１の電荷遮蔽層の一部は、ソースおよびド
レーン電極間に第２の実質的に長い長さを提供するため
エッチングされる。前記電荷ドナー層とショットキー・
バリヤ接触状態に前記第１のリセス内にゲート電極３０
が設けられる。
ナー層の一方の層上に配置された１対の電荷遮蔽層を含
む高電子移動度トランジスタを提供する。 【構成】 対をなす遮蔽層２２ｂ、２４は２倍のリセス
を持つチャンネルを提供するようにパターン化される。
電荷ドナー層２２と隣接して配置される第１の電荷遮蔽
層２２ｂは、ソースおよびドレーン電極間に第１の長さ
を有するリセスを提供するためエッチングされるが、前
記第１の電荷遮蔽層上に配置される第２の電荷遮蔽層２
４および該第１の電荷遮蔽層の一部は、ソースおよびド
レーン電極間に第２の実質的に長い長さを提供するため
エッチングされる。前記電荷ドナー層とショットキー・
バリヤ接触状態に前記第１のリセス内にゲート電極３０
が設けられる。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
に関し、特に高電子移動度電界効果トランジスタに関す
る。
に関し、特に高電子移動度電界効果トランジスタに関す
る。
【０００２】
【従来の技術】当技術において周知のように、無線周波
信号の増幅を行うためマイクロ波およびミリ波周波数で
使用される幾つかの形式の能動デバイスがある。一般
に、これらの周波数で使用される更に一般的な半導体デ
バイスの１つは、電界効果トランジスタであり、特に金
属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）および
高電子移動度トランジスタ（ＨＥＭＴ）である。これら
のトランジスタは各々、ヒ化ガリウムの如き第III族乃
至第Ｖ族物質から提供される。ＨＥＭＴとＭＥＳＦＥＴ
との相違点は、ＨＥＭＴにおいては、電荷はドープされ
た電荷ドナー層からドープされないチャンネル層へ移動
されるが、ＭＥＳＦＥＴにおいては、電荷層およびチャ
ンネル層が同じ層であることである。ＨＥＭＴにはドー
プされないチャンネル層が存在するので、ドープされな
いチャンネル層の電荷転送特性は、ＭＥＳＦＥＴ型構造
のドープされたチャンネル層の特性よりも良好である。
従って、ＨＥＭＴはＭＥＳＦＥＴよりも更に高い周波数
動作を提供する。
信号の増幅を行うためマイクロ波およびミリ波周波数で
使用される幾つかの形式の能動デバイスがある。一般
に、これらの周波数で使用される更に一般的な半導体デ
バイスの１つは、電界効果トランジスタであり、特に金
属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）および
高電子移動度トランジスタ（ＨＥＭＴ）である。これら
のトランジスタは各々、ヒ化ガリウムの如き第III族乃
至第Ｖ族物質から提供される。ＨＥＭＴとＭＥＳＦＥＴ
との相違点は、ＨＥＭＴにおいては、電荷はドープされ
た電荷ドナー層からドープされないチャンネル層へ移動
されるが、ＭＥＳＦＥＴにおいては、電荷層およびチャ
ンネル層が同じ層であることである。ＨＥＭＴにはドー
プされないチャンネル層が存在するので、ドープされな
いチャンネル層の電荷転送特性は、ＭＥＳＦＥＴ型構造
のドープされたチャンネル層の特性よりも良好である。
従って、ＨＥＭＴはＭＥＳＦＥＴよりも更に高い周波数
動作を提供する。
【０００３】ＨＥＭＴにおいては、電荷ドナー層は一般
に、ヒ化アルミニウム・ガリウムの如き広いバンドギャ
ップ物質であるが、チャンネル層はヒ化ガリウムまたは
ヒ化インジウム・ガリウムの如き低いバンドギャップ物
質である。バンドギャップは、半導体物質の価電子帯と
伝導帯との間の電位ギャップを指すことに注意すべきで
ある。
に、ヒ化アルミニウム・ガリウムの如き広いバンドギャ
ップ物質であるが、チャンネル層はヒ化ガリウムまたは
ヒ化インジウム・ガリウムの如き低いバンドギャップ物
質である。バンドギャップは、半導体物質の価電子帯と
伝導帯との間の電位ギャップを指すことに注意すべきで
ある。
【０００４】一般に、２つの形式のＨＥＭＴ構造があ
る。１つの形式は単にＨＥＭＴと呼ばれるが、他の形式
は仮像（ｐｓｅｕｄｏｍｏｒｐｈｉｃ）ＨＥＭＴと呼ば
れる。ＨＥＭＴと仮像ＨＥＭＴとの間の相違は、仮像Ｈ
ＥＭＴにおいては、ＨＥＭＴ構造中に含まれる１つ以上
の層がデバイスの他の物質の格子定数と著しく異なる格
子定数を有する物質からなる。このため、結果として生
じる格子定数の不整合のため、チャンネル層を提供する
物質の結晶構造は歪む。
る。１つの形式は単にＨＥＭＴと呼ばれるが、他の形式
は仮像（ｐｓｅｕｄｏｍｏｒｐｈｉｃ）ＨＥＭＴと呼ば
れる。ＨＥＭＴと仮像ＨＥＭＴとの間の相違は、仮像Ｈ
ＥＭＴにおいては、ＨＥＭＴ構造中に含まれる１つ以上
の層がデバイスの他の物質の格子定数と著しく異なる格
子定数を有する物質からなる。このため、結果として生
じる格子定数の不整合のため、チャンネル層を提供する
物質の結晶構造は歪む。
【０００５】ＨＥＭＴ構造においては、電荷はドナー層
からドープされないチャンネル層へ転送される。第III
族乃至第Ｖ族の物質では、ドープされた電荷ドナー層
は、ヒ化ガリウム・アルミニウムの如き広いバンドギャ
ップ物質からなるが、チャンネル層は典型的にはより優
れた電子転送特性を有する物質からなる。典型的には、
ヒ化ガリウムの如きより低いバンドギャップ物質が使用
される。仮像ＨＥＭＴにおいては、ドープされないヒ化
ガリウムのチャンネル層は、ヒ化インジウム・ガリウム
の如き低いバンドギャップ物質からなるチャンネル層で
置換される。しかし、いずれの場合も、ＨＥＭＴおよび
仮像ＨＥＭＴ構造の各々は、高い周波数のマイクロ波お
よびミリ波信号の増幅を行うため使用される。
からドープされないチャンネル層へ転送される。第III
族乃至第Ｖ族の物質では、ドープされた電荷ドナー層
は、ヒ化ガリウム・アルミニウムの如き広いバンドギャ
ップ物質からなるが、チャンネル層は典型的にはより優
れた電子転送特性を有する物質からなる。典型的には、
ヒ化ガリウムの如きより低いバンドギャップ物質が使用
される。仮像ＨＥＭＴにおいては、ドープされないヒ化
ガリウムのチャンネル層は、ヒ化インジウム・ガリウム
の如き低いバンドギャップ物質からなるチャンネル層で
置換される。しかし、いずれの場合も、ＨＥＭＴおよび
仮像ＨＥＭＴ構造の各々は、高い周波数のマイクロ波お
よびミリ波信号の増幅を行うため使用される。
【０００６】高電子移動度トランジスタの低ノイズおよ
び高周波数用途では、デバイスの接触（コンタクト）層
内で電荷ドナー層上に配置された狭いリセスを有するこ
とが重要である。即ち、このリセス開口は、リセス内に
配置されるゲート電極のゲート長さよりごく僅か長いこ
とが望ましい。このような構成は、比較的高い周波数動
作特性および比較的低いノイズ数値を有するＨＥＭＴお
よび仮像ＨＥＭＴを提供した。ＭＥＳＦＥＴにおける電
力用途では、比較的高いゲート対ドレーン・ブレークダ
ウン電圧特性を有するＭＥＳＦＥＴを提供するため、ゲ
ートより大きいリセス開口が必要であることが一般に知
られている。
び高周波数用途では、デバイスの接触（コンタクト）層
内で電荷ドナー層上に配置された狭いリセスを有するこ
とが重要である。即ち、このリセス開口は、リセス内に
配置されるゲート電極のゲート長さよりごく僅か長いこ
とが望ましい。このような構成は、比較的高い周波数動
作特性および比較的低いノイズ数値を有するＨＥＭＴお
よび仮像ＨＥＭＴを提供した。ＭＥＳＦＥＴにおける電
力用途では、比較的高いゲート対ドレーン・ブレークダ
ウン電圧特性を有するＭＥＳＦＥＴを提供するため、ゲ
ートより大きいリセス開口が必要であることが一般に知
られている。
【０００７】ＨＥＭＴに戻り、一般に大半のＨＥＭＴ構
造において上面である食刻ヒ化ガリウム・アルミニウム
面上には、多数の表面準位（ｓｕｒｆａｃｅ ｓｔａｔ
ｅ）が存在する。このような表面準位はまたＧａＡｓ面
上にも存在する。ある研究者等は、この表面準位を１０
14ｃｍ-2程度と評価した。これらの準位は酸化ガリウム
およびアルミニウムから最もよく生じる。これらの準位
は一旦占有されると、電子を捕捉することにより、また
このためトランジスタのドレーン側のゲート金属エッジ
に集中する電界を減少させることにより、ゲート−ドレ
ーン・ブレークダウン電圧特性を増加することが示唆さ
れた。
造において上面である食刻ヒ化ガリウム・アルミニウム
面上には、多数の表面準位（ｓｕｒｆａｃｅ ｓｔａｔ
ｅ）が存在する。このような表面準位はまたＧａＡｓ面
上にも存在する。ある研究者等は、この表面準位を１０
14ｃｍ-2程度と評価した。これらの準位は酸化ガリウム
およびアルミニウムから最もよく生じる。これらの準位
は一旦占有されると、電子を捕捉することにより、また
このためトランジスタのドレーン側のゲート金属エッジ
に集中する電界を減少させることにより、ゲート−ドレ
ーン・ブレークダウン電圧特性を増加することが示唆さ
れた。
【０００８】高電子移動度トランジスタのブレークダウ
ン電圧特性は、その用途を比較的低電力、低ノイズ用途
に限定してきた。これは、ＨＥＭＴの出力インピーダン
スがドレーン・バイアス・レベルと略々関連することに
よる。低ブレークダウン電圧特性は、ＨＥＭＴの動作ド
レーン電圧を制限する。あるＤＣ電力レベルでは、高電
力用ＨＥＭＴに比較的高いドレーン電圧および低いドレ
ーン電流でその逆でないバイアスを与えることが有利で
ある。高いドレーン電圧でバイアスを加えると、ＨＥＭ
Ｔではより高い出力インピーダンスを生じ、従って、大
半の用途で一般に遭遇する５０Ωのシステム特性インピ
ーダンスに対する更に容易なインピーダンス整合を生じ
る。特に、このような整合は、動作周波数の広い範囲に
わたって更に容易に行われる。更に、このようなデバイ
スから高レベルのＲＦ電圧利得を生じるためには、デバ
イスを比較的高いドレーン電圧のＤＣバイアスで動作さ
せることが一般に必要である。しかし、先に述べたよう
に、ＨＥＭＴを比較的高いブレークダウン電圧でバイア
スを加えることが望ましいが、ＨＥＭＴが比較的低いブ
レークダウン電圧特性を有するためこれは一般に可能で
はない。
ン電圧特性は、その用途を比較的低電力、低ノイズ用途
に限定してきた。これは、ＨＥＭＴの出力インピーダン
スがドレーン・バイアス・レベルと略々関連することに
よる。低ブレークダウン電圧特性は、ＨＥＭＴの動作ド
レーン電圧を制限する。あるＤＣ電力レベルでは、高電
力用ＨＥＭＴに比較的高いドレーン電圧および低いドレ
ーン電流でその逆でないバイアスを与えることが有利で
ある。高いドレーン電圧でバイアスを加えると、ＨＥＭ
Ｔではより高い出力インピーダンスを生じ、従って、大
半の用途で一般に遭遇する５０Ωのシステム特性インピ
ーダンスに対する更に容易なインピーダンス整合を生じ
る。特に、このような整合は、動作周波数の広い範囲に
わたって更に容易に行われる。更に、このようなデバイ
スから高レベルのＲＦ電圧利得を生じるためには、デバ
イスを比較的高いドレーン電圧のＤＣバイアスで動作さ
せることが一般に必要である。しかし、先に述べたよう
に、ＨＥＭＴを比較的高いブレークダウン電圧でバイア
スを加えることが望ましいが、ＨＥＭＴが比較的低いブ
レークダウン電圧特性を有するためこれは一般に可能で
はない。
【０００９】従って、比較的低電力、低ノイズ用途では
高電子移動度トランジスタが使用されるが、これは公知
の高電子移動度トランジスタが一般に比較的低いゲート
対ドレーン逆ブレークダウン電圧特性を有するためであ
る。このような状況は、ＭＥＳＦＥＴと比較してＨＥＭ
Ｔの高周波数特性およびＨＥＭＴの比較的高い利得のた
め、それ以外ではより高い電力用途に対して有効である
けれども望ましいことではない。
高電子移動度トランジスタが使用されるが、これは公知
の高電子移動度トランジスタが一般に比較的低いゲート
対ドレーン逆ブレークダウン電圧特性を有するためであ
る。このような状況は、ＭＥＳＦＥＴと比較してＨＥＭ
Ｔの高周波数特性およびＨＥＭＴの比較的高い利得のた
め、それ以外ではより高い電力用途に対して有効である
けれども望ましいことではない。
【００１０】
【発明の概要】本発明によれば、高電子移動度トランジ
スタは、第１の第III族乃至第Ｖ族物質からなる電荷ド
ナー層と、この電荷ドナー層に隣接して配置され、前記
第１の第III族乃至第Ｖ族物質のバンドギャップ・エネ
ルギより低いバンドギャップ・エネルギを有する第３の
第III族乃至第Ｖ族物質からなるチャンネル層とを含
む。高電子移動度トランジスタは更に、前記電荷ドナー
層およびチャンネル層の一方の層上に配置された１対の
オーミック接触と、前記電荷ドナー層およびチャンネル
層の一方の第２の層上に配置されたショットキー・バリ
ヤ接触とを含む。高電子移動度トランジスタは更に、こ
の高電子移動度トランジスタのゲートとドレーン電極と
の間の領域に存在する表面電荷からチャンネル層をシー
ルド即ち遮蔽（スクリーン）する手段を含む。このよう
な構成でチャンネル層を表面電荷から遮蔽するシールド
を設けることにより、トランジスタのゲート対ドレーン
領域における表面電荷と関連するパラスティック効果が
減少し、これにより高電子移動度トランジスタのＲＦ性
能特性を損なう事なくＨＥＭＴからより高いブレークダ
ウン電圧特性を許容する。
スタは、第１の第III族乃至第Ｖ族物質からなる電荷ド
ナー層と、この電荷ドナー層に隣接して配置され、前記
第１の第III族乃至第Ｖ族物質のバンドギャップ・エネ
ルギより低いバンドギャップ・エネルギを有する第３の
第III族乃至第Ｖ族物質からなるチャンネル層とを含
む。高電子移動度トランジスタは更に、前記電荷ドナー
層およびチャンネル層の一方の層上に配置された１対の
オーミック接触と、前記電荷ドナー層およびチャンネル
層の一方の第２の層上に配置されたショットキー・バリ
ヤ接触とを含む。高電子移動度トランジスタは更に、こ
の高電子移動度トランジスタのゲートとドレーン電極と
の間の領域に存在する表面電荷からチャンネル層をシー
ルド即ち遮蔽（スクリーン）する手段を含む。このよう
な構成でチャンネル層を表面電荷から遮蔽するシールド
を設けることにより、トランジスタのゲート対ドレーン
領域における表面電荷と関連するパラスティック効果が
減少し、これにより高電子移動度トランジスタのＲＦ性
能特性を損なう事なくＨＥＭＴからより高いブレークダ
ウン電圧特性を許容する。
【００１１】高電子移動度トランジスタにおけるブレー
クダウン電圧制限が少なくとも部分的にトランジスタの
電荷ドナー層またはチャンネル層に存在する表面準位ま
たは過剰表面電荷と関連するものと信じる。これらの表
面準位は、デバイスのドレーン側のゲート金属エッジと
電荷ドナー層との間の高い電界を軽減すると一般に考ら
れる同じ表面準位である。電子は、金属ゲートから電荷
ドナー層の如き半導体層における近くの表面準位へ空間
的にトンネル動作する。しかし、ゲート電極から空間的
に除去されるこれらの表面準位もまたイオン化状態にな
る。これら捕捉電子は、これにより表面準位の密度と略
々等価であるデプリーション領域を提供する。これら捕
捉された電荷の再放出は、ゲート電極の作用下の電荷応
答の走行時間より一般にはるかに大きい有限の走行時間
を必要とする。このため、デプリーション領域は、入力
ＲＦ信号に対して実質的にスタティックであり、またＲ
Ｆ信号が周波数において増加するに伴い、この効果は更
に大きくなる。従って、表面電荷の存在は実質的にパラ
スティック・ゲートを提供する。このように、パラステ
ィック・ゲート電極は、ＨＥＭＴの通常のゲート電極の
ように高い周波数には応答しない遅いゲートとして働
く。従って、このゲート電極の存在は、トランジスタの
全体的効率を低下させる。更にまた、表面準位が存在す
るならば、静止バイアス電圧によりトランジスタのＲＦ
特性が顕著に変化することも観察した。ドレーン・ゲー
ト電圧が大きくなるほど、表面準位が更に充填され、生
じる大きな信号劣化が更に増加する。
クダウン電圧制限が少なくとも部分的にトランジスタの
電荷ドナー層またはチャンネル層に存在する表面準位ま
たは過剰表面電荷と関連するものと信じる。これらの表
面準位は、デバイスのドレーン側のゲート金属エッジと
電荷ドナー層との間の高い電界を軽減すると一般に考ら
れる同じ表面準位である。電子は、金属ゲートから電荷
ドナー層の如き半導体層における近くの表面準位へ空間
的にトンネル動作する。しかし、ゲート電極から空間的
に除去されるこれらの表面準位もまたイオン化状態にな
る。これら捕捉電子は、これにより表面準位の密度と略
々等価であるデプリーション領域を提供する。これら捕
捉された電荷の再放出は、ゲート電極の作用下の電荷応
答の走行時間より一般にはるかに大きい有限の走行時間
を必要とする。このため、デプリーション領域は、入力
ＲＦ信号に対して実質的にスタティックであり、またＲ
Ｆ信号が周波数において増加するに伴い、この効果は更
に大きくなる。従って、表面電荷の存在は実質的にパラ
スティック・ゲートを提供する。このように、パラステ
ィック・ゲート電極は、ＨＥＭＴの通常のゲート電極の
ように高い周波数には応答しない遅いゲートとして働
く。従って、このゲート電極の存在は、トランジスタの
全体的効率を低下させる。更にまた、表面準位が存在す
るならば、静止バイアス電圧によりトランジスタのＲＦ
特性が顕著に変化することも観察した。ドレーン・ゲー
ト電圧が大きくなるほど、表面準位が更に充填され、生
じる大きな信号劣化が更に増加する。
【００１２】本発明の更なる特徴によれば、高電子移動
度トランジスタは更に、高いバンドギャップの第III族
乃至第Ｖ族物質からなる電荷ドナー層を含み、この電荷
ドナー層は電荷ドナー層とチャンネル層により提供され
る境界面と実質的に近く配置されたドーパントのシート
を有する。このドーパント・シートは、材料層の数個の
原子の層厚に限定されるドーパント原子濃度を有する。
このような特定の構成では、ドーパント・シートを設け
ることにより、ドーパントはゲート電極付近から除去さ
れ、その結果高電子移動度トランジスタのゲートとドレ
ーン領域間のなだれ破壊効果の減少をもたらす。
度トランジスタは更に、高いバンドギャップの第III族
乃至第Ｖ族物質からなる電荷ドナー層を含み、この電荷
ドナー層は電荷ドナー層とチャンネル層により提供され
る境界面と実質的に近く配置されたドーパントのシート
を有する。このドーパント・シートは、材料層の数個の
原子の層厚に限定されるドーパント原子濃度を有する。
このような特定の構成では、ドーパント・シートを設け
ることにより、ドーパントはゲート電極付近から除去さ
れ、その結果高電子移動度トランジスタのゲートとドレ
ーン領域間のなだれ破壊効果の減少をもたらす。
【００１３】本発明の更に別の特徴によれば、遮蔽装置
は、高電子移動度トランジスタのゲート電極およびソー
スおよびドレーン電極間に配置された比較的軽くドープ
された物質からなる１対の電荷遮蔽層である。このよう
な構成により、ゲート電極、ソースおよびドレーン電極
間に配置された電荷遮蔽層を提供することにより、電荷
遮蔽層の各々は活性層に存在する負の表面準位を補償す
る正の空間電荷を供給する。
は、高電子移動度トランジスタのゲート電極およびソー
スおよびドレーン電極間に配置された比較的軽くドープ
された物質からなる１対の電荷遮蔽層である。このよう
な構成により、ゲート電極、ソースおよびドレーン電極
間に配置された電荷遮蔽層を提供することにより、電荷
遮蔽層の各々は活性層に存在する負の表面準位を補償す
る正の空間電荷を供給する。
【００１４】本発明の更に別の特徴によれば、高電子移
動度トランジスタは更に、この高電子移動度トランジス
タの活性層と電荷ドナー層の一方の第１の層上に配置さ
れた１対の電荷遮蔽層を含む。この１対の遮蔽層は、２
倍のリセス状チャンネルを提供するようにパターン化さ
れている。電荷ドナー層と隣接して配置された第１の電
荷遮蔽層は、ソースとドレーン電極間に第１の長さを有
するリセスを提供するようにエッチングされるが、前記
第１の電荷遮蔽層上に配置された第２の電荷遮蔽層なら
びに前記第１の電荷遮蔽層の一部は、ソースおよびドレ
ーン電極間に第２の実質的に更に長い長さを有するよう
にエッチングされる。ゲート電極は、電荷ドナー層を持
つショットキー・バリヤ接触における前記第１のリセス
に設けられる。このような特定の構成では、２倍のリセ
ス状構造を提供することにより、更にゲートのすぐ近く
からこのような表面準位を有する如き領域を除去するこ
とによって高電子移動度トランジスタのゲート電極と活
性層との間の表面準位の影響を低減する。この構成は、
このように、比較的高いゲート−ドレーンのブレークダ
ウン電圧特性を有するＨＥＭＴを提供する。しかし、更
に、軽くドープされた電荷遮蔽層の提供は、上記デバイ
スが比較的高い周波数における良好なブレークダウン電
圧レベルを呈することを可能にする。
動度トランジスタは更に、この高電子移動度トランジス
タの活性層と電荷ドナー層の一方の第１の層上に配置さ
れた１対の電荷遮蔽層を含む。この１対の遮蔽層は、２
倍のリセス状チャンネルを提供するようにパターン化さ
れている。電荷ドナー層と隣接して配置された第１の電
荷遮蔽層は、ソースとドレーン電極間に第１の長さを有
するリセスを提供するようにエッチングされるが、前記
第１の電荷遮蔽層上に配置された第２の電荷遮蔽層なら
びに前記第１の電荷遮蔽層の一部は、ソースおよびドレ
ーン電極間に第２の実質的に更に長い長さを有するよう
にエッチングされる。ゲート電極は、電荷ドナー層を持
つショットキー・バリヤ接触における前記第１のリセス
に設けられる。このような特定の構成では、２倍のリセ
ス状構造を提供することにより、更にゲートのすぐ近く
からこのような表面準位を有する如き領域を除去するこ
とによって高電子移動度トランジスタのゲート電極と活
性層との間の表面準位の影響を低減する。この構成は、
このように、比較的高いゲート−ドレーンのブレークダ
ウン電圧特性を有するＨＥＭＴを提供する。しかし、更
に、軽くドープされた電荷遮蔽層の提供は、上記デバイ
スが比較的高い周波数における良好なブレークダウン電
圧レベルを呈することを可能にする。
【００１５】本発明の上記の特徴については、本発明と
共に、図面の以降の詳細な記述から更によく理解されよ
う。
共に、図面の以降の詳細な記述から更によく理解されよ
う。
【００１６】
【実施例】まず図１において、半絶縁性のヒ化ガリウム
または他の適当な半導体材料からなる基板１２は複数の
層を有して示される。特に、基板１２上には、ヒ化ガリ
ウムおよびヒ化アルミニウム・ガリウムの交互の層の対
（図示せず）からなる超格子バッファ層からなる第１の
層１４が配置され、この層の各々は当技術において周知
のように超格子を提供するように配置された５０〜１０
０Åの典型的な厚さを有する。超格子１４上には、本例
ではヒ化ガリウムの非ドープ層１６が配置される。層１
６上には、後で説明するように、チャンネル層２０の背
面または底面に大きいバンドギャップ材料を提供するヒ
化アルミニウム・ガリウムからなる背面層１８が配置さ
れる。背面層１８は、１対の領域１８ａ、１８ｂを有す
る。領域１８ａは、ＡｌxＧａ1-xＡｓの如き一般にドー
プされない広いバンドギャップ材料の第１の領域即ちス
ペーサ層である。ここで、Ｘは典型的には０．１および
０．３であり、領域１８ｂは本例ではＡｌＧａＡｓであ
るドープされない広いバンドギャップ材料の第２の領域
である。このような１８ａ、１８ｂは、その間に高いド
ーパント濃度領域１９、本例では一般にドーパント・ス
パイクと呼ばれ、望ましくは実質的に２次元層、即ち
０．３×１０12乃至５×１０12ａ／ｃｍ2の典型的範
囲、望ましくは０．３×１０12乃至１．５×１０12の範
囲内のドーパント濃度を有するドーパント材料のシート
として記述される領域を有する。更に、ドーパント層１
９は、複合層１８の数Åの厚さに制限され、これにより
原子数個の層厚を有するシートを提供する。ドーパント
層１９は、領域１８ａにより領域１８ａと製造されるデ
バイスに対するチャンネル層を提供する層２０間の境界
面即ちヘテロ接合から３０〜５０Å隔てられる。チャン
ネル層２０は、ヒ化ガリウムまたはヒ化インジウム・ガ
リウム、あるいは周知の他の適当な材料の如き低バンド
ギャップ材料からなる。層２０は、ドープされず、低い
不純物濃度の領域を提供し、これによりキャリアの移動
度が比較的高い領域を提供する。
または他の適当な半導体材料からなる基板１２は複数の
層を有して示される。特に、基板１２上には、ヒ化ガリ
ウムおよびヒ化アルミニウム・ガリウムの交互の層の対
（図示せず）からなる超格子バッファ層からなる第１の
層１４が配置され、この層の各々は当技術において周知
のように超格子を提供するように配置された５０〜１０
０Åの典型的な厚さを有する。超格子１４上には、本例
ではヒ化ガリウムの非ドープ層１６が配置される。層１
６上には、後で説明するように、チャンネル層２０の背
面または底面に大きいバンドギャップ材料を提供するヒ
化アルミニウム・ガリウムからなる背面層１８が配置さ
れる。背面層１８は、１対の領域１８ａ、１８ｂを有す
る。領域１８ａは、ＡｌxＧａ1-xＡｓの如き一般にドー
プされない広いバンドギャップ材料の第１の領域即ちス
ペーサ層である。ここで、Ｘは典型的には０．１および
０．３であり、領域１８ｂは本例ではＡｌＧａＡｓであ
るドープされない広いバンドギャップ材料の第２の領域
である。このような１８ａ、１８ｂは、その間に高いド
ーパント濃度領域１９、本例では一般にドーパント・ス
パイクと呼ばれ、望ましくは実質的に２次元層、即ち
０．３×１０12乃至５×１０12ａ／ｃｍ2の典型的範
囲、望ましくは０．３×１０12乃至１．５×１０12の範
囲内のドーパント濃度を有するドーパント材料のシート
として記述される領域を有する。更に、ドーパント層１
９は、複合層１８の数Åの厚さに制限され、これにより
原子数個の層厚を有するシートを提供する。ドーパント
層１９は、領域１８ａにより領域１８ａと製造されるデ
バイスに対するチャンネル層を提供する層２０間の境界
面即ちヘテロ接合から３０〜５０Å隔てられる。チャン
ネル層２０は、ヒ化ガリウムまたはヒ化インジウム・ガ
リウム、あるいは周知の他の適当な材料の如き低バンド
ギャップ材料からなる。層２０は、ドープされず、低い
不純物濃度の領域を提供し、これによりキャリアの移動
度が比較的高い領域を提供する。
【００１７】チャンネル層２０上には、３０乃至５０Å
の典型的厚さを有する非ドープ・スペーサ領域２２ａ
と、典型的に２×１０12乃至５×１０12ａ／ｃｍ2のシ
ート・ドーピング濃度を有するドーパント・スパイク領
域２１により分離される軽くドープされた遮蔽（スクリ
ーン）領域２２ｂとを有する第２の広いバンドギャップ
材料層２２が配置される。領域２２ｂは軽くドープさ
れ、典型的には１×１０17乃至５×１０17ａ／ｃｍ3の
範囲のドーパント濃度と、典型的には２００乃至４００
Åの厚さとを有し、以下に述べるように、第１の電荷遮
蔽層を提供する。領域２２ｂ上には、本例では１×１０
17乃至５×１０17ａ／ｃｍ3のドーパント濃度を有する
ヒ化ガリウム（ＧａＡｓ）の如き中程度のバンドギャッ
プ材料からなる第２の電荷遮蔽層２４が配置されてい
る。層２４は、典型的には３００〜４００Åの範囲内の
厚さを有する。無論、両方の層２２、２４は他の厚さを
用いることができる。層２４上には、以下に述べるよう
に、ソースおよびドレーン電極に対してオーミック接触
を提供するため使用されるヒ化ガリウムの如き第III族
乃至第Ｖ族物質の比較的強くドープされた層（即ち、略
々１×１０18ａ／ｃｍ3以上のドーパント濃度を有す
る）からなる接触層２６が配置される。
の典型的厚さを有する非ドープ・スペーサ領域２２ａ
と、典型的に２×１０12乃至５×１０12ａ／ｃｍ2のシ
ート・ドーピング濃度を有するドーパント・スパイク領
域２１により分離される軽くドープされた遮蔽（スクリ
ーン）領域２２ｂとを有する第２の広いバンドギャップ
材料層２２が配置される。領域２２ｂは軽くドープさ
れ、典型的には１×１０17乃至５×１０17ａ／ｃｍ3の
範囲のドーパント濃度と、典型的には２００乃至４００
Åの厚さとを有し、以下に述べるように、第１の電荷遮
蔽層を提供する。領域２２ｂ上には、本例では１×１０
17乃至５×１０17ａ／ｃｍ3のドーパント濃度を有する
ヒ化ガリウム（ＧａＡｓ）の如き中程度のバンドギャッ
プ材料からなる第２の電荷遮蔽層２４が配置されてい
る。層２４は、典型的には３００〜４００Åの範囲内の
厚さを有する。無論、両方の層２２、２４は他の厚さを
用いることができる。層２４上には、以下に述べるよう
に、ソースおよびドレーン電極に対してオーミック接触
を提供するため使用されるヒ化ガリウムの如き第III族
乃至第Ｖ族物質の比較的強くドープされた層（即ち、略
々１×１０18ａ／ｃｍ3以上のドーパント濃度を有す
る）からなる接触層２６が配置される。
【００１８】次に図２において、層２６はその上にソー
スおよびドレーン接触のための領域を画成するパターン
化されたフォトレジスト層４２が載置されている。層４
２は、図示の如く、領域即ち開口４２ａ、４２ｂを提供
するようパターン化され、金属層が開口４２ａ、４２ｂ
内へフォトレジスト層４２の各部にわたり注入される。
その後、フォトレジスト層４２は除去されて、図示の如
く、開口４２ａ、４２ｂの領域に電極２８ａ、２８ｂの
背後に残る。電極２８ａ、２８ｂは、層２６に対して低
い抵抗率のオーミック型接触およびチャンネル層２０の
下方部分を含む下側の層を提供するため、従来周知の手
法を用いて層２６と合金化（ａｌｌｏｙ）される。
スおよびドレーン接触のための領域を画成するパターン
化されたフォトレジスト層４２が載置されている。層４
２は、図示の如く、領域即ち開口４２ａ、４２ｂを提供
するようパターン化され、金属層が開口４２ａ、４２ｂ
内へフォトレジスト層４２の各部にわたり注入される。
その後、フォトレジスト層４２は除去されて、図示の如
く、開口４２ａ、４２ｂの領域に電極２８ａ、２８ｂの
背後に残る。電極２８ａ、２８ｂは、層２６に対して低
い抵抗率のオーミック型接触およびチャンネル層２０の
下方部分を含む下側の層を提供するため、従来周知の手
法を用いて層２６と合金化（ａｌｌｏｙ）される。
【００１９】次に図３において、除去されたフォトレジ
スト層４２（図２）はそれぞれ図示の如くソースおよび
ドレーン電極２８ａ、２８ｂの背後に残る。第２のフォ
トレジスト層４４が被着され、開口４４ａを生じるよう
にパターン化され、本例では図示の如くソースとドレー
ン接触２８ａ、２８ｂ間に比較的広い開口を生じるよう
にパターン化される。構造体１０は、エッチャントと接
触させられ、このエッチャントが図示の如く適当に層２
６の露出部分ならびに下層２４の選択的部分を除去す
る。これは、図５と関連して述べる如くゲート電極の最
終的な形状となるように、図示の如く層２６、２４中に
第１のリセスを提供する。層２６、２４に対する適当な
エッチャントは、選択された期間該層と接触状態に保持
される水酸化アンモニアおよび過酸化水素の希薄溶液で
ある。
スト層４２（図２）はそれぞれ図示の如くソースおよび
ドレーン電極２８ａ、２８ｂの背後に残る。第２のフォ
トレジスト層４４が被着され、開口４４ａを生じるよう
にパターン化され、本例では図示の如くソースとドレー
ン接触２８ａ、２８ｂ間に比較的広い開口を生じるよう
にパターン化される。構造体１０は、エッチャントと接
触させられ、このエッチャントが図示の如く適当に層２
６の露出部分ならびに下層２４の選択的部分を除去す
る。これは、図５と関連して述べる如くゲート電極の最
終的な形状となるように、図示の如く層２６、２４中に
第１のリセスを提供する。層２６、２４に対する適当な
エッチャントは、選択された期間該層と接触状態に保持
される水酸化アンモニアおよび過酸化水素の希薄溶液で
ある。
【００２０】次に図４において、フォトレジスト層４４
（図３）が除去されて第３のフォトレジスト層４６で置
換され、この層も本例では層２４、２６のリセス部分２
５′内部に全体的に配置されたフォトレジスト層４６に
開口４６Ａを提供するように同様にパターン化される。
開口４６ａは、層２４の選択的な下側部分を露出する。
水酸化アンモニアおよび過酸化水素の希薄溶液の如きエ
ッチャントが層２４の露出部分と接触させられて、上記
のリセス部２５′内にリセス２３を形成する。ここで、
リセス２３は層２４内および層２２の選択部分内に設け
られる。このマスクはまた、図５に全体的に示されるよ
うに、層２２とのショットキー・バリヤ接触状態のゲー
ト電極を提供するため、ショットキー・バリヤ金属（図
示せず）を被着するように使用される。
（図３）が除去されて第３のフォトレジスト層４６で置
換され、この層も本例では層２４、２６のリセス部分２
５′内部に全体的に配置されたフォトレジスト層４６に
開口４６Ａを提供するように同様にパターン化される。
開口４６ａは、層２４の選択的な下側部分を露出する。
水酸化アンモニアおよび過酸化水素の希薄溶液の如きエ
ッチャントが層２４の露出部分と接触させられて、上記
のリセス部２５′内にリセス２３を形成する。ここで、
リセス２３は層２４内および層２２の選択部分内に設け
られる。このマスクはまた、図５に全体的に示されるよ
うに、層２２とのショットキー・バリヤ接触状態のゲー
ト電極を提供するため、ショットキー・バリヤ金属（図
示せず）を被着するように使用される。
【００２１】図５に示される構造体１０は、チャンネル
層２０の上下に配置された１対の電荷ドナー層１８、２
２を含む。これは、いわゆる高ブレークダウン高移動度
トランジスタ構造と呼ばれるものである。更に、図５に
関して述べる構造は、接触層２６とドーパント・スパイ
ク領域即ち電荷ドナー領域２１との間に配置された１対
の電荷遮蔽層２２ｂ、２４を含む。ここで、領域２２ｂ
は、層２０と２２間に設けられたヘテロ接合に略々隣接
して配置されたドーパント・スパイク領域２１を除いて
一般に低いドーパント濃度を有するため、典型的な高電
子移動度トランジスタの従来の電荷ドナー層とは異な
る。このヘテロ接合は、層２０に対して用いられるヒ化
ガリウムまたはヒ化インジウム・ガリウムの如き比較的
低いバンドギャップ材料でスペーサ領域２２ａのヒ化ア
ルミニウム・ガリウム特性の如き広いバンドギャップ材
料のスペーサ領域を被着することにより前記層に形成さ
れる。
層２０の上下に配置された１対の電荷ドナー層１８、２
２を含む。これは、いわゆる高ブレークダウン高移動度
トランジスタ構造と呼ばれるものである。更に、図５に
関して述べる構造は、接触層２６とドーパント・スパイ
ク領域即ち電荷ドナー領域２１との間に配置された１対
の電荷遮蔽層２２ｂ、２４を含む。ここで、領域２２ｂ
は、層２０と２２間に設けられたヘテロ接合に略々隣接
して配置されたドーパント・スパイク領域２１を除いて
一般に低いドーパント濃度を有するため、典型的な高電
子移動度トランジスタの従来の電荷ドナー層とは異な
る。このヘテロ接合は、層２０に対して用いられるヒ化
ガリウムまたはヒ化インジウム・ガリウムの如き比較的
低いバンドギャップ材料でスペーサ領域２２ａのヒ化ア
ルミニウム・ガリウム特性の如き広いバンドギャップ材
料のスペーサ領域を被着することにより前記層に形成さ
れる。
【００２２】層２２のこのような構成により、電荷の実
質的部分がゲート電極３０付近から除去され、これはド
ーパント・スパイク領域２１を除いて層２２のほとんど
にわたる比較的低いドーパント濃度により達成される。
質的部分がゲート電極３０付近から除去され、これはド
ーパント・スパイク領域２１を除いて層２２のほとんど
にわたる比較的低いドーパント濃度により達成される。
【００２３】対をなす電荷遮蔽領域即ち層２２ｂ、２４
における２倍の広さのリセスを有するゲート電極の存在
は、表面準位の影響、即ちチャンネル層２０に寄生ゲー
ト効果を提供することからゲート電極３０とドレーン電
極２８ｂとの間に配置する半導体領域の表面上に存在す
る結果として生じる表面反転層を更に低減するように働
く。更にまた、軽くドープされた遮蔽領域２２ｂおよび
２４は、ゲート電極とチャンネル層２０との間の表面準
位の効果を更に低減する。従って、上記構成の各々によ
り、ゲート電極とチャンネル層間の寄生効果が低減され
るため、結果として得る高電子移動度トランジスタは周
知のＨＥＭＴより実質的に高いドレーン・バイアス電圧
で動作し得る。
における２倍の広さのリセスを有するゲート電極の存在
は、表面準位の影響、即ちチャンネル層２０に寄生ゲー
ト効果を提供することからゲート電極３０とドレーン電
極２８ｂとの間に配置する半導体領域の表面上に存在す
る結果として生じる表面反転層を更に低減するように働
く。更にまた、軽くドープされた遮蔽領域２２ｂおよび
２４は、ゲート電極とチャンネル層２０との間の表面準
位の効果を更に低減する。従って、上記構成の各々によ
り、ゲート電極とチャンネル層間の寄生効果が低減され
るため、結果として得る高電子移動度トランジスタは周
知のＨＥＭＴより実質的に高いドレーン・バイアス電圧
で動作し得る。
【００２４】また図５に関して示されるように、グラウ
ンド面導体１１が従来の如く基板１２の反対面上に配置
される。
ンド面導体１１が従来の如く基板１２の反対面上に配置
される。
【００２５】次に図６において、１つの電荷ドナー層を
持ち、図１〜図５に関して全体的に述べたものと異なる
構造を持つ高電子移動度トランジスタ５０が示される。
ここでは、このトランジスタは、先に全体的に述べたと
同様の方法を用いて作られる。このため、本例では、ト
ランジスタ５０は、その第１の面上に配置されたグラウ
ンド面５１と、本例では基板５２の第２の面上に配置さ
れた超格子型のバッファ層であるバッファ層５４とを有
する基板５２を含む。超格子バッファ層５４上には、ヒ
化ガリウムまたはヒ化インジウム・ガリウムの如き比較
的低いあるいはバンドギャップの狭い材料からなるチャ
ンネル層５６が配置される。チャンネル層５６上には、
図５に関して先に述べた一般的特性を有するドーパント
・スパイク領域５９からなる電荷ドナー層５８が配置さ
れる。即ち、ドーパント領域５９は、一般に、ドーパン
ト濃度２×１０12乃至５×１０12ａ／ｃｍ2を有するド
ーパント材料のシート即ち２次元層としての特徴を有す
る。ドーパント領域５９は、ヒ化アルミニウム・ガリウ
ムの如きドープされない広いバンドギャップ材料のスペ
ーサ層５８ａ（厚さが３０乃至５０Å）により、チャン
ネル層５６から隔てられている。層５８の残部、本例で
は領域５８ｂ（即ち、典型的には、２００乃至４００
Å）もまた、軽くドープされたヒ化アルミニウム・ガリ
ウムである。層５８の領域５８ｂ上には、層２４に対す
る如き軽くドープされたＮ−タイプのヒ化ガリウムから
なる層６４が配置される。層６４上には、Ｎ−タイプの
ヒ化ガリウムの比較的強くドープされた層が配置され、
図示の如く、ソースおよびドレーン電極との接触を生じ
る。ゲート電極７０は、これも図示の如く、また図５に
関して全体的に先に述べた如き層６６、６４の２重リセ
ス部分に配置される。図６に示された構造は、単一の電
荷ドナー層を有する高電子移動度トランジスタである。
２倍の広さのリセス、ドーパント・スパイク領域５９お
よび対をなす電荷遮蔽領域即ち層５５ｂおよび６４の存
在は、図５に示された構造に対して全体的に述べた如き
ブレークダウン電圧特性における改善を個々にかつ総合
的に提供する。
持ち、図１〜図５に関して全体的に述べたものと異なる
構造を持つ高電子移動度トランジスタ５０が示される。
ここでは、このトランジスタは、先に全体的に述べたと
同様の方法を用いて作られる。このため、本例では、ト
ランジスタ５０は、その第１の面上に配置されたグラウ
ンド面５１と、本例では基板５２の第２の面上に配置さ
れた超格子型のバッファ層であるバッファ層５４とを有
する基板５２を含む。超格子バッファ層５４上には、ヒ
化ガリウムまたはヒ化インジウム・ガリウムの如き比較
的低いあるいはバンドギャップの狭い材料からなるチャ
ンネル層５６が配置される。チャンネル層５６上には、
図５に関して先に述べた一般的特性を有するドーパント
・スパイク領域５９からなる電荷ドナー層５８が配置さ
れる。即ち、ドーパント領域５９は、一般に、ドーパン
ト濃度２×１０12乃至５×１０12ａ／ｃｍ2を有するド
ーパント材料のシート即ち２次元層としての特徴を有す
る。ドーパント領域５９は、ヒ化アルミニウム・ガリウ
ムの如きドープされない広いバンドギャップ材料のスペ
ーサ層５８ａ（厚さが３０乃至５０Å）により、チャン
ネル層５６から隔てられている。層５８の残部、本例で
は領域５８ｂ（即ち、典型的には、２００乃至４００
Å）もまた、軽くドープされたヒ化アルミニウム・ガリ
ウムである。層５８の領域５８ｂ上には、層２４に対す
る如き軽くドープされたＮ−タイプのヒ化ガリウムから
なる層６４が配置される。層６４上には、Ｎ−タイプの
ヒ化ガリウムの比較的強くドープされた層が配置され、
図示の如く、ソースおよびドレーン電極との接触を生じ
る。ゲート電極７０は、これも図示の如く、また図５に
関して全体的に先に述べた如き層６６、６４の２重リセ
ス部分に配置される。図６に示された構造は、単一の電
荷ドナー層を有する高電子移動度トランジスタである。
２倍の広さのリセス、ドーパント・スパイク領域５９お
よび対をなす電荷遮蔽領域即ち層５５ｂおよび６４の存
在は、図５に示された構造に対して全体的に述べた如き
ブレークダウン電圧特性における改善を個々にかつ総合
的に提供する。
【００２６】このような構造は、先に全体的に述べた如
きチャンネル層上ではなく下方に電荷ドナー層を有する
いわゆる反転型高電子移動度トランジスタに代替的に使
用することができる。
きチャンネル層上ではなく下方に電荷ドナー層を有する
いわゆる反転型高電子移動度トランジスタに代替的に使
用することができる。
【００２７】本発明の望ましい実施態様について記述し
たが、当業者には、本発明の概念を盛込んだ他の実施態
様も使用可能であることが明らかであろう。従って、こ
れらの実施態様は本文に開示した実施態様に限定される
のではなく、頭書の特許請求の範囲によってのみ限定さ
れるべきものと考える。
たが、当業者には、本発明の概念を盛込んだ他の実施態
様も使用可能であることが明らかであろう。従って、こ
れらの実施態様は本文に開示した実施態様に限定される
のではなく、頭書の特許請求の範囲によってのみ限定さ
れるべきものと考える。
【図１】本発明の一特徴により高電子移動度トランジス
タを製造するステップを示す断面図である。
タを製造するステップを示す断面図である。
【図２】本発明の一特徴により高電子移動度トランジス
タを製造するステップを示す断面図である。
タを製造するステップを示す断面図である。
【図３】本発明の一特徴により高電子移動度トランジス
タを製造するステップを示す断面図である。
タを製造するステップを示す断面図である。
【図４】本発明の一特徴により高電子移動度トランジス
タを製造するステップを示す断面図である。
タを製造するステップを示す断面図である。
【図５】本発明の一特徴により高電子移動度トランジス
タを製造するステップを示す断面図である。
タを製造するステップを示す断面図である。
【図６】本発明の更に別の特徴による高電子移動度トラ
ンジスタを高電子移動度トランジスタ断面図である。
ンジスタを高電子移動度トランジスタ断面図である。
１０ 構造体 １１ グラウンド面導体 １２ 基板 １４ 第１の層 １６ 非ドープ層 １８ 背面層 １９ ドーパント層 ２０ チャンネル層 ２１ ドーパント・スパイク領域 ２２ 第２の広いバンドギャップ材料層 ２３ リセス ２４ 下層 ２６ 接触層 ２８ 電極 ３０ ゲート電極 ４２ フォトレジスト層 ４４ 第２のフォトレジスト層 ４６ 第３のフォトレジスト層 ５０ 高電子移動度トランジスタ ５１ グラウンド面 ５２ 基板 ５４ 超格子バッファ層 ５６ チャンネル層 ５８ 電荷ドナー層 ５９ ドーパント・スパイク領域 ６４ 層 ６６ 層 ７０ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゴードン・エス・ジヤクソン アメリカ合衆国マサチユーセツツ州02178， ベルモント，ウエイヴアリー・ストリート 79
Claims (6)
- 【請求項１】 第１の第III族乃至第Ｖ族物質からなる
電荷ドナー層と、該電荷ドナー層に隣接して配置され、
前記第１の第III族乃至第Ｖ族物質のバンドギャップ・
エネルギより低いバンドギャップ・エネルギを有する第
２の第III族乃至第Ｖ族物質からなるチャンネル層とを
含む高電子移動度トランジスタにおいて、 前記電荷ドナー層およびチャンネル層の第１の部分上に
配置された１対のオーミック接触と、前記電荷ドナー層
およびチャンネル層の第２の部分上に配置されたショッ
トキー・バリヤ接触と、 前記トランジスタのゲート電極とドレーン電極との間の
領域に存在する表面電荷の影響から前記電荷ドナー層お
よびチャンネル層の少なくとも一方を遮蔽する手段と、 を設けてなる高電子移動度トランジスタ。 - 【請求項２】 前記遮蔽手段が、前記電荷ドナー層の一
部を含み、前記チャンネルと隣接する第１の部分がドー
プされない第III族乃至第Ｖ族物質であり、該ドープさ
れない部分と直接隣接する部分が前記電荷ドナー層の数
原子層厚に制限されたドーパント原子の濃度を有するＮ
−タイプ・ドーパントのドーパント・シートと、前記電
荷ドナー層の比較的軽くドープされた領域である前記層
の第３の部分とからなる請求項１記載の構造。 - 【請求項３】 前記遮蔽手段が、高電子移動度トランジ
スタの前記ゲート電極、およびソースおよびドレーン電
極に隣接して配置された比較的軽くドープされた第III
族乃至第Ｖ族物質からなる１対の電荷遮蔽層を含む請求
項１記載のトランジスタ。 - 【請求項４】 前記遮蔽手段が更に、前記第１の電荷遮
蔽層中に配置された第１の幅を持つリセスと、前記第１
の電荷遮蔽層と第２の電荷遮蔽層の部分中に配置された
第１のリセスの幅より実質的に大きい第２の幅を有する
第１のリセス上に整合された第２のリセスとを有する請
求項３記載の高電子移動度トランジスタ。 - 【請求項５】 半絶縁性基板と、 前記半絶縁性基板上に配置された第１の第III族乃至第
Ｖ族物質からなるチャンネル層と、 前記チャンネル層の対応するバンドギャップより高いバ
ンドギャップを有する非ドープ第III族乃至第Ｖ族物質
の第１の領域からなる電荷ドナー領域とを設け、前記層
の領域が該層の数Åの厚さに制限されたドーパント・プ
ロフィルを有し、かつ約２．０×１０12乃至５×１０12
ａ／ｃｍ2の範囲内のドーパント濃度を有し、前記電荷
ドナー層が、前記第２の第III族乃至第Ｖ族物質の比較
的軽くドープされた部分からなる第３の領域を有し、 前記電荷ドナー層の前記第３の領域上に配置された前記
第１の第III族乃至第Ｖ族物質の軽くドープされたＮ−
タイプ領域からなる電荷遮蔽層と、 前記電荷遮蔽層上に配置された約１×１０18ａ／ｃｃよ
り大きいドーパント濃度を有する前記第１の第III族乃
至第Ｖ族物質からなる１対の隔置された接触領域と、 前記電荷ドナー層の前記第３の部分とショットキー・バ
リヤ接触状態に配置されたゲート電極と、 前記隔置された接触層とオーミック接触状態に配置され
た１対のソースおよびドレーン電極と、 を設けてなる高電子移動度トランジスタ。 - 【請求項６】 前記ゲート電極が、前記電荷ドナー層の
前記第３の部分および前記電荷遮蔽層の選択的部分に設
けられた第１の開口内に配置され、前記電荷遮蔽層およ
び隔置された接触層が、前記第１の開口上に整合関係に
配置された第１の開口と比較して広い第２の開口を有す
る請求項５記載の構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/697,830 US5140386A (en) | 1991-05-09 | 1991-05-09 | High electron mobility transistor |
| US697830 | 2003-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129341A true JPH05129341A (ja) | 1993-05-25 |
| JP3602150B2 JP3602150B2 (ja) | 2004-12-15 |
Family
ID=24802749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11731892A Expired - Lifetime JP3602150B2 (ja) | 1991-05-09 | 1992-05-11 | 高電子移動度トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5140386A (ja) |
| EP (1) | EP0514079B1 (ja) |
| JP (1) | JP3602150B2 (ja) |
| DE (1) | DE69226220T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531470A (ja) * | 1999-08-06 | 2003-10-21 | レイセオン・カンパニー | ダブルリセストランジスタ |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010008288A1 (en) * | 1988-01-08 | 2001-07-19 | Hitachi, Ltd. | Semiconductor integrated circuit device having memory cells |
| JP2924239B2 (ja) * | 1991-03-26 | 1999-07-26 | 三菱電機株式会社 | 電界効果トランジスタ |
| FR2679071B1 (fr) * | 1991-07-08 | 1997-04-11 | France Telecom | Transistor a effet de champ, a couches minces de bande d'energie controlee. |
| US5304825A (en) * | 1992-08-20 | 1994-04-19 | Motorola, Inc. | Linear heterojunction field effect transistor |
| CA2090441A1 (en) * | 1993-02-26 | 1994-08-27 | Shigeru Nakajima | Field-effect transistor having a double pulse-doped structure |
| JP3631506B2 (ja) * | 1994-02-18 | 2005-03-23 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| JPH07283237A (ja) * | 1994-04-07 | 1995-10-27 | Toyota Central Res & Dev Lab Inc | 電界効果トランジスタ |
| JP2643859B2 (ja) * | 1994-09-29 | 1997-08-20 | 日本電気株式会社 | 化合物半導体電界効果トランジスタ |
| US5668387A (en) * | 1995-10-26 | 1997-09-16 | Trw Inc. | Relaxed channel high electron mobility transistor |
| JP3604502B2 (ja) * | 1996-04-18 | 2004-12-22 | 本田技研工業株式会社 | 高電子移動度トランジスタ |
| JP3077599B2 (ja) * | 1996-09-20 | 2000-08-14 | 日本電気株式会社 | 電界効果トランジスタ |
| JP3416532B2 (ja) | 1998-06-15 | 2003-06-16 | 富士通カンタムデバイス株式会社 | 化合物半導体装置及びその製造方法 |
| US6242293B1 (en) * | 1998-06-30 | 2001-06-05 | The Whitaker Corporation | Process for fabricating double recess pseudomorphic high electron mobility transistor structures |
| US6307221B1 (en) * | 1998-11-18 | 2001-10-23 | The Whitaker Corporation | InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures |
| US6797994B1 (en) | 2000-02-14 | 2004-09-28 | Raytheon Company | Double recessed transistor |
| US6703638B2 (en) | 2001-05-21 | 2004-03-09 | Tyco Electronics Corporation | Enhancement and depletion-mode phemt device having two ingap etch-stop layers |
| JP2003133334A (ja) * | 2001-10-25 | 2003-05-09 | Murata Mfg Co Ltd | ヘテロ接合電界効果トランジスタ |
| US6838325B2 (en) * | 2002-10-24 | 2005-01-04 | Raytheon Company | Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor |
| US7432142B2 (en) * | 2004-05-20 | 2008-10-07 | Cree, Inc. | Methods of fabricating nitride-based transistors having regrown ohmic contact regions |
| WO2006083383A2 (en) * | 2004-12-01 | 2006-08-10 | Bae Systems Information And Electronic Systems Integration, Inc. | Low temperature grown insulated gate phemt device |
| US7550785B1 (en) | 2005-12-02 | 2009-06-23 | Skyworks Solutions, Inc. | PHEMT structure having recessed ohmic contact and method for fabricating same |
| JP2007227884A (ja) * | 2006-01-30 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| WO2008041249A1 (en) | 2006-10-04 | 2008-04-10 | Selex Sistemi Integrati S.P.A. | Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same |
| WO2011005444A1 (en) | 2009-06-22 | 2011-01-13 | Raytheon Company | Gallium nitride for liquid crystal electrodes |
| US9876082B2 (en) | 2015-04-30 | 2018-01-23 | Macom Technology Solutions Holdings, Inc. | Transistor with hole barrier layer |
| US11876128B2 (en) * | 2021-09-13 | 2024-01-16 | Walter Tony WOHLMUTH | Field effect transistor |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381086A (en) * | 1976-12-27 | 1978-07-18 | Fujitsu Ltd | Gallium aresenide field effect transistor |
| JPS5726472A (en) * | 1980-07-24 | 1982-02-12 | Fujitsu Ltd | Semiconductor device |
| JPS594085A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置 |
| JPS59119768A (ja) * | 1982-12-24 | 1984-07-11 | Fujitsu Ltd | 半導体装置 |
| US4600932A (en) * | 1984-10-12 | 1986-07-15 | Gte Laboratories Incorporated | Enhanced mobility buried channel transistor structure |
| US4652896A (en) * | 1985-06-27 | 1987-03-24 | The United States Of America As Represented By The Secretary Of The Air Force | Modulation doped GaAs/AlGaAs field effect transistor |
| US4916498A (en) * | 1985-09-15 | 1990-04-10 | Trw Inc. | High electron mobility power transistor |
| US4821093A (en) * | 1986-08-18 | 1989-04-11 | The United States Of America As Represented By The Secretary Of The Army | Dual channel high electron mobility field effect transistor |
| JP2559412B2 (ja) * | 1987-06-22 | 1996-12-04 | 株式会社日立製作所 | 半導体装置 |
| JPH0194674A (ja) * | 1987-10-06 | 1989-04-13 | Sanyo Electric Co Ltd | ヘテロ接合電界効果トランジスタ |
| JPH0682691B2 (ja) * | 1987-11-12 | 1994-10-19 | 松下電器産業株式会社 | 電界効果型トランジスタ |
| JPH01199475A (ja) * | 1988-02-03 | 1989-08-10 | Sanyo Electric Co Ltd | ヘテロ接合電界効果トランジスタ |
| JP2630446B2 (ja) * | 1988-10-12 | 1997-07-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5008717A (en) * | 1989-03-03 | 1991-04-16 | At&T Bell Laboratories | Semiconductor device including cascaded modulation-doped quantum well heterostructures |
-
1991
- 1991-05-09 US US07/697,830 patent/US5140386A/en not_active Expired - Lifetime
-
1992
- 1992-05-07 EP EP92304094A patent/EP0514079B1/en not_active Expired - Lifetime
- 1992-05-07 DE DE69226220T patent/DE69226220T2/de not_active Expired - Lifetime
- 1992-05-11 JP JP11731892A patent/JP3602150B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531470A (ja) * | 1999-08-06 | 2003-10-21 | レイセオン・カンパニー | ダブルリセストランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69226220T2 (de) | 1999-02-04 |
| EP0514079A2 (en) | 1992-11-19 |
| EP0514079A3 (en) | 1993-07-21 |
| US5140386A (en) | 1992-08-18 |
| EP0514079B1 (en) | 1998-07-15 |
| JP3602150B2 (ja) | 2004-12-15 |
| DE69226220D1 (de) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3602150B2 (ja) | 高電子移動度トランジスタ | |
| JP4913046B2 (ja) | エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するｉｉｉ−ｖ基板構造を形成する方法 | |
| US4641161A (en) | Heterojunction device | |
| JPH05275463A (ja) | 半導体装置 | |
| EP0334006A1 (en) | Stacked channel heterojunction fet | |
| US5668387A (en) | Relaxed channel high electron mobility transistor | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| JPH0817186B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH10178024A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US5670804A (en) | PN-junction gate FET | |
| US4442445A (en) | Planar doped barrier gate field effect transistor | |
| Pao et al. | Impact of surface layer on In/sub 0.52/Al/sub 0.48/As/In/sub 0.53/Ga/sub 0.47/As/InP high electron mobility transistors | |
| US5389807A (en) | Field effect transistor | |
| US4965645A (en) | Saturable charge FET | |
| JP3077599B2 (ja) | 電界効果トランジスタ | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP2626213B2 (ja) | 電界効果トランジスタ | |
| JPH0261149B2 (ja) | ||
| US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
| GB2239557A (en) | High electron mobility transistors | |
| JP2000307102A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH05291307A (ja) | 化合物半導体装置及びその製造方法 | |
| KR940007665B1 (ko) | 화합물 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |