JP3653652B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3653652B2 JP3653652B2 JP25965097A JP25965097A JP3653652B2 JP 3653652 B2 JP3653652 B2 JP 3653652B2 JP 25965097 A JP25965097 A JP 25965097A JP 25965097 A JP25965097 A JP 25965097A JP 3653652 B2 JP3653652 B2 JP 3653652B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- impurity
- mesfet
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、化合物半導体を材料とする電界効果トランジスタを含む半導体装置に関する。
【0002】
一般に、化合物半導体電界効果トランジスタは高速動作が可能である為、通信機器用集積回路装置に組み込まれ、今後、更に多用される傾向にあり、また、大量情報を遣り取りする時代背景から、通信速度の高速化が希求されているので、該トランジスタも更に高速動作化されなければならず、本発明は、それを可能にする一手段を開示する。
【0003】
【従来の技術】
現在、通信機器用集積回路装置に最も多く使われているのは、LDD(lightly doped drain)構造のMESFET(metal semiconductor field effect transistor)である。
【0004】
図4はLDD構造をもつ標準的なMESFETを表す要部切断側面図であり、図には、チャネル領域に於けるn型不純物の濃度プロファイルを付記してある。
【0005】
図に於いて、1は基板、2はnチャネル領域、3はゲート電極、4はn+ ソース領域、4AはLDD構造のn- ソース領域、5はn+ ドレイン領域、5AはLDD構造の於けるn- ドレイン領域、6はソース電極、7はドレイン電極、L1 はnチャネル領域2の厚さ、L2 はnチャネル領域2の表面からの距離をそれぞれ示している。尚、nチャネル領域2の厚さL1 は、付記されている不純物濃度プロファイルから明らかなように、基板1の表面から不純物濃度が0になるまでの深さであり、また、nチャネル領域2の距離L2 は、同じく、基板1の表面から不純物濃度がピークになるまでの深さである。
【0006】
このMESFETを高速化する手段として、通常、短ゲート化することが行なわれているのであるが、MESFETでは、単一の半導体からなる基板にイオン注入してnチャネル領域2を形成している為、距離L1 を小さくすることができず、また、厚さL2 を小さくすることもできない。
【0007】
このような問題を解消する為、例えば、InGaP/n−InGaAs/GaAs構造のようなヘテロ構造を利用してキャリヤの閉じ込め効果を高める旨の提案がなされている。
【0008】
図5はヘテロ構造を利用してキャリヤの閉じ込めを行なうMESFETを表す要部切断側面図である。尚、図には、チャネル領域に於けるn型不純物の濃度プロファイルを付記してある。
【0009】
図に於いて、11は基板、12はチャネル層、12Aはnチャネル領域、13はバリヤ層、14はキャップ層、15はゲート電極、16はn+ ソース領域、16AはLDD構造に於けるn- ソース領域、17はn+ ソース領域、17AはLDD構造に於けるn- ドレイン領域、18はソース電極、19はドレイン電極をそれぞれ示している。
【0010】
このMESFETに用いている半導体材料を例示すると、
基板11:GaAs
チャネル層12:n−InGaAs(或いはGaAs)
バリヤ層13:InGaP(或いはAlGaAs)
キャップ層14:GaAs
であり、また、n型不純物としてはSiを用いている。
【0011】
図示説明したMESFETに於いては、ヘテロ構造に依るキャリヤの閉じ込めだけでなく、n−InGaAsチャネル層12上のInGaPバリヤ層13は、MESFETの耐圧を向上させる効果もある。
【0012】
ところで、図5に見られるMESFETのようにヘテロ構造をもつ場合、通常のMESFETの製造プロセスと同じ製造プロセスを採用したのでは、エネルギ・バンド・ギャップが広いInGaPバリヤ層13に於ける不純物の活性化率が低いことから、寄生抵抗が増大し、この為、MESFET本来の特性が阻害される旨の問題が起こっている。
【0013】
図5のMESFETに付記してある不純物濃度プロファイルを見ると明らかであるが、この場合の半導体にとってn型不純物であるSiを破線に見られるプロファイルとなるように導入した場合、広エネルギ・バンド・ギャップ層、即ち、InGaPバリヤ層13では、不純物の活性化率が悪い為、実線に見られる実際のプロファイルでは、不純物濃度は階段状に低下していることが看取される。
【0014】
【発明が解決しようとする課題】
MESFETを構成する半導体層に導入する不純物の濃度プロファイルを変更する旨の簡単な手段を採ることで寄生抵抗を低く抑えようとする。
【0015】
【課題を解決するための手段】
本発明では、ヘテロ接合MESFETに於いて、一導電型高濃度不純物領域、即ち、一導電型ソース領域及び一導電型ドレイン領域を形成する際、チャネル層よりも表面側に位置し且つ広いエネルギ・バンド・ギャップをもつバリヤ層に不純物濃度プロファイルのピークが存在するように不純物を導入することでソース電極やドレイン電極からチャネル層までの抵抗を低減させることが基本になっている。
【0016】
図1及び図2は本発明の原理を説明する為のヘテロ接合MESFETを表す要部切断側面図であり、図1ではLDD構造の一導電型低濃度不純物領域、即ち、n- ソース領域及びn- ドレイン領域を形成するに際し、浅いイオン注入を行なって不純物がチャネル層に達しないようにした例を示し、図2では深いイオン注入を行なって不純物がチャネル層に達している例を示している。尚、何れの図に於いても、(A)としてヘテロ接合MESFETを、また、(B)として不純物濃度プロファイルをそれぞれ表してある。
【0017】
図に於いて、21は基板、22はチャネル層、22Aはチャネル層に於けるnチャネル領域、23はバリヤ層、24はキャップ層、25はゲート電極、26はn+ ソース領域、26AはLDD構造に於けるn- ソース領域、27はn+ ドレイン領域、27AはLDD構造に於けるn- ドレイン領域、28はソース電極、29はドレイン電極をそれぞれ示している。
【0018】
従来のヘテロ接合MESFETに於ける不純物濃度プロファイルでは、不純物濃度のピークが一導電型高濃度不純物領域(n+ ソース領域16及びn+ ドレイン領域17)、一導電型低濃度不純物領域(LDD構造のn- ソース領域16A及びn- ドレイン領域17A)、チャネル領域(nチャネル領域12A)の順で浅くなるのであるが、本発明のヘテロ接合MESFETに於ける不純物濃度プロファイルでは、不純物濃度のピークがチャネル領域(nチャネル領域22A)、一導電型低濃度不純物領域(LDD構造のn- ソース領域26A及びn- ドレイン領域27A)、一導電型高濃度不純物領域(n+ ソース領域26及びn+ ドレイン領域27)の順で浅くなるようにしてある。
【0019】
但し、図1のヘテロ接合MESFETでは、一導電型低濃度不純物領域(LDD構造のn- ソース領域26A及びn- ドレイン領域27A)に於ける不純物濃度のピークの深さは一導電型高濃度不純物領域(n+ ソース領域26及びn+ ドレイン領域27)に於ける不純物濃度のピークの深さと殆ど等しく、また、図2のヘテロ接合MESFETでは、一導電型低濃度不純物領域(LDD構造のn- ソース領域26A及びn- ドレイン領域27A)に於ける不純物濃度のピークの深さはチャネル領域(nチャネル領域22A)に於ける不純物濃度のピークの深さと殆ど等しい。
【0020】
従来の技術に依るヘテロ接合MESFETに於いても、n+ ソース領域16及びn+ ドレイン領域17を形成する際のイオン注入に於けるドーズ量を多くすれば、バリヤ層13のキャリヤ濃度を高くすることはできるが、そのようにした場合、バリヤ層13以外の各層に於ける不純物量が多過ぎてしまい、かえって、抵抗が高くなり、しかも、イオン注入に依って導入される欠陥量が増大する為、FET特性は劣化する。
【0021】
一導電型低濃度不純物領域、即ち、LDD構造のn- ソース領域26A並びにn- ドレイン領域27Aを形成する際の最適なイオン注入深さは、閾値電圧及びゲート長に依って異なる。
【0022】
閾値電圧が負である場合には、一導電型低濃度不純物領域が深いと短チャネル効果が現れ易く、閾値電圧が小さい、即ち、負電圧の絶対値が大きい場合、ゲート長が短いほど、LDD構造のn- ソース領域26A及びn- ドレイン領域27Aは浅い方がFET特性は向上するから、用途に応じてn- ソース領域26A及びn- ドレイン領域27Aの深さを選択する。
【0023】
チャネル領域を形成するには二通りの方法があり、その一つは、一導電型不純物含有チャネル層をエピタキシャル成長させる方法であり、もう一つは、チャネル層に於けるチャネル領域形成予定部分にイオン注入などの手段で不純物を導入する方法である。
【0024】
前記二つの方法は、単一の閾値電圧をもつMESFETを作製する場合であれば、何れの方法を採用しても良いが、複数の閾値電圧を有するMESFETを同一基板に作り込むのであれば、両者を併用すれば良い。
【0025】
前記したところから、本発明に依る半導体装置に於いては、
(1)
一導電型高濃度不純物領域(例えばn+ ソース領域38及びn+ ドレイン領域39)に於ける不純物濃度が最大となる深さが、一導電型チャネル領域(例えばnチャネル領域34A)に於ける不純物濃度が最大となる深さに比較して表面側に在って、且つ、前記一導電型チャネル領域のエネルギ・バンド・ギャップよりも広いエネルギ・バンド・ギャップを有するバリア層(例えばバリヤ層35)内に位置するLDD構造ヘテロ接合電界効果トランジスタを含んでなることを特徴とするか、又は、
【0026】
(2)
前記(1)に於いて、基板上に少なくともAlGaAsからなるバッファ層(例えばi−AlGaAs第2バッファ層33)とInGaAs又はGaAsからなるチャネル層(例えばn−InGaAsチャネル層34)とAlGaAsからなるバリヤ層(例えばi−AlGaAsバリヤ層35)とが積層形成されてなることを特徴とするか、又は、
【0027】
(3)
前記(1)或いは(2)に於いて、閾値電圧を異にするLDD構造ヘテロ接合電界効果トランジスタを含んでなることを特徴とするか、又は、
【0028】
(4)
前記(3)に於いて、閾値電圧を変える為に不純物導入量を異にした一導電型チャネル領域をもつ複数種類のLDD構造ヘテロ接合電界効果トランジスタを含んでなることを特徴とする。
【0033】
前記手段を採ることに依り、一導電型高濃度不純物領域(一導電型ソース領域及びドレイン領域)に於ける不純物濃度ピークをチャネル層よりも表面側に存在する広エネルギ・バンド・ギャップ層(バリヤ層)内に位置し、従って、従来のヘテロ接合MESFETに比較するとバリヤ層のキャリヤ濃度は高くなり、従って、バリヤ層に於ける抵抗は低減され、寄生抵抗が低下するから、ヘテロ接合MESFET本来の特性、即ち、キャリヤの閉じ込めを行なって、短ゲート化を実現して更なる高速動作を可能にしている。
【0034】
【発明の実施の形態】
図3は本発明に於ける一実施の形態を説明する為のヘテロ接合MESFETを表す要部切断側面図である。
【0035】
図に於いて、31は基板、32並びに33は第1並びに第2バッファ層、34はチャネル層、34Aはnチャネル領域、35はバリヤ層、36はキャップ層、37はゲート電極、38はn+ ソース領域、38AはLDD構造に於けるn- ソース領域、39はn+ ドレイン領域、39AはLDD構造に於けるn- ドレイン領域、40はソース電極、41はドレイン電極をそれぞれ示している。
【0036】
図3について説明したヘテロ接合MESFETを製造する工程の一例について説明する。
【0037】
(1)
MOVPE法(metalorganic vapor phase epitaxy法)を適用することに依り、基板31上に第1バッファ層32、第2バッファ層33、チャネル層34、バリヤ層35、キャップ層36を順に成長させる。
【0038】
ここで、図示のヘテロ接合MESFETに於ける各部分に関する主要なデータを例示すると次の通りである。
【0039】
▲1▼ 基板31について
材料:半絶縁性GaAs
▲2▼ 第1バッファ層32について
材料:i−GaAs
厚さ:500〔Å〕
▲3▼ 第2バッファ層33について
材料:i−AlGaAs(Al組成=0.3)
厚さ:3000〔Å〕
▲4▼ チャネル層34について
材料:n−InGaAs(In組成=0.2)
不純物濃度:5×1017〔cm-3〕
厚さ:150〔Å〕
▲5▼ バリヤ層35について
材料:i−AlGaAs(Al組成=0.3)
厚さ:200〔Å〕
▲6▼ キャップ層36について
材料:i−GaAs
厚さ:100〔Å〕
【0040】
(2)
スパッタリング法、リソグラフィ技術に於けるレジスト・プロセス、ドライ・エッチング法を適用することに依り、厚さが例えば400〔nm〕であるWSiからなるゲート電極37を形成する。
【0041】
(3)
CVD法(chemical vapor deposition法)、リソグラフィ技術に於けるレジスト・プロセス、ドライ・エッチング法を適用することに依り、ゲート電極37の両側面に基板31と接する面の幅が2000〔Å〕であるSiO2 からなるサイド・ウォールを形成する。
【0042】
(4)
イオン注入法を適用することに依り、イオン加速エネルギを例えば30〔keV〕、ドーズ量を例えば4×1013〔cm-2〕とし、また、ゲート電極37、サイド・ウォールをマスクとしてSiイオンの打ち込みを行なって、n+ ソース領域38及びn+ ドレイン領域39を形成する。尚、この場合のイオン注入は、バリヤ層35まで達している。
【0043】
(5)
フッ酸系エッチング液中に浸漬してサイド・ウォールを除去してから、イオン注入法を適用することに依り、イオン加速エネルギを例えば45〔keV〕、ドーズ量を例えば2×1013〔cm-2〕とし、ゲート電極37をマスクとしてSiイオンの打ち込みを行なって、LDD構造に於けるn- ソース領域38A及びn- ドレイン領域39Aを形成する。尚、この場合のイオン注入は、チャネル層34まで達している。
【0044】
(6)
温度850〔℃〕、時間10〔秒〕として、前記イオン注入したSiの活性化熱処理を行なってから、リソグラフィ技術に於けるレジスト・プロセス、真空蒸着法、リフト・オフ法を適用することに依り、n+ ソース領域38及びn+ ドレイン領域39にオーミック・コンタクトするAuGe/Auからなるソース電極40及びドレイン電極41を形成する。
【0045】
本発明では、前記説明した実施の形態に限られることなく、他に多くの改変を実現することができる。
【0046】
例えば、nチャネル領域を形成するに際しては、前記したように、MOVPE法に依って、n−InGaAs層を成長させる方法、或いは、i−InGaAs層を成長させ、イオン注入に依ってn型化させても良いことは勿論である。
【0047】
イオン注入に依る場合は、WSiからなるゲート電極37を形成する前の段階に於いて、イオン加速エネルギを例えば45〔keV〕、ドーズ量を例えば1×1012〔cm-2〕として、Siイオンの打ち込みを行なう工程を付加するのみで、他の工程を変えることなくヘテロ接合MESFETを完成させることができる。
【0048】
このように、ノンドープのチャネル層に後からイオン注入してチャネル領域を形成する手段を採った場合、その不純物のドーピング量を適切に選択し、同一基板内に於いて、閾値電圧を異にするヘテロ接合MESFETを容易に実現させることができる。
【0049】
また、前記したヘテロ接合構造を実現する為の各半導体層の厚さ、ドーピング不純物濃度、混晶比、イオン注入条件、活性化熱処理条件などは固定化されるものではなく、必要とされる例えば閾値電圧などから任意に選択されるべきものである。
【0050】
また、前記実施の形態で説明したヘテロ接合MESFETのn−InGaAsチャネル層34に於ける電子濃度は5×1017〔cm-3〕としたが、これを例えば1×1018〔cm-3〕に変更しても良く、そのようにすると、負の閾値電圧で動作させることができる。
【0051】
また、LDD構造に於けるn- ソース領域38Aとn- ドレイン領域39Aを形成する為のイオン注入条件をイオン加速エネルギを例えば30〔keV〕、ドーズ量を例えば2×1013〔cm-2〕に変更しても良く、そのようにすると、n- 領域を浅く形成することができるから、短チャネル効果の影響を受け難くすることができる。
【0052】
【発明の効果】
本発明に依る半導体装置に於いては、一導電型高濃度不純物領域に於ける不純物濃度が最大となる深さが一導電型チャネル領域に於ける不純物濃度が最大となる深さに比較して表面側に位置するLDD構造ヘテロ接合電界効果トランジスタを含んでいる。
【0053】
前記構成を採ることに依り、一導電型高濃度不純物領域(一導電型ソース領域及びドレイン領域)に於ける不純物濃度ピークをチャネル層よりも表面側に存在する広エネルギ・バンド・ギャップ層(バリヤ層)内に位置し、従って、従来のヘテロ接合MESFETに比較するとバリヤ層のキャリヤ濃度は高くなり、従って、バリヤ層に於ける抵抗は低減され、寄生抵抗が低下するから、ヘテロ接合MESFET本来の特性、即ち、キャリヤの閉じ込めを行なって、短ゲート化を実現して更なる高速動作を可能にしている。
【図面の簡単な説明】
【図1】本発明の原理を説明する為のヘテロ接合MESFETを表す要部切断側面図である。
【図2】本発明の原理を説明する為のヘテロ接合MESFETを表す要部切断側面図である。
【図3】本発明に於ける一実施の形態を説明する為のヘテロ接合MESFETを表す要部切断側面図である。
【図4】LDD構造をもつ標準的なMESFETを表す要部切断側面図である。
【図5】ヘテロ構造を利用してキャリヤの閉じ込めを行なうMESFETを表す要部切断側面図である。
【符号の説明】
31 基板
32 第1バッファ層
33 第2バッファ層
34 チャネル層
34A nチャネル領域
35 バリヤ層
36 キャップ層
37 ゲート電極
38 n+ ソース領域
38A LDD構造に於けるn- ソース領域
39 n+ ドレイン領域
39A LDD構造に於けるn- ドレイン領域
40 ソース電極
41 ドレイン電極
Claims (4)
- 一導電型高濃度不純物領域に於ける不純物濃度が最大となる深さが、一導電型チャネル領域に於ける不純物濃度が最大となる深さに比較して表面側に在って、且つ、前記一導電型チャネル領域のエネルギ・バンド・ギャップよりも広いエネルギ・バンド・ギャップを有するバリア層内に位置するLDD構造ヘテロ接合電界効果トランジスタ
を含んでなることを特徴とする半導体装置。 - 基板上に少なくともAlGaAsからなるバッファ層とInGaAs又はGaAsからなるチャネル層とAlGaAsからなるバリヤ層とが積層形成されてなること
を特徴とする請求項1記載の半導体装置。 - 閾値電圧を異にするLDD構造ヘテロ接合電界効果トランジスタ
を含んでなることを特徴とする請求項1或いは請求項2記載の半導体装置。 - 閾値電圧を変える為に不純物導入量を異にした一導電型チャネル領域をもつ複数種類のLDD構造ヘテロ接合電界効果トランジスタ
を含んでなることを特徴とする請求項3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25965097A JP3653652B2 (ja) | 1997-09-25 | 1997-09-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25965097A JP3653652B2 (ja) | 1997-09-25 | 1997-09-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1197452A JPH1197452A (ja) | 1999-04-09 |
JP3653652B2 true JP3653652B2 (ja) | 2005-06-02 |
Family
ID=17337004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25965097A Expired - Fee Related JP3653652B2 (ja) | 1997-09-25 | 1997-09-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3653652B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7419892B2 (en) | 2005-12-13 | 2008-09-02 | Cree, Inc. | Semiconductor devices including implanted regions and protective layers and methods of forming the same |
US8823057B2 (en) | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
-
1997
- 1997-09-25 JP JP25965097A patent/JP3653652B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1197452A (ja) | 1999-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6768147B2 (en) | Semiconductor device and method of fabricating the same | |
US5493136A (en) | Field effect transistor and method of manufacturing the same | |
JPH0324782B2 (ja) | ||
JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
US5900641A (en) | Field effect semiconductor device having a reduced leakage current | |
JP3040786B2 (ja) | チャンネル限定層を使用するGaAs FETの製造方法 | |
JP3653652B2 (ja) | 半導体装置 | |
US5824575A (en) | Semiconductor device and method of manufacturing the same | |
JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
JP3360195B2 (ja) | 電界効果トランジスタ | |
JPH04125940A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP4120899B2 (ja) | 化合物半導体電界効果トランジスタ及びその製造方法 | |
JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP3018885B2 (ja) | 半導体装置の製造方法 | |
JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2000307100A (ja) | 電界効果半導体装置 | |
JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
JPH0513462A (ja) | 化合物半導体構造 | |
JPH06310536A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH0992660A (ja) | 電界効果トランジスタ及びその製造方法 | |
KR950001167B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
JP3035969B2 (ja) | 化合物半導体装置の製造方法 | |
JP3073685B2 (ja) | 電界効果型トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |