JP3604502B2 - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタ Download PDFInfo
- Publication number
- JP3604502B2 JP3604502B2 JP12097496A JP12097496A JP3604502B2 JP 3604502 B2 JP3604502 B2 JP 3604502B2 JP 12097496 A JP12097496 A JP 12097496A JP 12097496 A JP12097496 A JP 12097496A JP 3604502 B2 JP3604502 B2 JP 3604502B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- electron mobility
- band gap
- mobility transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 22
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Description
【発明の属する技術分野】
本発明は、高周波の増幅回路などとして利用される高電子移動度トランジスタ(HEMT)に関するものである。
【0002】
【従来の技術】
高電子移動度のInGaAsによってチャネル層を形成することにより、高周波特性の向上を実現した高電子移動度トランジスタ(HEMT)が開発されている。この高電子移動度トランジスタでは、高抵抗のAlGaAsから成るワイドバンドギャップ層の中間に薄いInGaAsを形成することによりダブルヘテロ構造のチャネル層を形成すると共に、上下のワイドバンドギャップ層のそれぞれの内部に形成したシリコンプレーナ・ドーピング層からこのチャネル層内に比較的高濃度の電子を供給する構成となっている。
【0003】
本出願人が平成7年8月7日付けで出願した「電界効果トランジスタ」と題する特許出願(特願平7ー201145号)によれば、上記チャネル層の厚みを電子ガス層の厚さ方向への密度分布がほぼ均一となる程度の小さな値に制限すると共に、上下のAlGaAs層を高抵抗とすることにより、ゲート電圧に対する相互コンダクタンスの変化量が小さな高性能の高電子移動度トランジスタの発明が開示されている。
【0004】
すなわち、チャネル層が厚くなると、このチャンネル層内に形成される電子ガス層がヘテロ接合面の近傍に局在する結果、表面からの深さ、従って、ゲート電極からの距離が異なる二つの層に分離してしまう。このようにゲート電極からの距離を異ならせて深さ方向に分離した二つの電子ガス層のそれぞれについては、ゲート電圧の影響の仕方が異なってくる。この結果、相互コンダクタンスのゲート電圧依存性が大きくなるものと考えられた。
【0005】
そこで、上記発明によれば、チャンネル内に形成される電子ガス層の密度をほぼ均一と見做せる程度の厚み、具体的には50Å乃至 150Åの厚みの範囲に制限すると共に、このような薄いチャネル層に隣接する上下のAlGaAs層の抵抗値を高い値に設定した。このようにチャネル層の上下のAlGaAsの抵抗値を高い値に設定したのは、これを高くするほど、ゲート電圧の影響がチャネル層を含む広い範囲に及ぶようになり、チャネル層の厚みが実効的に減少したと同様の効果が奏されると考えたからである。
【0006】
図2は、上記発明の高電子移動度トランジスタについて得られた電気特性の実験データである。この電気特性は、ゲート電圧を一定値ずつ変化させた場合のドレイン電圧とドレイン電流との関係を示している。ゲート電圧の増加に対するドレイン電流の増加量もほぼ均一化されており、相互コンダクタンスがゲート電圧によってあまり変化しないことが判る。
【0007】
図3は、上記発明の高電子移動度トランジスタの相互コンダクタンスとゲート電圧との関係を示す特性図であり、縦軸は単位ゲート幅当たりの相互コンダクタンスgmであり、横軸はゲート電圧である。実線で示された曲線Aが本実施例の高電子移動度トランジスタのデータ、点線で示された曲線Bが従来の高電子移動度トランジスタのデータ、一点鎖点で示された曲線Cが従来の改良型高電子移動度トランジスタのデータである。これらの実験結果から、上記本発明者の考察の正当性が裏付けられた。
【0008】
【発明が解決しようとする課題】
上記発明によれば、チャネル内の電子ガスについて、チャネル層の厚みで決まる物理的な一体性と、隣接するAlGaAs層の高抵抗性によって決まる実効的な一体性とを備えさせることにより、図2と図3に示したように、相互コンダクタンスに関する良好な特性が得られている。しかしながら、特性の改良のためにチャネル層の上部のAlGaAs層を高抵抗にしたため、ゲート電極の影響がチャネル層まで及びすぎてしまい、この結果閾値電圧が負の小さな値になり過ぎるというと問題が生じた。
従って、本発明の目的は、上述した相互コンダクタンスに関する良好な特性を保持したまま、より低い閾値の特性も実現できる高電子移動度トランジスタを提供することにある。
【0009】
【課題を解決するための手段】
本発明の高電子移動度トランジスタによれば、チャネル層の上下にこのチャネル層のバンドギャップよりも大きなバンドギャップを有する高抵抗のワイドバンドギャップ層が形成されると共に、これら上下の高抵抗のワイドバンドギャップ層のそれぞれの内部にシリコンプレーナ・ドーピング層が形成されているダブルヘテロ構造の高電子移動度トランジスタにおいて、上部の高抵抗のワイドバンドギャップ層の上部のゲート電極の直下にこの高抵抗のワイドバンドギャップ層と同一組成の母材から成る低抵抗のワイドバンドギャップ層が形成されている。
【0010】
【発明の実施の形態】
本発明の実施の形態によれば、低抵抗層のワイドバンドギャップ層の不純物濃度は 3×1017cmー3〜1×1018cmー3であり、厚みは40Å〜120 Åである。本発明の他の実施の形態によれば、チャネル層の厚みは、50Å乃至 150Åであり、上下の高抵抗のワイドバンドギャップ層は、前記チャネル層を中心に対称に形成されている。
【0011】
【実施例】
図1は、この発明の一実施例の高電子移動度トランジスタの構造を示す模式断面図である。この高電子移動度トランジスタは、半絶縁性のGaAs基板1の上に超格子バッファ層2が形成され、その上に、AlGaAsのワイドバンドギャップ層3,5とInGaAsチャネル層4とから成るダブルヘテロ構造が形成され、その上にN+ コンタクト層6が形成され、最後に、ソース電極7、ドレイン電極8、ゲート電極9が形成されている。
【0012】
半絶縁性のGaAs基板1の上部に形成された超格子構造のバッファ層2は、不要キャリアの漏れを防止するためのものである。このバッファ層2上に形成される厚み330 Å程度のAlGaAsのワイドバンドギャップ層3は、Alx Ga1−x As ( 0.2<1<0.3 ) から構成されている。このAlGaAsのワイドバンドギャップ層3内のチャネル層4とのヘテロ接合面から30Å離れた箇所に、面密度2.5 ×1012 cm ー2のSiを不純物として含むシリコンプレーナ・ドーピング層3aが形成されている。
【0013】
チャネル層4の厚みは、その上下に形成されるAlGaAsのワイドバンドギャップ層3,5との間に形成される各ヘテロ接合の近傍に局在することにより、互いに分離しようとする傾向を示す電子ガスが、実質的に一体となってゲート電圧の変化に追随できる程度の小さな値、具体的には 50 Å〜150 Åの範囲の小さな値に設定されている。
【0014】
チャネル層4の上部に形成される厚み250 Åの上部のAlGaAsのワイドバンドギャップ層5についても、その組成と電気抵抗値のいずれもが下部のワイドバンドギャップ層3のそれぞれと同一の値に設定されている。また、この上部のワイドバンドギャップ層5内に形成されるシリコンプレーナ・ドーピング層5aも、下部のワイドバンドギャップ層3内に形成されるシリコンプレーナ・ドーピング層3aと、チャネル層4からの距離についてもドーピング量についても同一の値に設定されている。このように、この実施例の高電子移動度トランジスタは、InGaAsチャネル層4を中心に上下に対称な構造を呈している。
【0015】
さらに、本実施例の高電子移動度トランジスタでは、高抵抗のAlGaAsのワイドバンドギャップ層5の上部に 3×1017cmー3〜1×1018cmー3 の濃度でSiがドーピングされた厚み80Åの低抵抗のAlGaAsワイドバンドギャップ層5bが形成されている。この低抵抗のAlGaAsワイドバンドギャップ層5bの上に、 5×1018cmー3
の濃度でSiがドーピングされた厚み500 Åの低抵抗のN+ GaAsコンタクト層6が形成されている。
【0016】
ゲート電極9の直下に低抵抗のAlGaAsのワイドバンドギャップ層5bが形成されたことにより、このゲート電極9に印加される電圧が低い場合には、ゲート電極の直下に形成される空乏層の拡大がこの低抵抗のワイドバンドギャップ層5bによって阻止される。すなわち、ゲート電極9の直下に形成される空乏層は、低抵抗のワイドバンドギャップ層5bを突き抜けて下方の高抵抗のワイドバンドギャップ層5の内部までは拡大せず、この高電子移動度トランジスタはノーマリーオン状態となる。
【0017】
一方、低抵抗のAlGaAsのワイドバンドギャップ層5bの厚みが80Å程度の薄い値に設定されているため、ゲート電極9に印加される電圧が多少変化すると、その直下に形成される空乏層は、低抵抗のAlGaAsのワイドバンドギャップ層5bを突き抜けて高抵抗のワイドバンドギャップ層5内に急速に拡大し、InGaAsチャネル層4内の電子ガスの挙動に影響を及ぼし始める。
【0018】
ゲート電圧が一定値増減したことに伴う空乏層の拡がり(より正確には、チャネル近傍の各箇所における電位の変化量)の増減は、ワイドバンドギャップ層5の抵抗値が大きくなるほど増加する。そして、単位ゲート電圧当たりの空乏層の拡がりの増減の大きさがチャネル層4の幅に対して大きくなるほど、すなわち、ゲート電圧がチャネルに影響を及ぼし易くなり、チャネル層4内の電子ガスの挙動の一体性の傾向が高まり、相互コンダクタンスの特性が向上する。
【0019】
このように、InGaAsチャネル層4の厚みが薄い値に設定されると共に、チャネル層4に隣接するAlGaAsワイドバンドギャップ層3,5が高抵抗に設定されているため、チャネル4内の電子ガス層がこのチャネル層の厚みで決まる物理的な一体性と、隣接するワイドバンドギャップ層の高抵抗性で決まる実効的な一体性を有しながら、ゲート電圧に追随し、この結果、相互コンダクタンスに関する良好な特性が得られる。
【0020】
特公平1ー56542 号公報などに代表される従来技術によれば、上部のワイドバンドギャップ層についてはその全体にわたって均一で中間的な抵抗値が設定されてきた。これはこのワイドバンドギャップ層がチャネル層内への電子の供給という使命を受け持つため、あまり高抵抗にはできなかったことによる。
【0021】
本発明によれば、チャネル層4内に電子を供給するという機能は全てシリコンプレーナ・ドーピング層3aと5aとに譲り、チャネル層4近傍のワイドバンドギャップ層の内部についてはかなりの高抵抗を設定すると共に、ゲート電極直下についてはかなり低抵抗のかなり薄い層を形成している。すなわち、ノーマリーオフ/オンに関する調整は、低抵抗層のドーピング濃度や厚みを調整することによって実現される。このように、本発明によれば、相互コンダクタンスに関する特性の改良と、閾値電圧の設定とがほぼ独立に行われる。
【0022】
以上、チャネル層の近傍のワイドバンドギャップ層の抵抗を高くすると共に、チャネル層の厚みを小さな値に制限する構成を例示した。しかしながら、チャネル層の厚みをそのような範囲に限定することなく、チャネル層近傍についてはワイドバンドギャップ層の抵抗値を高くするだけでも、相互コンダクタンスの特性に関する改良が図られる。
【0023】
また、ワイドバンドギャップ層としてAlGaAs層、ナローバンドギャップのチャネル層としてInGaAsを使用する構成を例示したが、バンドギャップ(禁止帯)の幅の広狭、あるいは電子親和力の大小に関して同様の関係を有する任意の半導体結晶の組合せを採用できる。
【図面の簡単な説明】
【図1】本発明の一実施例の高電子移動度トランジスタの構造を模式的に示す模式断面図である。
【図2】本出願人の先願の発明に係わる高電子移動度トランジスタの特性図。
【図3】本出願人の先願の発明に係わる高電子移動度トランジスタの相互コンダクタンスのゲート電圧依存性を示す特性図である。
【符号の説明】
1 GaAs基板
3,5 高抵抗のAlGaAsワイドバンドギャップ層
4 InGaAsチャネル層
3a,5a シリコンプレーナ・ドーピング層
5b 低抵抗のAlGaAsワイドバンドギャップ層
Claims (3)
- チャネル層の上下にこのチャネル層のバンドギャップよりも大きなバンドギャップとこのチャネル層の厚みよりも大きな厚みを有する高抵抗のワイドバンドギャップ層が形成されると共に、これら上下の高抵抗のワイドバンドギャップ層のそれぞれの内部にシリコンプレーナ・ドーピング層が形成されているダブルヘテロ構造の高電子移動度トランジスタであって、
前記上部の高抵抗のワイドバンドギャップ層の上部にあるゲート電極の直下に、前記高抵抗のワイドバンドギャップ層と同一組成の母材から成り、この高抵抗のワイドバンドギャップ層の厚みよりも小さな厚みとこの高抵抗のワイドバンドギャップ層と同一の伝導型とを有する薄型低抵抗のワイドバンドギャップ層が形成されたことを特徴とする高電子移動度トランジスタ。 - 請求項1記載の高電子移動度トランジスタであって
前記上下の高抵抗のワイドバンドギャップ層及びシリコンプレーナ・ドーピング層は、前記チャネル層を中心に対称に形成されていることを特徴とする高電子移動度トランジスタ。 - 請求項1又は2記載の高電子移動度トランジスタであって、
前記チャネル層は InGaAs から成り、前記高抵抗及び薄型低抵抗のワイドバンドギャップ層は AlGaAs から成ることを特徴とする高電子移動度トランジスタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12097496A JP3604502B2 (ja) | 1996-04-18 | 1996-04-18 | 高電子移動度トランジスタ |
EP97105136A EP0802570B1 (en) | 1996-04-18 | 1997-03-26 | Double heterojunction field-effect transistor |
DE69730073T DE69730073T2 (de) | 1996-04-18 | 1997-03-26 | Doppelheteroübergang-Feldeffekttransistor |
US08/839,743 US5900653A (en) | 1996-04-18 | 1997-04-15 | High electron mobility transistor having thin, low resistance schottky contact layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12097496A JP3604502B2 (ja) | 1996-04-18 | 1996-04-18 | 高電子移動度トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09283746A JPH09283746A (ja) | 1997-10-31 |
JP3604502B2 true JP3604502B2 (ja) | 2004-12-22 |
Family
ID=14799652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12097496A Expired - Fee Related JP3604502B2 (ja) | 1996-04-18 | 1996-04-18 | 高電子移動度トランジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US5900653A (ja) |
EP (1) | EP0802570B1 (ja) |
JP (1) | JP3604502B2 (ja) |
DE (1) | DE69730073T2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3123940B2 (ja) * | 1997-03-27 | 2001-01-15 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
US6242293B1 (en) * | 1998-06-30 | 2001-06-05 | The Whitaker Corporation | Process for fabricating double recess pseudomorphic high electron mobility transistor structures |
US6307221B1 (en) | 1998-11-18 | 2001-10-23 | The Whitaker Corporation | InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures |
JP3429700B2 (ja) * | 1999-03-19 | 2003-07-22 | 富士通カンタムデバイス株式会社 | 高電子移動度トランジスタ |
US6936900B1 (en) * | 2000-05-04 | 2005-08-30 | Osemi, Inc. | Integrated transistor devices |
CA2456662A1 (en) * | 2001-08-07 | 2003-02-20 | Jan Kuzmik | High electron mobility devices |
US6989556B2 (en) * | 2002-06-06 | 2006-01-24 | Osemi, Inc. | Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure |
US7187045B2 (en) * | 2002-07-16 | 2007-03-06 | Osemi, Inc. | Junction field effect metal oxide compound semiconductor integrated transistor devices |
JP4371668B2 (ja) * | 2003-02-13 | 2009-11-25 | 三菱電機株式会社 | 半導体装置 |
WO2005048318A2 (en) * | 2003-11-17 | 2005-05-26 | Osemi, Inc. | Nitride metal oxide semiconductor integrated transistor devices |
WO2005061756A1 (en) * | 2003-12-09 | 2005-07-07 | Osemi, Inc. | High temperature vacuum evaporation apparatus |
JP5119644B2 (ja) * | 2006-10-19 | 2013-01-16 | 日立電線株式会社 | Iii−v族化合物半導体エピタキシャルウェハ |
CN101510583B (zh) * | 2009-03-18 | 2011-05-04 | 中国计量科学研究院 | 含有多层二维电子气的量子化霍尔电阻器件及其制作方法 |
US20230378279A1 (en) * | 2022-05-19 | 2023-11-23 | Manichandra Morampudi | System and method for two-dimensional electronic devices |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US33584A (en) * | 1861-10-29 | Improved water-wheel | ||
JPS61156542A (ja) * | 1984-12-27 | 1986-07-16 | Olympus Optical Co Ltd | 光カ−ド読取り装置 |
US4943438A (en) * | 1986-07-07 | 1990-07-24 | Conagra, Inc. | Bread crumb coating composition and process for imparting fried-like texture and flavor to food products |
US5060030A (en) * | 1990-07-18 | 1991-10-22 | Raytheon Company | Pseudomorphic HEMT having strained compensation layer |
US5140386A (en) * | 1991-05-09 | 1992-08-18 | Raytheon Company | High electron mobility transistor |
TW266314B (en) * | 1994-07-04 | 1995-12-21 | Nat Science Committee | Transistor with GaAs-GaInAs structure |
US5652440A (en) * | 1994-09-30 | 1997-07-29 | National Science Council | GaAs-InGaAs high electron mobility transistor |
JP3447438B2 (ja) * | 1994-12-06 | 2003-09-16 | 本田技研工業株式会社 | 電界効果トランジスタ |
-
1996
- 1996-04-18 JP JP12097496A patent/JP3604502B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-26 DE DE69730073T patent/DE69730073T2/de not_active Expired - Fee Related
- 1997-03-26 EP EP97105136A patent/EP0802570B1/en not_active Expired - Lifetime
- 1997-04-15 US US08/839,743 patent/US5900653A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0802570A2 (en) | 1997-10-22 |
JPH09283746A (ja) | 1997-10-31 |
DE69730073D1 (de) | 2004-09-09 |
US5900653A (en) | 1999-05-04 |
EP0802570A3 (en) | 1998-08-05 |
DE69730073T2 (de) | 2005-01-27 |
EP0802570B1 (en) | 2004-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
JP3604502B2 (ja) | 高電子移動度トランジスタ | |
JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
JPS5953714B2 (ja) | 半導体装置 | |
US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
JP3447438B2 (ja) | 電界効果トランジスタ | |
KR100548047B1 (ko) | 전계효과트랜지스터 | |
US6787821B2 (en) | Compound semiconductor device having a mesfet that raises the maximum mutual conductance and changes the mutual conductance | |
JP2668354B2 (ja) | 電界効果型半導体装置 | |
JP3707766B2 (ja) | 電界効果型半導体装置 | |
US4965645A (en) | Saturable charge FET | |
JP3085376B2 (ja) | 電界効果トランジスタ | |
JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP2822400B2 (ja) | 半導体装置 | |
US5693964A (en) | Field-effect transistor and fabrication method | |
JP2578745B2 (ja) | 電界効果トランジスタ | |
US6015981A (en) | Heterostructure field-effect transistors (HFETs') with high modulation effectivity | |
JPH028450B2 (ja) | ||
JP2708492B2 (ja) | 半導体装置の製造方法 | |
JP3304343B2 (ja) | 電界効果トランジスタ | |
JPH0797636B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP2738690B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH0729917A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ | |
JPS61156889A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040929 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |