JPS5953714B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は半導体装置に関する。

詳しくは、電子親和力が相異なる２種の半導体を接合す
ることに依り形成される接合面の近傍に発生する電子蓄
積層の電子濃度を制御電極に印加する電圧で制御するこ
とに依り、他に設けられた２個の電極間に前記の電子蓄
積層で形成された導電路のインピーダンスを制御するよ
うにした能動的半導体装置に関する。換言すると、電子
親和力の相違に依りヘテロ接合面の近傍に発生する電子
蓄積層の電子濃度を制御することを基本原理とする新規
な電界効果型トランジスタ（ｆｉｅｌｄｅｆｆｅｃｔｔ
ｒａｎｓｉｓｔｏｒ：ＦＥＴ）に関する。従来技術と問
題点 従来の電界効果型トランジスタには、接合ゲート型、絶
縁ゲート型、ショットキ・バリヤ（ｍｅｔａｌｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ：ＭＥＳ）型゛の３種類が存在して
いる。

そのうち、集積回路’゛゛（ｉｎｔｅｇｒａｔｅｄｃｉ
ｒｃｕｉｔ：ＩＣ）化するのに好都合である為、専ら絶
縁ゲート型或いはショットキ・バリヤ型が実用化されて
いる。ところで、現在までに、これ等電界効果型トラン
ジスタのスイッチング速度を向上する為、例えば、ソー
ス電極及びドレイン電極間の距離を短縮するなど種々の
努力がなされてきたが、何れの場合も電流通路中を通過
する電子の速度、即ち、電子移動度（ｅｌｅｃｔｒｏｎ
ｍｏｂｉｌｉｔｙ）に依つて本質的に制限を受けている
。

換言すれば、電界効果型トランジスタに於けるスイッチ
ング速度を大幅に向上するには、電子移動度を高めるこ
とが最も効果的であり、必須事項であると言える。

この為、近年では、電子移動度がシリコン半導体よりも
大きい化合物半導体、例えば、砒化ガリウム（ＧａＡｓ
）を用いて高速半導体装置を作製することが盛んに行わ
れるようになつた。

第１図はＧａＡｓを用いたショットキ・バリヤ・ゲート
電界効果型トランジスタ（以下、これをＧａＡｓ−ＭＥ
Ｓ−ＦＥＴと呼ぶ）の要部切断側面図である。

図に於いて、１Ａは半絶縁性ＧａＡｓ基板、２Ａはｎ型
ＧａＡｓ層、３Ａはゲート、４Ａはソース、５Ａはドレ
インをそれぞれ示している。

このＧａＡｓ−ＭＥＳ−ＦＥＴでは、ｎ型ＧａＡｓ層２
Ａ中を流れるチヤネル電流をゲート３Ａから延び出る空
乏層に依り制御する。

この場合も、スイツチング速度はｎ型ＧａＡｓ層２Ａ中
を走行する電子の移動度に依存しているので、高速化す
る為には、電子移動度をできる限り大にすることが必要
である。

然しながら、電子移動度は、電子濃度、ドナー不純物濃
度、温度などの物理パラメータに依つて一義的に決定さ
れものであり、例えば、電子濃度１０１７〔Ｃｍｌ−３
〕 （ドナー不純物濃度も同程度）、温度３００〔Ｋ〕
に於いては約５０００〔―／Ｖ秒〕であり、ゲート長が
１〔μｍ〕のＧａＡｓ−ＭＥＳ−ＦＥＴの最大発振周波
数Ｆｍａｘは約５０〔ＧＨｚ〕程度が限度である。

ところが、最近、ヘテロ接合を用いたスーパー・ラテイ
ス（Ｓｕｐｅｒｌａｔｔｉｃｅ：ＳＬ）構造を用いると
、前記電子移動度が大幅に向上することがＲ．Ｄｉｎｇ
ｌｅ等に依つて報告された（″ＥｌｅｃｔｒＯｎｍＯｂ
ｉｌｉｔｉｅｓｉｎｍＯｄｕｌａｔｉＯｎ− ＤＯｐｅ
ｄｓｅｍｉｃＯｎｄｕｃｔＯｒｈｅｔｅｒＯｊｕｎｃｔ
ｉＯｎｓｕｐｅｒｌａｔｉｃｅｓ″、Ａｐｐｌ．Ｐｈｙ
ｓ．、ＶＯｌ．３３、Ｐｐ６６５−６６７、０ｃｔ０ｂ
ｅｒ１、１９７８）。

同報告に依れば、前記したような、電子濃度が１０１７
〔側−３〕であるＧａＡｓ半導体の温度３００〔Ｋ〕に
於ける電子移動度が約５０００〔Ａｆｆ／Ｖ秒〕である
のに対し、第２図に見られるスーパー・ラテイス構造に
した場合には、ノン・ドープＧａＡｓ半導体の温度７７
〔Ｋ〕に於ける電子移動度は約２００００〔ｄ／Ｖ秒〕
と４倍に改善されている。

第２図はスーパー・ラテイス構造に於けるエネルギ・バ
ンド・ダイヤグラムを表すもので、次ぎに、この図を参
照しつつ前記報告を更に詳細に説明する。

図に於いて、１はｎ型ＡｌＧａＡｓ（ＡｌＯ．３ＧａＯ
．７Ａｓ）層に対応する部分、２はノン・ドープＧａＡ
ｓ層に対応する部分、Ｅｃは導電帯を、Ｅｖは価電子帯
を、Ｅｆはフエルミ準位をそれぞれ示し、そして、ｎ型
ＡｌＧａＡｓ層とノン・ドープＧａＡｓ層とが交互に積
層されてスーパー・ラテイス構造を実現している。

この接合群に於いて、ＧａＡｓ層に対応する部分２の電
子親和力がＡｌＧａＡｓ層に対応する部分１のそれに比
較して大きい為、ＡｌＧａＡｓ層に対応する部分１に含
有されるｎ型不純物から供給される電子はＧａＡｓ層に
対応する部分２に移動し、その導電帯ＥＯの近傍に電子
蓄積層を形成する。

ところで、ノン・ドープＧａＡｓ層に対応する部ノ分中
には意図的に添加した不純物が存在しない為、電子は散
乱を受けることがなく、その為、電子移動度は極めて大
きくなる。

特に、不純物散乱に依る効果が顕著に現れる低温に於い
て、この電子移動度改善効果は大きくなり、前記した通
り、．ノン・ドープＧａＡｓ半導体の温度７７〔Ｋ〕に
於ける電子移動度は約２００００〔ＣＩｎｔ／ｖ秒〕に
も達するのである。発明の目的 本発明は、電子移動度を本質的に高めることに・依り、
従来のものに比較し、スイツチング速度を格段に向上し
た能動的半導体装置を実現しようとする。

発明の構成 本発明の半導体装置に於いては、基板上に在つてヘテロ
接合を形成する高抵抗の単一半導体チヤネル層及び電子
親和力が該単一半導体チヤネル層より小であると共に不
純物がドープされた半導体層と、該半導体層上に設けら
れたゲート電極と、該ゲート電極の両側に形成されたソ
ース電極及びドレイン電極とを備え、前記ゲート電極へ
の印加電圧に依り前記単一半導体チヤネル層内の前記半
導体層側界面を走行するキヤリヤを制御し、且つ、前記
半導体層は前記ゲート電極から延びる空乏層並びに前記
単一半導体チヤネル層と該半導体層とのヘテロ接合から
延びる空乏層それぞれの厚さの和以下の厚さに選択され
てなることを特徴とする構成を採り、また、それに加え
て、ゲート電圧の非印加状態で前記へゼロ接合界面には
キヤリヤが存在し且つゲート電圧の印加で負の伝導度変
調がなされることを特徴とする構成を採り、或いは、そ
れに加えて、ゲート電圧の非印加状態で前記へゼロ接合
界面にはキヤリヤが存在せず且つゲート電圧の印加で正
の伝導度変調がなされることを特徴とする構成を採つて
いる。

この構成を採ることに依り、極めて高速の半導体装置が
得られる。

．次ぎに、前記構成を有する高速の
半導体装置が得られるに至つた本発明者の実験及び思考
の過程について説明する。

本発明者は、前記のＲ．Ｄｉｎｇｌｅ等に依つて報告さ
れた非常に興味ある現象を利用すれば、電子移動度が本
質的に改善され、スイツチング速度が格段に速い高速電
界効果型トランジスタを作製することが可能なのではな
いかとの着想を得て、ｎ型ＡｌＧａＡｓ（ＡｌＯ．３Ｇ
ａＯ．７Ａｓ）とノン・ドープＧａＡｓからなるスーパ
ー・ラテイス構造を有する電界効果型トランジスタを試
作した。

第３図は試作した電界効果型トランジスタの要部切断側
面図である。

図に於いて、３は半絶縁性ＧａＡｓ基板、４はｎ型Ａｌ
ＧａＡｓ層、５はノン・ドープＧａＡｓ層、４″はｎ型
ＡｌＧａＡｓ部分、５″はｎ型ＧａＡｓ部分、６は制御
用ゲート電極、７はソース電極、８はドレイン電極をそ
れぞれ示している。

本試作例では、ｎ型ＡｌＧａＡｓ層４とノン・ドープＧ
ａＡｓ層５とは、その複数層が半絶縁性ＧａＡｓ基板３
上に交互に積層されている。

ｎ型ＡｌＧａＡｓ部分４″及びｎ型ＧａＡｓ部分５″は
ソース電極７及びドレイン電極８とコンタクトする領域
の抵抗を低減させる役割を果している。制御用ゲート電
極６として、この試作例ではシヨツトキ・バリヤ型を採
用してある。この試作電界効果型トランジスタに於ける
ゲート電極６とソース電極７との間の電圧をパラメータ
として、ソース電極７とドレイン電極８との間の電流対
電圧特性を測定したところ、第４図に見られるデータが
得られた。

第４図では、横軸にソース電極７とドレイン電極８との
間の電圧Ｖ。

５を、縦軸にソース電極７とドレイン電極８との間の電
流１。

５をそれぞれ採つてあり、各曲線の近傍には、ゲート電
極６とソース電極７との間の電圧Ｖ６５を表す数値がパ
ラメータとして付加されている。

図から明らかなように、この電界効果型トランジスタの
伝達コンダクタンス、は、ゲート電極６とソース電極７
との間に於ける電圧Ｖ６５に対して非直線性であり、例
えば、−０．２〔Ｖ〕≦Ｖ６５≦−３．０〔Ｖ〕の範囲
に於いて、伝達コンダクタンスＧ．ｎは著しく小さくな
り、また、増幅特性も線型から大きくずれたものになつ
ていて、一般的な意味に於いては実用に適さない。

このような特性になる理由を追求する為、前記のスーパ
ー・ラテイス構造に於ける電子濃度と表面からの深さと
の関係を測定した結果が第５図に示されている。

第５図では、横軸に表面からの深さを、縦軸に電子濃度
をそれぞれ採つてある。

図から判るように、電子親和力が大であるノン・ドープ
ＧａＡｓ層５には高い電子濃度の存在が示されているが
、電子親和力が小であるｎ型ＡｌＧａＡｓ層４中の電子
濃度は非常に低いことが示されている。

また、ゲート電極６とソース電極７との間の電圧Ｖ６５
を負方向に増大してゆくと次第”に深層の電子が導通に
関与するようになる。このようなことからすると、第５
図に見られるような深さに対しノンリニアな電子濃度分
布が、第４図に示すようなノンリニアな関係、即ち、伝
達コンダタタンスＧｒｒｌとゲート電極６・ソース電・
極７間の電圧Ｖ６５との間に見られるノンリニアな関係
の原因になつているものと考えた。以上の実験結果に基
づき、本発明者は、第３図に見られるような電子親和力
に差がある半導体相互間のへゼロ界面を複数個有する構
造の半導体装′置は、特に、第４図に示されているよう
な特性が要求される特異な用途を除いては、一般には実
用に適さないものと結論した。

そこで、本発明者は、電子親和力に差がある２種の半導
体を使用してヘテロ界面を一つだけ形成Ｊする場合につ
いて検討を進めた。

第６図はｎ型ＡｌＧａＡｓ（ＡｌＯ３ＧａＯ７Ａｓ）層
とノン・ドープＧａＡｓ層とでヘテロ接合を形成した場
合の熱平衡状態に於けるエネルギ・バンド・ダイヤグラ
ムであり、第２図に関して説明した部分とフ同部分は同
記号で指示してある。

図に於いて、１０は金属、１１は空乏層、１２は空乏層
、１３はｎ型層、１４は電子蓄積層をそれぞれ示してい
る。

このモデルに於いて、金属１０はｎ型ＡｌＧａＡｓ層１
とシヨツトキ接合を生成している。

ＧａＡｓ層２はｎ型ＡｌＧａＡｓ層１との間にヘテロ界
面を形成する。ＧａＡｓ層２はノン・ドープであつても
、イ氏濃度のｐ型或いはｎ型であつても、本質的な相違
は生じない。このような接合に於いては、金属１０及び
ｎ型ＡｌＧａＡｓ層１に依る接合面ではシヨツトキ効果
に依り、ｎ型ＡｌＧａＡｓ層１中の電子が金属１０との
接合面に移動し、シヨツトキ接合近傍のｎ型ＡｌＧａＡ
ｓ層１中に空乏層１１を生じ、また、ｎ型ＡｌＧａＡｓ
層１とＧａＡｓ層２との間では電子親和力の差に依りｎ
型ＡｌＧａＡｓ層１中の電子はＧａＡｓ層２中に移動し
、空乏層１２を生ずる。

この場合、ｎ型ＡｌＧａＡｓ層１の厚さが一定値以上で
あると、空乏層１１及び］２の間にｎ型層１３が残る。
電子親和力の差に依り、ＧａＡｓ層２中に移動した電子
はヘテロ界面近傍に電子蓄積層１４を形成する。この場
合、電子蓄積層１４の厚さは電子波の拡がり程度、即ち
、数十〔人〕を越えることはないこの状態に於いて、金
属１０に正或いは負の電圧を印加しても、その影響は空
乏層１１とｎ型層１３に及ぶのみであつて、電子蓄積層
１４には全く及ぼすことができないので、この構造も半
導体装置としては適さないことは明らかである。

さて、第６図に示されている構造に於いて、ｎ型ＡｌＧ
ａＡｓ層１の厚さを減少してゆくと、空乏層１１及び１
２の間に於けるｎ型層１３は厚さのみが減少し、限界点
として丁度このｎ型層１３の厚みが零になつて空乏層１
１及び１２が直接接触する状態が発生する。この状態に
於ける１例が第７図に表されている。第７図に示された
構造では、第６図の場合と比較すると、ｎ型ＡｌＧａＡ
ｓ層］の厚さが薄く、従つて、ｎ型層１３が存在してい
ない点を除き、他は全く同じである。

唯、この状態に於いては、ｎ型ＡｌＧａＡｓ層１が完全
に空乏層化することに注意する必要がある。そこで、Ｇ
ａＡｓ層２に対し、金属１０が負電位となるように電圧
を印加すると、電界効果はＧａＡｓ層２中にまで波及す
るので、エネルギ・バンド・ダイヤグラムは第８図に見
られるように変化し、電子蓄積層１４中の電子濃度は減
少する。このことは、金属１０に負電圧を印加すること
フに依り、ＧａＡｓ層２中の導電率を制御することが可
能であることを意味している。

第７図に見られる半導体層構造に於いて、更にｎ型Ａｌ
ＧａＡｓ層１の厚さを減少させてゆくと、本来ならば、
ＡｌＧａＡｓ層１からＧａＡｓ層２に供給されるべき筈
の電子が金属１０とＡｌＧａＡｓ層１の界面に移動して
しまう為、熱平衡状態に於いて、電子蓄積層１４は消滅
する。

この状態が第９図に示されている。そこで、金属１０に
、それがＧａＡｓ層２に対して正電位となるように電圧
を印加すると、既に空乏層化しているＡｌＧａＡｓ層１
を誘電体として金属１０とＧａＡｓ層２との間に構成さ
れた仮想上の平板コンデンサの作用に依り、ＧａＡｓ層
２中に電子蓄積層１４が発生し、エネルギ・バンド・ダ
イヤグラムは第１０図に見られるように変化する。

このことは、金属１０に正電圧を印加することに依り、
ＧａＡｓ層２中の導電率を制御することが可能であるこ
とを意味している。前記諸説明に依り、半導体の単結晶
層上に、その半導体が有する電子親和力より小さいそれ
を有し、ｎ型の導電型を有する不純物を含有する半導体
の単結晶層を形成し、更に、その上に、制御用電極を有
する半導体層構造を形成すれば、電子親和力を異にする
２種の半導体のヘテロ界面に形成される電子蓄積層から
なる電流通路のインピーダンスを制御することができる
能動的半導体装置を作製できるであろうことが定性的に
明らかとなつた。

次ぎに、前記解明事項について定量的な説明を加えるこ
とにしよう。

ここで、説明の都合上、第６図と実質的に同一な図を第
１１図として示し、立式上で必要な各変数を特定する。

第１１図に於いて、金属１０及びｎ型ＡｌＧａＡｓ層１
間のシヨツトキ・バリヤ高さをＶ。

ｌとし、ここに発生する空乏層１１の厚さをｄ１とし、
ｎ型ＡｌＧａＡｓ層１及びノン・ドープＧａＡｓ層２間
のバンド・ギヤツプをＶ。２とし、ここに発生する空乏
層１２の厚さをＤ２とし、ｎ型ＡｌＧａＡｓ層１の厚さ
をＤ。

とすると、空乏層１１及び１２の厚さの和ｄは、ｄ＝ｄ
１＋Ｄ２ 但し、 ＮＯ：ｎ型ＡｌＧａＡｓ層１の不純物濃度εｓ：ＡｌＧ
ａＡｓの誘電率 ｑ：電子の電荷量 ｋ：ボルツマン定数 Ｔ：絶対温度 と表される。

従つて、第７図及び第８図に見られる状態を作り出す条
件、即ち、負の伝導度変調を可能とするｎ型ＡｌＧａＡ
ｓ層１の最大厚さＤ。

は、ＤＯξｄ１＋Ｄ２・・・・・・・・・・・・・・・
（２）であつて、ｎ型ＡｌＧａＡｓ層１の厚さが空乏層
１１及び１２の想定厚さの合計とほぼ同一の場合である
。

そして、この場合は、金属１０に印加される負電圧の変
化に対し、ＧａＡｓ層２中に於ける電子蓄積層１４の電
子濃度の変化率の感度が良好であり、高品質の能動的半
導体装置を製造するのに好適である。この結論の当否を
判別する為、ｎ型不純物を６×１０１７〔Ｃｍ−３〕の
濃度で含有し、厚さが８００〔人〕であるｎ型ＡｌＧａ
Ａｓ層を形成し、これを用いて第７図及び第８図に見ら
れるエネルギ・バンド・ダイヤグラムを示すような構造
を作り、金属１０及びＧａＡｓ層２間にバイアス電圧Ｖ
６５を印加すると共に該バイアス電圧Ｖ６５を０ＣＶ〕
乃至（−）３．５〔Ｖ〕の範囲で変化させ、ホール効果
を利用して電子蓄積層１４の電子密度Ｎｓを測定したと
ころ、第１２図に見られるように、８×１０１１〔Ｃｍ
−２〕から２×１０１１〔Ｃｍ−２〕に直線的に変化す
ることが確認された。

次ぎに、前記半導体装置が能動的半導体装置として機能
し得る条件は、ｎ型ＡｌＧａＡｓ層１の厚さＤＯが、０
くＤ。

≦ｄ１＋Ｄ２・・・・・・・・・・・・・・・（３）の
範囲であるが、前記した通り、半導体装置の機能は、場
合に依つて異なる。即ち、ｎ型ＡｌＧａＡｓ層１の厚さ
がＤ。

が、凡そ、ｄ１〈ＤＯ≦ｄ１＋Ｄ２・・・・・・・・・
・・・・・・（４）の場合と、凡そ、０〈ＤＯ≦ｄ１
・・・・・・・・・・・・・・・（５）の
場合とでは相違する。

ノ 不等式（４）を満足する場合（前者）は、そのエネルギ
・バンド・ダイヤグラムが第７図及び゛第８図に見られ
るようになり、また、不等式（５）を満足する場合（後
者）は、そのエネルギ・バンド・ダイヤグラムが第９図
及び第１０図に見られるようになる。

そして、前者では、ＧａＡｓ層２中に電子蓄積層１４が
存在するから、金属１０に負の電圧を印加することに依
り制御可能、即ち、負の伝導度変調が可能となり、所謂
、ノーマリ・オン（デイプレツシヨン）型のトランジス
タとして機能することができる。また、後者では、金属
１０に正の電圧を印加することに依り制御可能、即ち、
正の伝導度変調が可能となり、所謂、ノーマリ・オフ（
エンハンスメント）型のトランジスタとして機能するこ
とができる。この場合、ＤＯ＝ｄ１ に於いても、ピンチ・オフ電圧２はＯ〔〕となる。

この場合も、ｎ型ＡｌＧａＡｓ層１の厚さが小さくなる
と電子蓄積層１４の電子濃度は低下するが、電界効果は
非常に大きくなるので、高感度のノーマリ・オフ型トラ
ンジスタの製作が可能である。本発明に於いては、前記
したように、制御用電極と、電子親和力が小さくてｎ型
不純物を含有する半導体からなる電子供給層と、電子親
和力が大きくて不純物については電子供給層から供給さ
れる電子を全て打ち消す程高濃度のｐ型でない限り自由
な半導体よりなるチヤネル層との組合せ及び制御用電極
の種類、電子供給層の厚さ等に依り、極めて多種類の実
施態様が存在し、しかも、その各々について、特有の性
質を持つている。

最も基本的な電子供給層とチヤネル層との組合せの幾つ
かを例示すると次ぎの通りである。

電子供給層とチヤネル層との組合せ（１）ＡｌＧａＡｓ
とＧａＡｓの組合せ ＡｌＧａＡｓについて バンド・ギヤツプ〔ｅ〕：２．０ 格子定数〔人〕：５．６５７ 電子親和力〔ＥＶ〕：３．７７ ＧａＡｓについて バンド・ギヤツプ〔ＥＶ〕：１．４３ 格子定数〔人〕：５．６５４ 電子親和力〔ＥＶ〕：４．０７ （２） ＡｌＧａＡｓとＧｅの組合せ ＡｌＧａＡｓについては既出 Ｇｅについて バンド・ギヤツプ〔ＥＶ〕０．６６ 格子定数〔人〕：５．６５８ 電子親和力〔ＥＶ〕：４．１３ （３）ＧａＡｓとＧｅの組合せ ＧａＡｓについては既出 Ｇｅについては既出 （４）ＣｄＴｅとＩｎＳｂの組合せ ＣｄＴｅについて バンド・ギヤツプ〔ＥＶ〕：１．４４ 格子定数〔人〕：６．４７７ 電子親和力〔ｅ〕：４．２８ ＩｎＳｂについて バンド・ギヤツプ〔ＥＶ〕：０．１７ 格子定数〔人〕．６．４７９ 電子親和力〔ＥＶ〕：４．５９ （５）ＧａＳｂとＩｎＡｓの組合せ ＧａＳｂについて バンド・ギヤツプ〔ＥＶ〕：０．６８ 格子定数〔人〕：６．０９５ 電子親和力〔ＥＶ〕゜４．０６ ＩｎＡｓについて バンド・ギヤツプ〔ＥＶ〕：０．３６ 格子定数〔人〕゜６．０５８ 電子親和力〔ｅ〕：４．９ 前記例示した組合せ以外に、エネルギ・バンド・ギヤツ
プの差が大きく、電子親和力の差も大きく、格子定数が
近似している旨の条件を満足する物質を種々と組み合わ
せることが可能である。

発明の実施例第１３図は本発明一実施例を表す要部切断
側面図である。

この実施例は、電子供給層としてＡｌＧａＡｓ（ＡｌＯ
３ＧａＯ．７Ａｓ）層を、チヤネル層としてＧａＡｓ層
を用い、ノーマリ・オン（デイプレツシヨン）型とした
ものである。

図に於いて、２０は絶縁性或いは半絶縁性基板、２１は
ＡｌＧａＡｓからなる電子供給層、２２はＧａＡｓから
なるチヤネル層、２２″は低抵抗領域、３０は制御用電
極、３１及び３２はソース電極及びドレイン電極、５３
は電子蓄積層をそれぞれ示している。

本実施例を製造する工程の要点について説明すクノ る。

ます、基板２０上に分子線エピタキシヤル成長（ＭＯｌ
ｅｃｕｌａｒｂｅａｍｅｐｉｔａｘｙ：ＭＢＥ）法を適
用してＧａＡｓ層を約３０００〔人〕の厚さに成長させ
てチヤネル層２２とする。

チヤネル層２２の不純物含有量は、前記した通り、電子
供給層から供給される電子を全て打ち消してしまう程の
高濃度のｐ型でない限り自由であるが、ノン・ドープ或
いは低濃度のｎ型であることが望ましい。次ぎに、チヤ
ネル層２２上にＭＢＥ法等にて、連続的に、シリコン（
Ｓｉ）の高温ドープに依り濃度が２×１０１７〔Ｃｍ−
３〕程度にｎ型不純物を含有したＡｌＧａＡｓ層を約９
００〔人〕の厚さに成長させ電子供給層２１とする。

次ぎに、全面にＡｌを蒸着した後、制御用電極３０とな
るべき領域を残してＡ１膜の除去を行い、引続き、制御
用電極３０をマスクとして電子供給層２１の不要部分を
除去する。

次ぎに、制御用電極３０をマスクとし、イオン注入法等
を適用することに依り、制御用電極３０を挟む領域のチ
ヤネル層２２に於ける表面にｎ型不純物を高濃度に導入
して低抵抗領域２２″を形成する。

次ぎに、蒸着法を適用して金・ゲルマニウム／金（Ａｕ
−Ｇｅ／Ａｕ）からなるソース電極３１及びドレイン電
極３２を形成する。

このようにして完成されるが、ここに例示した工程の外
、既存の技術を応用して種々の改変が可能であることは
云うまでもない。

ここに於いて、Ａｌ？．ｎ型ＡｌＧａＡｓとの間に於け
るシヨツトキ・バリヤは１．５〔Ｖ〕であり、また、ｎ
型ＡｌＧａＡｓとＧａＡｓとの間の電子親和力の差に起
因するエネルギ・バンド・ギヤツプは０．４〔Ｖ〕であ
り、そして、ＡｌＧａＡｓの誘電率は１１であるから、
前記式（１）に於けるＤ。

は、ＤＯ＝ｄ１＋Ｄ２′．１０００〔人〕 となり、厚さが９００〔人〕であるｎ型ＡｌＧａＡｓ層
、即ち、電子供給層２１は完全に空乏化され、電子供給
層２１に対接するチヤネル層２２には電子蓄積層５３が
形成されて、ノーマリ・オン電界効果型半導体装置とし
て機能する。

このノーマリ・オン電界効果型半導体装置を温度３００
〔Ｋ〕及び７７〔Ｋ〕の状態にした際に於けるＩ。

５／ＶＯ５特性が第１４図及び第１５図に示されている
。

第１５図に於いては、伝達コンダクタンスが改善されて
スイツチング速度の向上が顕著であることが看取される
。

前記した通り、本発明では、特定の構成を利用．するこ
とに依り、能動的半導体装置の電流通路の電子移動度を
本質的に向上し、半導体装置のスイツチング速度を格段
に改善することを目的としたが、前記説明した構成に依
り、低温及び高温に於いて、その効果が極めて顕著であ
ることから、前ノ記目的は達成されたことが理解できよ
う。

この高速性能は、第２図及び第３図に関して説明した多
重ヘテロ接合に於ける２次元電子ガスの電子移動度に比
較しても、本発明に於ける単一ヘテロ接合での電子移動
度が２〜５倍も高いことに，起因していることは勿論で
ある。

このように、電子移動度に差を生ずる原因は、多重ヘテ
ロ接合では、ＧａＡｓ層をそれより禁制帯幅が大きいＡ
ｌＧａＡｓ層で挟み、ＧａＡｓ層の厚さを１００〜４０
０〔人〕にしてＧａＡｓ層中に電子を閉じ込めるように
している為、両側に存在するＡｌＧａＡｓ層中のＳｉド
ナーによつて電子が散乱される確率が高くなり電子移動
度が減少する為と考えられ、これに対し、本発明に於け
る単一ヘテロ接合では、第７図乃至第１０図及びその説
明からも理解できるように、ＡｌＧａＡｓ層とＧａＡｓ
層とのバンドの曲がりに依つて電子を閉じ込めるように
しているから、電子は片側のＡｌＧａＡｓ層中に在るド
ナー不純物のみに依るクーロンカを受けて散乱されるの
みであることに依ると思われる。

発明の効果 本発明に依れば、電子親和力が異なる２種の半導体から
なるヘテロ接合を基本とし、電子親和力が小さい半導体
を電子供給層、そして、電子親和力が大きい半導体をチ
ヤネル層となし、電子供給層からチヤネル層に電子を供
給するようにし、且つ、電子供給層の他の表面に電極を
形成して制御用電極となし、更に、制御用電極と電子供
給層との間のバンド・ギヤツプとヘテロ界面のバンド・
ギヤツプとの関係に基づいて電子供給層の厚さを選択し
てあるので、前記説明した通りの条件に依り、ノーマリ
・オン（デイプレツシヨン）或いはノーマリ・オフ（エ
ンハンスメント）の電界効果型半導体装置と機能する能
動的半導体装置を得ることができる。

このようにして得られる半導体装置は、電子移動度が本
質的に且つ飛躍的に向上しているので、そのスイツチン
グ速度の改善は実に瞠目すべきものがあり、また、その
スイツチング速度の改善としては、低温に於けるものが
顕著であることは勿論のことであるが、常温に於けるそ
れも著しく改善されていることが理解できよう。

【図面の簡単な説明】

第１図は従来のＧａＡｓ−ＭＥＳ−ＦＥＴの要部切断側
面図、第２図は既提案の超格子に関するエネルギ・バン
ド・ダイヤグラム、第３図は失敗した試作例の構成を示
す要部切断側面図、第４図は第３図について説明した試
作例のＩ。 ５／０ｓ特性を説明する線図、第５図は第３図について
説明した試作例の各層各部に於ける電子濃度の分布を示
す線図、第６図は乃至第１０図は本発明を実施した半導
体装置の構成を説明する為のエネルギ・バンド・ダイヤ
グラム、第１１図は本発明を定量的に説明する為に必要
なエネルギ・バンド・ダイヤグラム、第１２図はバイア
ス電圧／電子濃度の関係を示す線図、第１３図は本発明
一実施例の要部切断側面図、第１４図及び第１５図は第
１３図について説明した実施例のＩＤ５／ＶＯ５特性を
説明する線図をそれぞれ表している。 図に於いて、２０は基板、２１は電子供給層、２２はチ
ヤネル層、２２″は低抵抗領域、３０は制御用電極、３
１及び３２はソース電極及びドレイン電極、５３は電子
蓄積層をそれぞれ示している。

Claims (1)

1. 【特許請求の範囲】 １ 基板上に在つてヘテロ接合を形成する高抵抗の単一
   半導体チャネル層及び電子親和力が該単一半導体チャネ
   ル層より小であると共に不純物がドープされた半導体層
   と、該半導体層上に設けられたゲート電極と、該ゲート
   電極の両側に形成されたソース電極及びドレイン電極と
   を備え、前記ゲート電極への印加電圧に依り前記単一半
   導体チャネル層内の前記半導体層側界面を走行するキャ
   リヤを制御し、且つ、前記半導体層は前記ゲート電極か
   ら延びる空乏層並びに前記単一半導体チャネル層と該半
   導体層とのヘテロ接合から延びる空乏層それぞれの厚さ
   の和以下の厚さに選択されてなることを特徴とする半導
   体装置。 ２ ゲート電圧の非印加状態で前記ヘテロ接合界面には
   キャリヤが存在し且つゲート電圧の印加で負の伝導度変
   調がなされることを特徴とする特許請求の範囲第１項記
   載の半導体装置。 ３ ゲート電圧の非印加状態で前記ヘテロ接合界面にキ
   ャリヤは存在せず且つゲート電圧の印加で正の伝導度変
   調がなされることを特徴とする特許請求の範囲第１項記
   載の半導体装置。