JPH0732247B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0732247B2
JPH0732247B2 JP58195579A JP19557983A JPH0732247B2 JP H0732247 B2 JPH0732247 B2 JP H0732247B2 JP 58195579 A JP58195579 A JP 58195579A JP 19557983 A JP19557983 A JP 19557983A JP H0732247 B2 JPH0732247 B2 JP H0732247B2
Authority
JP
Japan
Prior art keywords
layer
gaas
semiconductor layer
semiconductor
ingap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58195579A
Other languages
English (en)
Other versions
JPS6086872A (ja
Inventor
正彦 滝川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58195579A priority Critical patent/JPH0732247B2/ja
Publication of JPS6086872A publication Critical patent/JPS6086872A/ja
Publication of JPH0732247B2 publication Critical patent/JPH0732247B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432Heterojunction gate for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明は半導体装置、特に2次元電子ガスの面濃度が増
大し、かつ工業的実施に適する構造を有する半導体装置
に関する。
(b)技術の背景 電子計算機などの性能の一層の向上を志向して半導体装
置の高速化、低消費電力化が推進されており、キャリア
移動度がシリコン(Si)より遥に大きい砒化ガリウム
(GaAs)などの化合物半導体を用いる半導体装置が多く
開発されている。
従来の構造のSiもしくはGaAs等の半導体装置において
は、キャリアは不純物イオンが存在している半導体空間
内を移動する。この移動に際してキャリアは格子振動お
よび不純物イオンによって散乱を受けるが、格子振動に
よる散乱の確率を小さくするために温度を低下させると
不純物イオンによる散乱の確率が大きくなり、キャリア
の移動度はこれによって制限される。
この不純物散乱効果を排除するために、不純物が添加さ
れる領域とキャリアが移動する領域とをヘテロ接合界面
によって空間的に分離して、特に低温におけるキャリア
の移動度を増大せしめたヘテロ接合形電界効果トランジ
スタ(以下ヘテロ接合形FETと略称する)によって一層
の高速化が実現されている。
(c)従来技術と問題点 ヘテロ接合形FETの従来の構造の1例を第1図に示す。
半絶縁性GaAs基板1上に、ノンドープのGaAs層2と、こ
れより電子親和力が小さくドナー不純物を含むn型の砒
化アルミニウムガリウム(AlGaAs)層3とが設けられ
て、両層の界面はヘテロ接合を形成している。n型AlGa
As層3(電子供給層という)からノンドープのGaAs層2
(チャネル層という)へ遷移した電子によってヘテロ接
合界面近傍に生成される2次元電子ガス5がチャネルと
して機能し、その電子濃度をゲート電極6に印加する電
圧によって制御することによって、ソース電極7とドレ
イン電極8との間のインピーダンスが制御される。
以上説明した従来例の如く、前記構造を構成する半導体
材料として現在主流をなしているものは、基板及びチャ
ネル層をGaAs,電子供給層をAl-GaAsによって構成するAl
GaAs/GaAs系半導体である。またGaAs基板1上にGaAsチ
ャネル層2及びAlGaAs電子供給層3をエピタキシャル成
長する方法としては主として分子線ビームエピタキシャ
ル成長方法(以下MBE法と略称する)が行なわれてい
る。
しかしながらAlGaAsには深いドナー準位が形成されるた
めにフェルミ準位も深く、第2図に示す如く伝導帯の湾
曲が少なくて、AlGaAs電子供給層3のGaAsチャネル層2
とのヘテロ接合界面近傍における伝導帯の電子に作用す
る電界強度が不充分であるために、AlGaAs電子供給層3
のドナー不純物濃度を高めても2次元電子ガス5の電子
面濃度はあまり増加しない。この様にキャリア濃度が不
充分であることから、オーミックコンタクト抵抗及びソ
ース抵抗を低減し難く、従ってアナログ信号増幅に際し
て特に問題となる雑音指数の減少或いは電力の増大など
が極めて困難であって、キャリア濃度の増大が必要とさ
れている。
またMBE法による成長層は未だ結晶欠陥が多く歩留が向
上せず、また成長層が制御条件の変化に対して敏感であ
り極めて高い真空度を必要とするなど、半導体装置を工
業的に大量に製造するには不都合な点が多く、MBE法よ
り工業化に適するエピタキシャル成長方法が要望されて
いる。
なおIII-V族化合物半導体装置の基板に用いる単結晶と
してはGaAsが現在最も良質であって、ヘテロ接合形FET
を素子とする集積回路装置を早期に実用化するためには
GaAs単結晶を基板として使用するべきである。
(d)発明の目的 本発明はGaAsチャネル層に電子面濃度の高い2次元電子
ガスが生成され、更に生産性の高いエピタキシャル成長
方法によってこれを製造することが可能なヘテロ接合形
FETを提供することを目的とする。
(e)発明の効果 本発明の前記目的は、砒化ガリウムよりなる第1の半導
体層と、該第1の半導体層に接してドナー不純物を含む
燐化インジウムガリウムよりなる第2の半導体層と、該
第2の半導体層に接して砒化ガリウムよりなる第3の半
導体層と、該第3の半導体層に接して、前記第2の半導
体層から遷移する電子によって前記第1の半導体層に形
成される2次元電子ガス層を制御する電極とを備えてな
る半導体装置により達成される。
すなわち本発明の半導体装置は、ノンドープのGaAsチャ
ネル層にヘテロ接合してドナー不純物を含む電子供給層
を燐化インジウムガリウム(In0.48Ga0.52P)によって
形成し、この電子供給層とゲート電極との間にGaAs層を
設けている。本半導体装置のエネルギーダイヤグラムは
第3図の様であって、InGaPはドナー不純物準位が浅い
ためにフェルミ準位が浅くて伝導帯の湾曲が大きく、In
GaP電子供給層13のGaAsチャネル層12とのヘテロ接合界
面近傍には強い電界が形成されて、2次元電子ガス15の
面濃度は電子供給層にAlGaAsを用いた従来構造に比較し
て大幅に増大する。
ただし、InGaP電子供給層13にゲート電極16を直接接触
させるならばショットキーバリアの高さが、例えばゲー
ト電極材料がアルミニウム(Al)である場合に従来のAl
GaAsでは約1.0〔eV〕であるのに比較してInGaPでは約0.
7〔eV〕となるなどの低下を来す。この問題点に対して
は、InGaP電子供給層13とゲート電極16との間にGaAs層1
4を設けることによって、第3図に示す如くInGaP電子供
給層13の該GaAs層14とのヘテロ接合界面のエネルギー準
位を高めて、有効バリア高さを従来以上としている。
更に本発明によるGaAs/InGaP/GaAs積層構造はAlを含ま
ないために気相エピタキシャル成長方法によって成長す
ることが容易であって、従来のAlGaAs/GaAs積層構造形
成の主流であるMEB法に比較して、その生産性が大きく
向上する。
(f)発明の実施例 以下本発明を実施例により図面を参照して具体的に説明
する。
第4図は本発明の1実施例を示す断面図であり、11は半
絶縁性GaAs基板、12はノンドープのGaAsチャネル層、13
はドナー不純物としてシリコン(Si)を含むn型InGaP
電子供給層、14はノンドープのGaAs層、15は2次元電子
ガス、16はゲート電極、17はソース電極、18はドレイン
電極である。
本実施例においては前記半導体層12乃至14は第5図に模
式図を示す気相エピタキシャル成長方法によって成長し
ている。すなわち2室の成長室21及び22を備えた成長装
置の第1の成長室21にはガリウム(Ga)23を収容し、第
2の成長室22にはGa24及びインジウム(In)25を収容す
る。又、半絶縁性GaAs基板11は両成長室21及び22それぞ
れの所定の位置に移動させることができる。
ノンドープのGaAs層12及び14の成長は成長室21で行な
う。Ga23を温度800〔℃〕程度、基板11を温度670〔℃〕
程度とし、水素(H2)を塩化砒素(AsCl3)中でバブリ
ングさせた混合ガスを流量0.5〔l/min〕程度としてこれ
を流量3乃至3.5〔l/min〕程度のH2ガスで稀釈しガス導
入口26から導入して、GaAs層12は厚さ例えば2〔μm〕
程度に、GaAs層14はInGaP層13上に厚さ例えば5〔nm〕
程度に成長している。
n型InGaP層13の成長は成長室22で行なう。前記のGaAs
層12の成長後に基板11を成長室22に移動し、Ga24を温度
750〔℃〕程度、In25を温度800〔℃〕程度とし、基板11
の温度はGaAsの成長と同等として、ガス導入口27から塩
化燐(PCl3)を水素ガスと共に導入する。この反応ガス
にはInGaP層13が5〔nm〕程度成長した後にモノシラン
(SiH4)が添加されて、InGaP層13はGaAs層12とのヘテ
ロ接合界面から前記厚さの領域を除いた領域にドナー不
純物としてSiが1×1018〔cm-3〕程度にドープされる。
本実施例においてはInGaP層13の厚さを約50〔nm〕とし
ている。なおこのInGaP層13に続いて先に述べた如くGaA
s層14を成長する。
このGaAs層14上に例えば金ゲルマニウム/金(AuGe/A
u)膜を設けパターニング後に温度450〔℃〕時間2分間
程度の熱処理を施すことによってソース電極17及びドレ
イン電極18を形成する。また例えばAlを用いてゲート電
極16を形成する。このゲート電極16の形成に先立ってGa
As層14を選択的にエッチングして閾値電圧を制御するこ
とは従来構造と同様に可能である。
以上説明した本発明の実施例においては、2次元電子ガ
スの電子面濃度は2×1012〔cm-2〕以上であって従来例
の2倍程度以上に増大され、またゲート洩れ電流は従来
例と同程度以下となっている。
また燐(P)を含む化合物結晶はMBE法では装置内壁に
付着するPの問題が先に述べた問題点の他に加わるのに
対して、本発明の構造は気相エピタキシャル成長方法を
適用することが可能であるために工業的実施が容易であ
る。
(g)発明の効果 以上説明した如く本発明によれば、チャネル電流を形成
する2次元電子ガスの面濃度が大幅に増大し、かつ洩れ
電流特性なども良好であるヘテロ接合形FETを工業的に
容易に製造することが可能となり、半導体装置の高速化
の早期実現を促進する効果が大きい。
【図面の簡単な説明】
第1図はヘテロ接合形FETの従来例を示す断面図、第2
図はそのエネルギーダイヤグラム、第3図は本発明によ
る半導体装置のエネルギーダイヤグラム、第4図は本発
明の実施例の断面図、第5図はエピタキシャル成長方法
の例を示す模式図である。 図において、11は半絶縁性GaAs基板、12はノンドープの
GaAs層、13はn型In0.48Ga0.52P層、14はGaAs層、15は
2次元電子ガス、16はゲート電極、17はソース電極、18
はドレイン電極、21及び22は成長室、23及び24はGa、25
はInを示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ノンドープの砒化ガリウムよりなる第1の
    半導体層と、該第1の半導体層に接してドナー不純物を
    含む燐化インジウムガリウムよりなる第2の半導体層
    と、該第2の半導体層に接して砒化ガリウムよりなる第
    3の半導体層と、該第3の半導体層に接して、前記第2
    の半導体層から遷移する電子によって前記第1の半導体
    層に形成される2次元電子ガス層を制御する電極とを備
    えてなることを特徴とする半導体装置。
JP58195579A 1983-10-19 1983-10-19 半導体装置 Expired - Lifetime JPH0732247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58195579A JPH0732247B2 (ja) 1983-10-19 1983-10-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58195579A JPH0732247B2 (ja) 1983-10-19 1983-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JPS6086872A JPS6086872A (ja) 1985-05-16
JPH0732247B2 true JPH0732247B2 (ja) 1995-04-10

Family

ID=16343478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58195579A Expired - Lifetime JPH0732247B2 (ja) 1983-10-19 1983-10-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH0732247B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787246B2 (ja) * 1987-08-20 1995-09-20 富士通株式会社 半導体装置
JP2656937B2 (ja) * 1988-03-18 1997-09-24 富士通株式会社 高電子移動度トランジスタ
JP2539268B2 (ja) * 1989-07-12 1996-10-02 富士通株式会社 半導体装置
JP2924239B2 (ja) * 1991-03-26 1999-07-26 三菱電機株式会社 電界効果トランジスタ
JP3086748B2 (ja) * 1991-07-26 2000-09-11 株式会社東芝 高電子移動度トランジスタ
JP2978972B2 (ja) * 1992-03-12 1999-11-15 富士通株式会社 半導体装置の製造方法
US5369043A (en) * 1992-12-25 1994-11-29 Nippon Telegraph And Telephone Corporation Semiconductor circuit device and method for production thereof
JP2581452B2 (ja) * 1994-06-06 1997-02-12 日本電気株式会社 電界効果トランジスタ
JP4524298B2 (ja) * 2007-06-04 2010-08-11 パナソニック株式会社 半導体装置の製造方法
CN102472536A (zh) 2009-07-28 2012-05-23 东芝开利株式会社 热源单元

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694780A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694780A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS6086872A (ja) 1985-05-16

Similar Documents

Publication Publication Date Title
JPH07335867A (ja) 電界効果トランジスタ
JPH09307097A (ja) 半導体装置
JPH0732247B2 (ja) 半導体装置
JP3447438B2 (ja) 電界効果トランジスタ
JPH0355978B2 (ja)
JP2703885B2 (ja) 半導体装置
JP2808671B2 (ja) 電界効果トランジスタ
JPH0371774B2 (ja)
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
JP4770130B2 (ja) 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ
KR100320448B1 (ko) 고이동도트랜지스터및제조방법
JPH0468775B2 (ja)
JPH025439A (ja) 半導体基板
JPH028450B2 (ja)
JPS62115831A (ja) 半導体装置の製造方法
JPS62165317A (ja) 半導体装置の製造方法
JP2658898B2 (ja) 電界効果トランジスタ
GB2239557A (en) High electron mobility transistors
JP2800457B2 (ja) 半導体装置
KR0170189B1 (ko) 격자비정합 고전자 이동도 트랜지스터
JP2503594B2 (ja) 半導体集積装置及びその製造方法
JPH06252175A (ja) 高電子移動度トランジスタ
JPH09172165A (ja) 電界効果トランジスタおよびその製造方法
JP3121671B2 (ja) 半導体装置の製造方法
JPH03159135A (ja) 半導体装置及びその製造方法