JP3121671B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3121671B2 JP3121671B2 JP04092622A JP9262292A JP3121671B2 JP 3121671 B2 JP3121671 B2 JP 3121671B2 JP 04092622 A JP04092622 A JP 04092622A JP 9262292 A JP9262292 A JP 9262292A JP 3121671 B2 JP3121671 B2 JP 3121671B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- semiconductor device
- electron supply
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＡｓ基板上に
Ｉｎx Ｇａ1-x Ａｓ層をチャンネル層とし、Ａｌy Ｇａ
1-y Ａｓ層を電子供給層とするＰｓｅｕｄｏ−ＨＥＭＴ
（疑似高電子移動度トランジスタ）半導体装置の製造方
法に関する。
Ｉｎx Ｇａ1-x Ａｓ層をチャンネル層とし、Ａｌy Ｇａ
1-y Ａｓ層を電子供給層とするＰｓｅｕｄｏ−ＨＥＭＴ
（疑似高電子移動度トランジスタ）半導体装置の製造方
法に関する。
【０００２】
【従来の技術】図９は例えばＧａＡｓ基板上にＩｎx Ｇ
ａ1-x Ａｓ層をチャンネル層とし、Ａｌy Ｇａ1-y Ａｓ
層を電子供給層とする通常のＰｓｅｕｄｏ−ＨＥＭＴ半
導体装置の断面構造を模型的に示した図である。同図に
おいて、１は厚みが約０．６μｍの半絶縁性ＧａＡｓ基
板で、該ＧａＡｓ基板１上には約７０００Åの厚みのノ
ンドープＧａＡｓバッファ層２、約１００Åの厚みのＩ
ｎx Ｇａ1-x Ａｓチャンネル層３、約４００Åの厚みの
ＳｉドープドＡｌy Ｇａ1-y Ａｓの電子供給層４、全体
の厚みが約２０００ÅのＳｉドープドＧａＡｓコンタク
ト層５が上記の順序でエピタキシャル成長されている。
ＳｉドープドＧａＡｓコンタクト層５のゲート電極が形
成される中央部分は約１００Å以下の厚みに形成されて
おり、この薄くなった部分にゲート電極８が形成されて
いる。ＧａＡｓコンタクト層５上にはまたソース電極
６、ドレイン電極７がそれぞれ形成されている。
ａ1-x Ａｓ層をチャンネル層とし、Ａｌy Ｇａ1-y Ａｓ
層を電子供給層とする通常のＰｓｅｕｄｏ−ＨＥＭＴ半
導体装置の断面構造を模型的に示した図である。同図に
おいて、１は厚みが約０．６μｍの半絶縁性ＧａＡｓ基
板で、該ＧａＡｓ基板１上には約７０００Åの厚みのノ
ンドープＧａＡｓバッファ層２、約１００Åの厚みのＩ
ｎx Ｇａ1-x Ａｓチャンネル層３、約４００Åの厚みの
ＳｉドープドＡｌy Ｇａ1-y Ａｓの電子供給層４、全体
の厚みが約２０００ÅのＳｉドープドＧａＡｓコンタク
ト層５が上記の順序でエピタキシャル成長されている。
ＳｉドープドＧａＡｓコンタクト層５のゲート電極が形
成される中央部分は約１００Å以下の厚みに形成されて
おり、この薄くなった部分にゲート電極８が形成されて
いる。ＧａＡｓコンタクト層５上にはまたソース電極
６、ドレイン電極７がそれぞれ形成されている。
【０００３】図１０はＧａＡｓ基板１上にＩｎx Ｇａ
1-x Ａｓチャンネル層３、Ａｌy Ｇａ1-y Ａｓ電子供給
層４をエピタキシャル成長させるときの各エピタキシャ
ル成長温度、つまり基板温度を示す図で、（ａ）は各エ
ピタキシャル成長層を示し、（ｂ）はエピタキシャル成
長させるときの基板温度を示す。
1-x Ａｓチャンネル層３、Ａｌy Ｇａ1-y Ａｓ電子供給
層４をエピタキシャル成長させるときの各エピタキシャ
ル成長温度、つまり基板温度を示す図で、（ａ）は各エ
ピタキシャル成長層を示し、（ｂ）はエピタキシャル成
長させるときの基板温度を示す。
【０００４】図１１の（ａ）は図９に示すＰｓｅｕｄｏ
−ＨＥＭＴ半導体装置のＧａＡｓバッファ層２、Ｉｎx
Ｇａ1-x Ａｓチャンネル層３、Ａｌy Ｇａ1-y Ａｓ電子
供給層４の各エピタキシャル成長層を示し、同図（ｂ）
は（ａ）の各エピタキシャル成長層に対応するコンダク
ションバンドを示す図で、９はＩｎx Ｇａ1-x Ａｓチャ
ンネル層３中に形成された２次元電子ガスを示す。同図
（ｃ）はＩｎx Ｇａ1-x Ａｓチャンネル層３中のＩｎの
組成変化を示し、Ｉｎの濃度はチャンネル層３全体にわ
たってほぼ一定に維持されている。同図（ｄ）はＡｌy
Ｇａ1-y Ａｓ電子供給層４中のＡｌの組成変化を示し、
Ａｌの組成は電子供給層４全体にわたってほぼ一定に維
持されている。
−ＨＥＭＴ半導体装置のＧａＡｓバッファ層２、Ｉｎx
Ｇａ1-x Ａｓチャンネル層３、Ａｌy Ｇａ1-y Ａｓ電子
供給層４の各エピタキシャル成長層を示し、同図（ｂ）
は（ａ）の各エピタキシャル成長層に対応するコンダク
ションバンドを示す図で、９はＩｎx Ｇａ1-x Ａｓチャ
ンネル層３中に形成された２次元電子ガスを示す。同図
（ｃ）はＩｎx Ｇａ1-x Ａｓチャンネル層３中のＩｎの
組成変化を示し、Ｉｎの濃度はチャンネル層３全体にわ
たってほぼ一定に維持されている。同図（ｄ）はＡｌy
Ｇａ1-y Ａｓ電子供給層４中のＡｌの組成変化を示し、
Ａｌの組成は電子供給層４全体にわたってほぼ一定に維
持されている。
【０００５】図９のＰｓｅｕｄｏ−ＨＥＭＴ半導体装置
の動作は既によく知られており、ゲート電極８に所定の
大きさの電圧を印加することによりチャンネル層３中に
形成された２次元電子ガス９を制御し、ソース電極６と
ドレイン電極７との間に流れる電流を制御する。
の動作は既によく知られており、ゲート電極８に所定の
大きさの電圧を印加することによりチャンネル層３中に
形成された２次元電子ガス９を制御し、ソース電極６と
ドレイン電極７との間に流れる電流を制御する。
【０００６】
【発明が解決しようとする課題】図９に示す従来のＰｓ
ｅｕｄｏ−ＨＥＭＴ半導体装置では、各エピタキシャル
成長層を成長させるときの基板温度、各エピタキシャル
成長層中のＩｎ、Ａｌの組成を一定にしているため、２
次元電子ガスの閉じ込めに限界があった。また、Ｐｓｅ
ｕｄｏ−ＨＥＭＴは、電子が散乱されることが少ない真
性半導体中に電子を２次元的に閉じ込めることにより、
電子が高速に移動することができるようにしたトランジ
スタであることから、上述のように２次元電子ガスの閉
じ込めに限界があれば、高周波特性、雑音特性の向上が
望めないという問題があった。
ｅｕｄｏ−ＨＥＭＴ半導体装置では、各エピタキシャル
成長層を成長させるときの基板温度、各エピタキシャル
成長層中のＩｎ、Ａｌの組成を一定にしているため、２
次元電子ガスの閉じ込めに限界があった。また、Ｐｓｅ
ｕｄｏ−ＨＥＭＴは、電子が散乱されることが少ない真
性半導体中に電子を２次元的に閉じ込めることにより、
電子が高速に移動することができるようにしたトランジ
スタであることから、上述のように２次元電子ガスの閉
じ込めに限界があれば、高周波特性、雑音特性の向上が
望めないという問題があった。
【０００７】本発明は、上記のような従来のＰｓｅｕｄ
ｏ−ＨＥＭＴ半導体装置の問題点を解消するためになさ
れたもので、高周波特性がよく、雑音特性ならびに耐圧
特性が改善された半導体装置を得ることを目的とする。
ｏ−ＨＥＭＴ半導体装置の問題点を解消するためになさ
れたもので、高周波特性がよく、雑音特性ならびに耐圧
特性が改善された半導体装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】本願の第１の発明に係る
半導体装置の製造方法は、Ｉｎx Ｇａ1-x Ａｓチャンネ
ル層をエピタキシャル成長により形成する時のそのエピ
タキシャル成長の処理温度を、基板側よりもＡｌy Ｇａ
1-y Ａｓ電子供給層側が高くなるように制御すると共
に、ＩｎセルからのＩｎの蒸発量をＡｌy Ｇａ1-y Ａｓ
電子供給層側が高くなるように制御して、Ｉｎx Ｇａ
1-x Ａｓチャンネル層中のＩｎの組成がＡｌy Ｇａ1-y
Ａｓ電子供給層側で高くなるようにした点を特徴とする
ものである。
半導体装置の製造方法は、Ｉｎx Ｇａ1-x Ａｓチャンネ
ル層をエピタキシャル成長により形成する時のそのエピ
タキシャル成長の処理温度を、基板側よりもＡｌy Ｇａ
1-y Ａｓ電子供給層側が高くなるように制御すると共
に、ＩｎセルからのＩｎの蒸発量をＡｌy Ｇａ1-y Ａｓ
電子供給層側が高くなるように制御して、Ｉｎx Ｇａ
1-x Ａｓチャンネル層中のＩｎの組成がＡｌy Ｇａ1-y
Ａｓ電子供給層側で高くなるようにした点を特徴とする
ものである。
【０００９】本願の第２の発明に係る半導体装置の製造
方法は、Ｉｎx Ｇａ1-x Ａｓチャンネル層をエピタキシ
ャル成長により形成する時のそのエピタキシャル成長の
処理温度を当該チャンネル層のエピタキシャル成長開始
時から終了時に向けて高くなるように設定すると共に、
上記チャンネル層をエピタキシャル成長させるときのＩ
ｎ蒸発セルからのＩｎ蒸発量を、当該チャンネル層中の
Ｉｎの組成比ｘが上記基板側よりも電子供給層側で大き
くなるように、上記チャンネル層のエピタキシャル成長
の開始時から終了時に向けて大きくなるようにした点を
特徴とするものである。
方法は、Ｉｎx Ｇａ1-x Ａｓチャンネル層をエピタキシ
ャル成長により形成する時のそのエピタキシャル成長の
処理温度を当該チャンネル層のエピタキシャル成長開始
時から終了時に向けて高くなるように設定すると共に、
上記チャンネル層をエピタキシャル成長させるときのＩ
ｎ蒸発セルからのＩｎ蒸発量を、当該チャンネル層中の
Ｉｎの組成比ｘが上記基板側よりも電子供給層側で大き
くなるように、上記チャンネル層のエピタキシャル成長
の開始時から終了時に向けて大きくなるようにした点を
特徴とするものである。
【００１０】本願の第１および第２の発明に係る半導体
装置の製造方法では、Ｉｎx Ｇａ1-x Ａｓチャンネル層
の成長温度をＡｌy Ｇａ1-y Ａｓ電子供給層側で上昇さ
せているので、上記チャンネル層の２次元電子濃度の高
い界面近傍の結晶性が向上し、しかも成長温度の上昇に
伴うＩｎの基板表面からの再蒸発分を補うことにより、
上記界面近傍におけるＩｎの組成比が低下することがな
いので、２次元電子の閉じ込め効果が大きく、高周波特
性ならびに雑音特性が大幅に向上する。
装置の製造方法では、Ｉｎx Ｇａ1-x Ａｓチャンネル層
の成長温度をＡｌy Ｇａ1-y Ａｓ電子供給層側で上昇さ
せているので、上記チャンネル層の２次元電子濃度の高
い界面近傍の結晶性が向上し、しかも成長温度の上昇に
伴うＩｎの基板表面からの再蒸発分を補うことにより、
上記界面近傍におけるＩｎの組成比が低下することがな
いので、２次元電子の閉じ込め効果が大きく、高周波特
性ならびに雑音特性が大幅に向上する。
【００１１】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法を図示の実施例を参照して説明する。図１は本願発
明によって製造される半導体装置と同じ基本構造をもっ
た半導体装置を示す図で、図９に示す従来のＰｓｅｕｄ
ｏ−ＨＥＭＴ半導体装置と実質的に同様に、厚みが約
０．６μｍの半絶縁性のＧａＡｓ基板１１上に約７００
０Åの厚みのノンドープＧａＡｓバッファ層１２、約１
００Åの厚みのＩｎx Ｇａ1-x Ａｓチャンネル層１３、
約４００Åの厚みの必要に応じてＳｉのような不純物が
ドープされたＡｌy Ｇａ1-y Ａｓ電子供給層１４、全体
の厚みが約２０００ÅのＳｉのような不純物がドープさ
れたＧａＡｓコンタクト層１５を上記の順序で例えば分
子線エピタキシャル成長法により形成して構成されてい
る。ＧａＡｓコンタクト層１５の中央部分は約１００Å
以下の厚さに形成されており、この薄くなった部分にゲ
ート電極１８が形成されている。ＧａＡｓコンタクト層
上にはまたソース電極１６とドレイン電極１７が形成さ
れている。
方法を図示の実施例を参照して説明する。図１は本願発
明によって製造される半導体装置と同じ基本構造をもっ
た半導体装置を示す図で、図９に示す従来のＰｓｅｕｄ
ｏ−ＨＥＭＴ半導体装置と実質的に同様に、厚みが約
０．６μｍの半絶縁性のＧａＡｓ基板１１上に約７００
０Åの厚みのノンドープＧａＡｓバッファ層１２、約１
００Åの厚みのＩｎx Ｇａ1-x Ａｓチャンネル層１３、
約４００Åの厚みの必要に応じてＳｉのような不純物が
ドープされたＡｌy Ｇａ1-y Ａｓ電子供給層１４、全体
の厚みが約２０００ÅのＳｉのような不純物がドープさ
れたＧａＡｓコンタクト層１５を上記の順序で例えば分
子線エピタキシャル成長法により形成して構成されてい
る。ＧａＡｓコンタクト層１５の中央部分は約１００Å
以下の厚さに形成されており、この薄くなった部分にゲ
ート電極１８が形成されている。ＧａＡｓコンタクト層
上にはまたソース電極１６とドレイン電極１７が形成さ
れている。
【００１２】図１の半導体装置の製造方法では、図２の
（ａ）に示すＩｎx Ｇａ1-x Ａｓチャンネル層１３、Ａ
ｌy Ｇａ1-y Ａｓ電子供給層１４をそれぞれ分子線エピ
タキシャル成長させるときの処理温度、つまり基板温度
を図２の（ｂ）に示すように設定している。すなわち、
Ｉｎx Ｇａ1-x Ａｓチャンネル層１３のエピタキシャル
成長を開始するときの基板温度を約６４０℃に設定し、
上記チャンネル層１３の成長と共にその基板温度を上昇
させ、約１００Åのチャンネル層１３が成長されたとき
の最終基板温度を約６５０℃に上昇させる。この間の時
間は約１分である。次いで基板温度を約１０秒で６７０
℃まで上昇させ、この温度でＡｌy Ｇａ1-y Ａｓ電子供
給層１４を約４００Åの厚さにエピタキシャル成長させ
る。
（ａ）に示すＩｎx Ｇａ1-x Ａｓチャンネル層１３、Ａ
ｌy Ｇａ1-y Ａｓ電子供給層１４をそれぞれ分子線エピ
タキシャル成長させるときの処理温度、つまり基板温度
を図２の（ｂ）に示すように設定している。すなわち、
Ｉｎx Ｇａ1-x Ａｓチャンネル層１３のエピタキシャル
成長を開始するときの基板温度を約６４０℃に設定し、
上記チャンネル層１３の成長と共にその基板温度を上昇
させ、約１００Åのチャンネル層１３が成長されたとき
の最終基板温度を約６５０℃に上昇させる。この間の時
間は約１分である。次いで基板温度を約１０秒で６７０
℃まで上昇させ、この温度でＡｌy Ｇａ1-y Ａｓ電子供
給層１４を約４００Åの厚さにエピタキシャル成長させ
る。
【００１３】Ｉｎx Ｇａ1-x Ａｓチャンネル層１３をエ
ピタキシャル成長させるに当たって、基板温度を上記の
ように成長に伴って上昇させるのは次のような理由によ
る。すなわち、一般にエピタキシャル成長を行う場合、
成長温度が高い程結晶性は良くなる。このことはＩｎx
Ｇａ1-x Ａｓ半導体のエピタキシャル成長の場合も当て
はまるが、ＩｎＧａＡｓの場合は基板温度が高くなると
エピタキシャル成長層からのＩｎの再蒸発量が図３に示
すように多くなるという問題が起きる。一方、２次元電
子ガスが存在するのはＩｎx Ｇａ1-x Ａｓチャンネル層
１３とＡｌy Ｇａ1-y Ａｓ電子供給源１４との界面近傍
であるから、Ａｌy Ｇａ1-y Ａｓ電子供給層１４との界
面近傍でのＩｎx Ｇａ1-x Ａｓチャンネル層１３の結晶
性の良さが特に重要になる。そこで、エピタキシャル成
長層からのＩｎの再蒸発を押さえるために相対的に低い
温度でエピタキシャル成長を開始し、Ａｌy Ｇａ1-y Ａ
ｓ電子供給層１４との界面近傍での結晶を良くするため
に成長に伴って基板温度を上昇させる。この結果、２次
元電子ガスが存在するＩｎx Ｇａ1-x Ａｓチャンネル層
１３の部分の結晶性が良くなり、２次元電子ガスの散乱
が押さえられ、高周波特性、雑音特性が向上する。
ピタキシャル成長させるに当たって、基板温度を上記の
ように成長に伴って上昇させるのは次のような理由によ
る。すなわち、一般にエピタキシャル成長を行う場合、
成長温度が高い程結晶性は良くなる。このことはＩｎx
Ｇａ1-x Ａｓ半導体のエピタキシャル成長の場合も当て
はまるが、ＩｎＧａＡｓの場合は基板温度が高くなると
エピタキシャル成長層からのＩｎの再蒸発量が図３に示
すように多くなるという問題が起きる。一方、２次元電
子ガスが存在するのはＩｎx Ｇａ1-x Ａｓチャンネル層
１３とＡｌy Ｇａ1-y Ａｓ電子供給源１４との界面近傍
であるから、Ａｌy Ｇａ1-y Ａｓ電子供給層１４との界
面近傍でのＩｎx Ｇａ1-x Ａｓチャンネル層１３の結晶
性の良さが特に重要になる。そこで、エピタキシャル成
長層からのＩｎの再蒸発を押さえるために相対的に低い
温度でエピタキシャル成長を開始し、Ａｌy Ｇａ1-y Ａ
ｓ電子供給層１４との界面近傍での結晶を良くするため
に成長に伴って基板温度を上昇させる。この結果、２次
元電子ガスが存在するＩｎx Ｇａ1-x Ａｓチャンネル層
１３の部分の結晶性が良くなり、２次元電子ガスの散乱
が押さえられ、高周波特性、雑音特性が向上する。
【００１４】本願の第１の発明によって製造される半導
体装置は、図１に示す半導体装置と基本的に同じ構成を
もっており、図４（ａ）に示すように、ＧａＡｓバッフ
ァ層２２上にＩｎx Ｇａ1-x Ａｓチャンネル層２３、Ａ
ｌy Ｇａ1-y Ａｓ電子供給層２４、ＧａＡｓコンタクト
層２５をこの順序でエピタキシャル成長させて構成され
ている。また、図４（ｂ）に示すように、チャンネル層
２３は、基板温度が６４０℃でエピタキシャル成長を開
始させ、１分で基板温度を６６０℃まで上昇させてエピ
タキシャル成長させて形成される。形成されるチャンネ
ル層の厚みは１００Åである。次いで、基板温度を１０
秒で６７０℃まで上昇させて電子供給層２４を４００Å
の厚さにエピタキシャル成長させる。
体装置は、図１に示す半導体装置と基本的に同じ構成を
もっており、図４（ａ）に示すように、ＧａＡｓバッフ
ァ層２２上にＩｎx Ｇａ1-x Ａｓチャンネル層２３、Ａ
ｌy Ｇａ1-y Ａｓ電子供給層２４、ＧａＡｓコンタクト
層２５をこの順序でエピタキシャル成長させて構成され
ている。また、図４（ｂ）に示すように、チャンネル層
２３は、基板温度が６４０℃でエピタキシャル成長を開
始させ、１分で基板温度を６６０℃まで上昇させてエピ
タキシャル成長させて形成される。形成されるチャンネ
ル層の厚みは１００Åである。次いで、基板温度を１０
秒で６７０℃まで上昇させて電子供給層２４を４００Å
の厚さにエピタキシャル成長させる。
【００１５】本願の第１の発明では、上記のように、Ｉ
ｎx Ｇａ1-x Ａｓチャンネル層２３をエピタキシャル成
長させる際に、成長に伴って基板温度を上昇させるた
め、２次元電子ガス濃度が高いＡｌy Ｇａ1-y Ａｓ電子
供給層２４との界面近傍の結晶性が向上する。Ｉｎx Ｇ
ａ1-x Ａｓチャンネル層２３をエピタキシャル成長させ
るときの温度が高いと基板からのＩｎの再蒸発量が増え
ることは前述の通りであるが、本願の第１の発明では、
Ｉｎx Ｇａ1-x Ａｓチャンネル層２３のエピタキシャル
成長に伴って図４（ｃ）に示すようにＩｎ蒸発セルから
のＩｎの蒸発量を増加させ、高温でエピタキシャル成長
される界面近傍においてもＩｎの組成比ｘが低下しない
ようにしている。
ｎx Ｇａ1-x Ａｓチャンネル層２３をエピタキシャル成
長させる際に、成長に伴って基板温度を上昇させるた
め、２次元電子ガス濃度が高いＡｌy Ｇａ1-y Ａｓ電子
供給層２４との界面近傍の結晶性が向上する。Ｉｎx Ｇ
ａ1-x Ａｓチャンネル層２３をエピタキシャル成長させ
るときの温度が高いと基板からのＩｎの再蒸発量が増え
ることは前述の通りであるが、本願の第１の発明では、
Ｉｎx Ｇａ1-x Ａｓチャンネル層２３のエピタキシャル
成長に伴って図４（ｃ）に示すようにＩｎ蒸発セルから
のＩｎの蒸発量を増加させ、高温でエピタキシャル成長
される界面近傍においてもＩｎの組成比ｘが低下しない
ようにしている。
【００１６】従って、第１の発明では、Ｉｎx Ｇａ1-x
Ａｓチャンネル層２３の界面近傍のＩｎの組成比ｘが低
下しないので、チャンネル層２３のバンドギャップが狭
くならず、２次元電子ガスの閉じ込め効果が大きくな
る。また、Ｉｎの再蒸発を補償しているので、チャンネ
ル層２３のエピタキシャル成長時の基板温度を、前述の
図２の例よりも高く設定することができるから、結晶性
がさらに良くなる。よって、第１の発明により製造され
た半導体装置は、高周波特性、雑音特性がさらに向上す
る。
Ａｓチャンネル層２３の界面近傍のＩｎの組成比ｘが低
下しないので、チャンネル層２３のバンドギャップが狭
くならず、２次元電子ガスの閉じ込め効果が大きくな
る。また、Ｉｎの再蒸発を補償しているので、チャンネ
ル層２３のエピタキシャル成長時の基板温度を、前述の
図２の例よりも高く設定することができるから、結晶性
がさらに良くなる。よって、第１の発明により製造され
た半導体装置は、高周波特性、雑音特性がさらに向上す
る。
【００１７】図５は本願の第２の発明により製造された
半導体装置を示す。第２の発明による半導体装置の基本
構造も図１に示す半導体装置と同様である。また、Ｉｎ
x Ｇａ1-x Ａｓチャンネル層３３、Ａｌy Ｇａ1-y Ａｓ
電子供給層３４をエピタキシャル成長させるときの基板
温度の変化は図４に示す第１の発明のそれと同様であ
る。なお、３２はＧａＡｓバッファ層、３５はＧａＡｓ
コンタクト層である。この第２の発明においても、図５
（ｃ）に示すようにＩｎx Ｇａ1-x Ａｓチャンネル層３
３のエピタキシャル成長に伴ってＩｎ蒸発セルからのＩ
ｎの蒸発量を増加させているが、その増加の割合は同図
（ｄ）に示すようにチャンネル層３３中のＩｎの組成比
ｘがＡｌy Ｇａ1-y Ａｓ電子供給層３４に近づくにつれ
て大きくなるように設定されている。
半導体装置を示す。第２の発明による半導体装置の基本
構造も図１に示す半導体装置と同様である。また、Ｉｎ
x Ｇａ1-x Ａｓチャンネル層３３、Ａｌy Ｇａ1-y Ａｓ
電子供給層３４をエピタキシャル成長させるときの基板
温度の変化は図４に示す第１の発明のそれと同様であ
る。なお、３２はＧａＡｓバッファ層、３５はＧａＡｓ
コンタクト層である。この第２の発明においても、図５
（ｃ）に示すようにＩｎx Ｇａ1-x Ａｓチャンネル層３
３のエピタキシャル成長に伴ってＩｎ蒸発セルからのＩ
ｎの蒸発量を増加させているが、その増加の割合は同図
（ｄ）に示すようにチャンネル層３３中のＩｎの組成比
ｘがＡｌy Ｇａ1-y Ａｓ電子供給層３４に近づくにつれ
て大きくなるように設定されている。
【００１８】図６は本願の第２の発明におけるＩｎx Ｇ
ａ1-x Ａｓチャンネル層３３、Ａｌy Ｇａ1-y Ａｓ電子
供給層３４のエネルギバンドとチャンネル層３３中のＩ
ｎ組成比ｘとの関係を示す図である。同図（ｃ）に示す
ように、チャンネル層３３中のＩｎの組成比ｘが大きく
なるに従って同図（ｂ）に示すようにバンドギャップが
広くなり、２次元電子ガス９の閉じ込め効果が大きくな
る。図６（ｂ）における点線３ｂは図１１（ｂ）に示す
従来の方法で製造された半導体装置におけるチャンネル
層３のバンドギャップを示す。
ａ1-x Ａｓチャンネル層３３、Ａｌy Ｇａ1-y Ａｓ電子
供給層３４のエネルギバンドとチャンネル層３３中のＩ
ｎ組成比ｘとの関係を示す図である。同図（ｃ）に示す
ように、チャンネル層３３中のＩｎの組成比ｘが大きく
なるに従って同図（ｂ）に示すようにバンドギャップが
広くなり、２次元電子ガス９の閉じ込め効果が大きくな
る。図６（ｂ）における点線３ｂは図１１（ｂ）に示す
従来の方法で製造された半導体装置におけるチャンネル
層３のバンドギャップを示す。
【００１９】Ｉｎx Ｇａ1-x Ａｓ半導体では、上述のよ
うにＩｎの組成比ｘが大きい程バンドギャップが広く、
２次元電子ガスの閉じ込め効果が大きくなる。一方、こ
のＩｎx Ｇａ1-x Ａｓ半導体は、Ｉｎ組成比ｘが大きい
程ＧａＡｓとの格子不整合が大きく、また膜厚が厚くな
る程結晶性が悪くなる。第２の発明では、Ｉｎx Ｇａ
1-x Ａｓチャンネル層３３をエピタキシャル成長させる
ときの基板温度を、エピタキシャル成長につれて上昇さ
せているから、Ａｌy Ｇａ1-y Ａｓ電子供給層３４との
界面近傍のＩｎの組成比ｘが大きくなっているにも拘ら
ず上記界面近傍の結晶性は良好で、２次元電子ガスの散
乱が押さえられ、高周波特性、雑音特性が共に向上す
る。
うにＩｎの組成比ｘが大きい程バンドギャップが広く、
２次元電子ガスの閉じ込め効果が大きくなる。一方、こ
のＩｎx Ｇａ1-x Ａｓ半導体は、Ｉｎ組成比ｘが大きい
程ＧａＡｓとの格子不整合が大きく、また膜厚が厚くな
る程結晶性が悪くなる。第２の発明では、Ｉｎx Ｇａ
1-x Ａｓチャンネル層３３をエピタキシャル成長させる
ときの基板温度を、エピタキシャル成長につれて上昇さ
せているから、Ａｌy Ｇａ1-y Ａｓ電子供給層３４との
界面近傍のＩｎの組成比ｘが大きくなっているにも拘ら
ず上記界面近傍の結晶性は良好で、２次元電子ガスの散
乱が押さえられ、高周波特性、雑音特性が共に向上す
る。
【００２０】図７は参考として他の製造方法によって製
造された半導体装置の第１の例を示す。同図（ａ）にお
ける４２はＧａＡｓバッファ層、４３はＩｎx Ｇａ1-x
Ａｓチャンネル層、４４はＡｌy Ｇａ1-y Ａｓ電子供給
層、４５はＧａＡｓコンタクト層である。この例では、
同図（ｃ）に示すようにＡｌy Ｇａ1-y Ａｓ電子供給層
４４中のＡｌの組成比ｙがチャンネル層４３との界面近
傍で高く、界面から遠ざかるにつれて低くなっている。
従って、各層のコンダクションバンドは図７（ｂ）のよ
うになり、特にＡｌy Ｇａ1-y Ａｓ電子供給層４４のコ
ンダクションバンドは、図１１（ｂ）に示した従来の半
導体装置におけるコンダクションバンド（点線４ｂで示
す）よりも高くなる。このことによって、Ｉｎx Ｇａ
1-x Ａｓチャンネル層４３とＡｌy Ｇａ1-y Ａｓ電子供
給層４４との間のバンドギャップの差ΔＥｇが大きくな
り、図１０に従って製造された従来の半導体装置に比し
て２次元電子ガス９の閉じ込め効果が大きくなる。よっ
て、装置の高周波特性、雑音特性が共に向上する。な
お、チャンネル層４３、電子供給層４４をエピタキシャ
ル成長させるときの基板温度は、図１０に示す従来の半
導体装置の製造時に採用された温度でもよいし、図２お
よび図４に示す本願の各発明で採用されている温度でも
よい。
造された半導体装置の第１の例を示す。同図（ａ）にお
ける４２はＧａＡｓバッファ層、４３はＩｎx Ｇａ1-x
Ａｓチャンネル層、４４はＡｌy Ｇａ1-y Ａｓ電子供給
層、４５はＧａＡｓコンタクト層である。この例では、
同図（ｃ）に示すようにＡｌy Ｇａ1-y Ａｓ電子供給層
４４中のＡｌの組成比ｙがチャンネル層４３との界面近
傍で高く、界面から遠ざかるにつれて低くなっている。
従って、各層のコンダクションバンドは図７（ｂ）のよ
うになり、特にＡｌy Ｇａ1-y Ａｓ電子供給層４４のコ
ンダクションバンドは、図１１（ｂ）に示した従来の半
導体装置におけるコンダクションバンド（点線４ｂで示
す）よりも高くなる。このことによって、Ｉｎx Ｇａ
1-x Ａｓチャンネル層４３とＡｌy Ｇａ1-y Ａｓ電子供
給層４４との間のバンドギャップの差ΔＥｇが大きくな
り、図１０に従って製造された従来の半導体装置に比し
て２次元電子ガス９の閉じ込め効果が大きくなる。よっ
て、装置の高周波特性、雑音特性が共に向上する。な
お、チャンネル層４３、電子供給層４４をエピタキシャ
ル成長させるときの基板温度は、図１０に示す従来の半
導体装置の製造時に採用された温度でもよいし、図２お
よび図４に示す本願の各発明で採用されている温度でも
よい。
【００２１】図８は参考として他の製造方法によって製
造された半導体装置の第２の例を示す。同図（ａ）にお
ける５２はＧａＡｓバッファ層、５３はＩｎx Ｇａ1-x
Ａｓチャンネル層、５４はＳｉドープドＡｌy Ｇａ1-y
Ａｓ電子供給層、５５はＧａＡｓコンタクト層である。
同図（ｂ）はＡｌy Ｇａ1-y Ａｓ電子供給層５４中のＡ
ｌの組成比ｙの変化を示し、同図（ｃ）は同じくＡｌy
Ｇａ1-y Ａｓ電子供給層５４中の不純物であるＳｉドー
ピング量の変化を示す。各層をエピタキシャル成長させ
るときの基板温度は、図２および図４に示す本発明の製
造方法で採用されている温度でもよいし、図１０に示す
従来の半導体装置の製造時に採用された温度でもよい。
造された半導体装置の第２の例を示す。同図（ａ）にお
ける５２はＧａＡｓバッファ層、５３はＩｎx Ｇａ1-x
Ａｓチャンネル層、５４はＳｉドープドＡｌy Ｇａ1-y
Ａｓ電子供給層、５５はＧａＡｓコンタクト層である。
同図（ｂ）はＡｌy Ｇａ1-y Ａｓ電子供給層５４中のＡ
ｌの組成比ｙの変化を示し、同図（ｃ）は同じくＡｌy
Ｇａ1-y Ａｓ電子供給層５４中の不純物であるＳｉドー
ピング量の変化を示す。各層をエピタキシャル成長させ
るときの基板温度は、図２および図４に示す本発明の製
造方法で採用されている温度でもよいし、図１０に示す
従来の半導体装置の製造時に採用された温度でもよい。
【００２２】図８（ｂ）、（ｃ）から明らかなように、
Ａｌy Ｇａ1-y Ａｓ電子供給層５４中のＡｌの組成比
ｙ、Ｓｉのドーピング量が共にチャンネル層５３との界
面近傍で高く、界面から遠ざかるにつれて低くなってい
る。この例における各層のコンダクションバンドは図７
（ｂ）に示す例におけるコンダクションバンドと実質的
に同じで、チャンネル層５３と電子供給層５４との間の
バンドギャップの差ΔＥｇが大きくなり、図１０の従来
の半導体装置に比して２次元電子ガスの閉じ込め効果が
大きくなる。また、この例では、Ｓｉのドーピング量を
図８（ｃ）のように変化させることにより、Ａｌの組成
比ｙが大きいチャンネル層５３との界面近傍におけるキ
ャリアの減少を補う効果があり、さらに、Ｓｉのドーピ
ング量をコンタクト層５５に近づくにつれて少なくする
ことにより、高周波特性および雑音特性の向上に加えて
耐圧特性も向上するという効果が得られる。
Ａｌy Ｇａ1-y Ａｓ電子供給層５４中のＡｌの組成比
ｙ、Ｓｉのドーピング量が共にチャンネル層５３との界
面近傍で高く、界面から遠ざかるにつれて低くなってい
る。この例における各層のコンダクションバンドは図７
（ｂ）に示す例におけるコンダクションバンドと実質的
に同じで、チャンネル層５３と電子供給層５４との間の
バンドギャップの差ΔＥｇが大きくなり、図１０の従来
の半導体装置に比して２次元電子ガスの閉じ込め効果が
大きくなる。また、この例では、Ｓｉのドーピング量を
図８（ｃ）のように変化させることにより、Ａｌの組成
比ｙが大きいチャンネル層５３との界面近傍におけるキ
ャリアの減少を補う効果があり、さらに、Ｓｉのドーピ
ング量をコンタクト層５５に近づくにつれて少なくする
ことにより、高周波特性および雑音特性の向上に加えて
耐圧特性も向上するという効果が得られる。
【００２３】
【発明の効果】以上に説明したように、本願発明に係る
半導体装置の製造方法は、Ｉｎx Ｇａ1-x Ａｓチャンネ
ル層の成長温度をＡｌy Ｇａ1-y Ａｓ電子供給層側で上
昇させているので、２次元電子濃度の高い界面近傍の結
晶性が向上し、高周波特性ならびに雑音特性が向上する
効果が得られ、さらに、チャンネル層を成長させるとき
の処理温度の上昇に伴うＩｎの基板表面からの再蒸発分
を補うことにより、界面側でＩｎの組成が低下するのが
防止され、２次元電子の閉じ込め効果が大きく、高周波
特性ならびに雑音特性が一層に向上するという効果が得
られる。
半導体装置の製造方法は、Ｉｎx Ｇａ1-x Ａｓチャンネ
ル層の成長温度をＡｌy Ｇａ1-y Ａｓ電子供給層側で上
昇させているので、２次元電子濃度の高い界面近傍の結
晶性が向上し、高周波特性ならびに雑音特性が向上する
効果が得られ、さらに、チャンネル層を成長させるとき
の処理温度の上昇に伴うＩｎの基板表面からの再蒸発分
を補うことにより、界面側でＩｎの組成が低下するのが
防止され、２次元電子の閉じ込め効果が大きく、高周波
特性ならびに雑音特性が一層に向上するという効果が得
られる。
【図１】本願発明により製造される半導体装置と同じ基
本構造をもった半導体装置を示す断面図である。
本構造をもった半導体装置を示す断面図である。
【図２】本願発明による製造方法により半導体装置を製
造するときのチャンネル層ならびに電子供給層の基本的
なエピタキシャル成長条件を示す概略図である。
造するときのチャンネル層ならびに電子供給層の基本的
なエピタキシャル成長条件を示す概略図である。
【図３】本願発明による製造方法により半導体装置を製
造するときのＩｎx Ｇａ1-x Ａｓチャンネル層をエピタ
キシャル成長させるときの基板温度とＩｎの再蒸発量と
の関係を示す図である。
造するときのＩｎx Ｇａ1-x Ａｓチャンネル層をエピタ
キシャル成長させるときの基板温度とＩｎの再蒸発量と
の関係を示す図である。
【図４】本願の第１の発明に係る製造方法により半導体
装置を製造するときのチャンネル層ならびに電子供給層
のエピタキシャル成長条件を示す概略図である。
装置を製造するときのチャンネル層ならびに電子供給層
のエピタキシャル成長条件を示す概略図である。
【図５】本願の第２の発明に係る製造方法により半導体
装置を製造するときのチャンネル層ならびに電子供給層
のエピタキシャル成長条件を示す概略図である。
装置を製造するときのチャンネル層ならびに電子供給層
のエピタキシャル成長条件を示す概略図である。
【図６】本願の第２の発明に係る製造方法により製造さ
れた半導体装置の各層のコンダクションバンドとチャン
ネル層中のＩｎ組成比ｘの変化を示す図である。
れた半導体装置の各層のコンダクションバンドとチャン
ネル層中のＩｎ組成比ｘの変化を示す図である。
【図７】参考として他の製造方法により製造された半導
体装置の各層のコンダクションバンドと電子供給層中の
Ａｌ組成比ｙの変化を示す図である。
体装置の各層のコンダクションバンドと電子供給層中の
Ａｌ組成比ｙの変化を示す図である。
【図８】参考としてさらに他の製造方法により製造され
た半導体装置の電子供給層中のＡｌ組成比ｙの変化と不
純物ドーピング量の変化を示す図である。
た半導体装置の電子供給層中のＡｌ組成比ｙの変化と不
純物ドーピング量の変化を示す図である。
【図９】従来のＰｓｅｕｄｏ−ＨＥＭＴ半導体装置の基
本構造を示す断面図である。
本構造を示す断面図である。
【図１０】図９に示す従来の半導体装置を製造するとき
のチャンネル層ならびに電子供給層のエピタキシャル成
長条件を示す図である。
のチャンネル層ならびに電子供給層のエピタキシャル成
長条件を示す図である。
【図１１】図９に示す従来の半導体装置の各層のコンダ
クションバンドとチャンネル層中のＩｎ組成比ｘならび
に電子供給層中のＡｌ組成比ｙを示す図である。
クションバンドとチャンネル層中のＩｎ組成比ｘならび
に電子供給層中のＡｌ組成比ｙを示す図である。
９ ２次元電子ガス １１ ＧａＡｓ基板 １２ ＧａＡｓバッファ層 １３ Ｉｎx Ｇａ1-x Ａｓチャンネル層 １４ Ａｌy Ｇａ1-y Ａｓ電子供給層 １５ ＧａＡｓコンタクト層 ２２ ＧａＡｓバッファ層 ２３ Ｉｎx Ｇａ1-x Ａｓチャンネル層 ２４ Ａｌy Ｇａ1-y Ａｓ電子供給層 ２５ ＧａＡｓコンタクト層 ３２ ＧａＡｓバッファ層 ３３ Ｉｎx Ｇａ1-x Ａｓチャンネル層 ３４ Ａｌy Ｇａ1-y Ａｓ電子供給層 ３５ ＧａＡｓコンタクト層
フロントページの続き (56)参考文献 特開 平５−21346（ＪＰ，Ａ) 特開 平１−74764（ＪＰ，Ａ) 特開 平１−199475（ＪＰ，Ａ) 特開 平２−202029（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/778 H01L 21/20 H01L 21/338 H01L 29/812
Claims (2)
- 【請求項１】 ＧａＡｓ基板上にＩｎx Ｇａ1-x Ａｓチ
ャンネル層をエピタキシャル成長させる工程と、上記チ
ャンネル層上にＡｌy Ｇａ1-y Ａｓ電子供給層をエピタ
キシャル成長させる工程と、上記電子供給層上にＧａＡ
ｓコンタクト層をエピタキシャル成長させる工程とを含
み、上記チャンネル層をエピタキシャル成長させるとき
の処理温度を当該チャンネル層のエピタキシャル成長開
始時から終了時に向けて高くなるように設定すると共
に、上記チャンネル層をエピタキシャル成長させるとき
のＩｎ蒸発セルからのＩｎ蒸発量を当該チャンネル層の
エピタキシャル成長開始時から終了時に向けて大きくな
るように制御したことを特徴とする半導体装置の製造方
法。 - 【請求項２】 ＧａＡｓ基板上にＩｎx Ｇａ1-x Ａｓチ
ャンネル層をエピタキシャル成長させる工程と、上記チ
ャンネル層上にＡｌy Ｇａ1-y Ａｓ電子供給層をエピタ
キシャル成長させる工程と、上記電子供給層上にＧａＡ
ｓコンタクト層をエピタキシャル成長させる工程とを含
み、上記チャンネル層をエピタキシャル成長させるとき
の処理温度を当該チャンネル層のエピタキシャル成長開
始時から終了時に向けて高くなるように設定すると共
に、上記チャンネル層をエピタキシャル成長させるとき
のＩｎ蒸発セルからのＩｎ蒸発量を、当該チャンネル層
中のＩｎの組成比ｘが上記基板側よりも電子供給層側で
大きくなるように、上記チャンネル層のエピタキシャル
成長の開始時から終了時に向けて大きくなるように制御
したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04092622A JP3121671B2 (ja) | 1992-04-13 | 1992-04-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04092622A JP3121671B2 (ja) | 1992-04-13 | 1992-04-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291305A JPH05291305A (ja) | 1993-11-05 |
| JP3121671B2 true JP3121671B2 (ja) | 2001-01-09 |
Family
ID=14059541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04092622A Expired - Fee Related JP3121671B2 (ja) | 1992-04-13 | 1992-04-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3121671B2 (ja) |
-
1992
- 1992-04-13 JP JP04092622A patent/JP3121671B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05291305A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030071277A1 (en) | Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer | |
| US20030071278A1 (en) | Silicon germanium hetero bipolar transistor | |
| JPH09307097A (ja) | 半導体装置 | |
| JPH11243058A (ja) | 半導体装置及びその製造方法 | |
| JP4757370B2 (ja) | エピタキシャル基板の製造方法 | |
| JP5510324B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH07183494A (ja) | ヘテロ接合ｆｅｔ | |
| JPH081955B2 (ja) | 反転変調ドープされたヘテロ構造の製造方法 | |
| JPH08306703A (ja) | 化合物半導体結晶装置とその製造方法 | |
| JP3447438B2 (ja) | 電界効果トランジスタ | |
| US5321278A (en) | High electron mobility transistor | |
| JP3121671B2 (ja) | 半導体装置の製造方法 | |
| JP2000021897A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH09321061A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2530496B2 (ja) | 半導体ヘテロ構造およびその製造方法 | |
| JP2730524B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0669248A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US4918493A (en) | Sagfet with buffer layers | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JP2661557B2 (ja) | 電界効果型半導体装置 | |
| JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2689877B2 (ja) | ヘテロ接合ｆｅｔの製造方法 | |
| JPH0574813A (ja) | 化合物半導体装置 | |
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JP2844853B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |