KR0170189B1 - 격자비정합 고전자 이동도 트랜지스터 - Google Patents
격자비정합 고전자 이동도 트랜지스터 Download PDFInfo
- Publication number
- KR0170189B1 KR0170189B1 KR1019950047071A KR19950047071A KR0170189B1 KR 0170189 B1 KR0170189 B1 KR 0170189B1 KR 1019950047071 A KR1019950047071 A KR 1019950047071A KR 19950047071 A KR19950047071 A KR 19950047071A KR 0170189 B1 KR0170189 B1 KR 0170189B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- compound semiconductor
- ingaas
- composition
- undoped
- Prior art date
Links
- 150000001875 compounds Chemical class 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 27
- 229910052738 indium Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 229910021478 group 5 element Inorganic materials 0.000 claims description 5
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 83
- 230000005533 two-dimensional electron gas Effects 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 241001123946 Gaga Species 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000097 high energy electron diffraction Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 격자비정합 고전자이동도 트랜지스터에 관한 것으로서, (100)방향을 갖는 반절연 InP기판(1)으로부터의 적층순서에 따라 InAlAs화합물 반도체로 구성된 완충층(2), InGaAs화합물 반도체로 구성된 채널층(3), 도우프되지 않는 InAlAs화합물반도체로 구성된 격리층(4), n형 실리콘 델타도우프된 층(5)와 도우프되지 않은 InAlAs화합물반도체로 구성된 제2의 격리층(6), n형 도우프된 InGaAs화합물반도체로 구성된 뚜껑층(7)으로 구성되어 있고 각 에피택셜층의 조성은 도우프되지 않은 53% In조성의 InGaAs격자정합예비채널층과 60% In조성에서 70% In조성의 경사조성을 가지는 도우프되지 않는 격자비정합 스트레인층으로 구성되어 있는 채널층을 제외하고 InAlAs화합물반도체층은 52%의 In, 48%의 Al으로 구성되어 있는 Ⅲ족 원소와 As의 V족 원소가 각각 1:1의 조성비를 이루어야하고, InGaAs화합물반도체층은 53%의 In, 47%의 Ga으로 구성되어 있는 Ⅲ족 원소와 As의 V족 원소가 각각 1:1의 조성비를 이룬다.
따라서, 채널층의 두께를 감소시키지 않으면서 In의 조성비를 증가시킬 수 있으므로 전자이동도를 향상시킬 수 있다.
Description
제1도는 본 발명에 따른 고전자이동도 트랜지스터의 단면도.
제2도는 제1도에 도시된 고전자이동도 트랜지스터의 에너지 밴드도.
제3도는 제1도에 도시된 고전자이동도 트랜지스터의 전자이동도 및 이차원 전자개스농도를 나타내는 홀 측정 결과.
* 도면의 주요부분에 대한 부호의 설명
1 Substrate : 기판 2 Buffer : 완충층
3 Channel : 전자 전도층
3a Pre-channel : Buffer층(2)과 격자정합을 이루는 예비채널층
3b Pseudomorphic channel : Buffer층(2)과 격자비정합을 이루는 경사조성의 채널층.
4 Spacer : 분리층
5 Si δ-doping : Si 불순물 원자 평면 도핑
6 Spacer : 분리층 7 Cap : 뚜껑층
본 발명은 고전자이동도 트랜지스터에 관한 것으로서, 특히, 이차원 전자개스가 불순물에 의해 산란되는 것을 방지하여 전자이동도를 향상시킬 수 있는 격자비정합 고전자이동도 트랜지스터에 관한 것이다.
이종 반도체 접합에 의해 만들어지는 고전자이동도 트랜지스터(High Electron Mobility Transistor : 이하 HEMT라 칭함)는 분자선 에피택시 성장방법이라든가 금속유기물 화학기상증착법 등의 방법으로 제작하는 이종접합 계면을 이용한 전계효과 트랜지스터이다.
전자공급층에만 선택 도우프한 이종접합구조의 계면에서 공급층으로 부터 나온 전자가 도우프하지 않은 고순도 채널층으로 이동하고 그곳을 고이동도로 주행하는 것을 이용하는 것이며, 이 전자류를 쇼트기 접합 게이트에서 변조하는 전계효과 트랜지스터이다.
이와같은 소자자체의 특성을 이용하여 고주파에서의 증폭기등을 비롯한 여러 통신 부품 및 회로 분야에서 널리 활용되고 있다.
HEMT는 반절연성 기판상에 불순물이 도우프되지 않고 에너지 밴드갭이 작은 제1화합물 반도체로 된 활성층과 불순물이 도우프되고 에너지 밴드갭이 큰 제2화합물 반도체로된 전자공급층의 적층구조를 가지며, 소오스 및 드레인 영역의 상기 전자공급층 위에는 불순물이 도우프된 상기 제1화합물 반도체로 된 뚜껑층을 개재하며 소오스 및 드레인 전극을 가지고 상기 소오스 및 드레인 영역의 사이에 한정되는 채널 영역의 상기 전자공급층 위에는 게이트 전극을 가지고, 상기 전자공급층과 활성층의 이종접합계면 근방의 활성층내에 발생되는 이차원 전자가스총을 소오스 및 드레인 간의 도전채널로 이루어진다.
종래의 HEMT는 대한민국 특허출원 제92-10953호에 게시되어 있다.
상기 HEMT는 제1화합물 반도체는 GaAs이고 상기 제2화합물반도체는 AlGaAs인 것을 특징으로 하는 가장 일반적인 단층형 고전자이동도 트랜지스터 구조이다.
종래의 다른 HEMT는 미국특허 제5270798호에 게시되어 있다.
상기 HEMT는 제1화합물반도체는 InGaAs이고 상기 제2화합물 반도체는 AlGaAs인 것을 특징으로 하는 단층형 고전자이동도 트랜지스터 구조이다.
상기 종래의 HEMT들은 이차원 전자개스가 형성되어 소오스 및 드레인 전극 사이를 불순물 산란을 받지 않고 주행할 수 있는 도전 채널층으로 사용되는 상기 제1화합물 반도체는 GaAs와 InGaAs이다.
그러나 InGaAs물질 자체가 GaAs에 비하여 전자유효질량이 작고 Γ-L 밸리 분리가 커서 피크속도가 20% 이상 높다.
또한 InGaAs는 통상 전자이동도가 8000㎠/Vsec인 GaAs에 비하여 전자이동도가 10000㎠/Vsec이상의 값을 나타내는 장점을 가지고 있다.
전자공급층으로 사용되는 에너지 밴드갭이 넓은 상기 제2화합물 반도체로는 AlGaAs와 InAlAs가 사용되고 있다.
일반적으로 AlGaAs는 GaAs기판과 격자정합을 이루면서 에피택시 성장이 가능하고 InAlAs는 InP기판과 격자정합을 이루면서 에피택시 성장이 가능하기 때문에 GaAs기판을 사용할 경우는 상기 제1화합물 반도체로는 GaAs 또는 InGaAs를 사용하며, 제2화합물반도체는 AlGaAs를 사용한다.
반면에 InP기판을 사용할 경우는 상기 제1화합물 반도체로는 InGaAs를 사용하며, 제2화합물 반도체로는 InAlAs를 사용한다.
상기 제1화합물반도체로 GaAs보다는 높은 전자이동도를 나타내는 InGaAs의 경우가 고전자이동도 트랜지스터의 전기적 특성이 우수하여 많이 사용되고 있다.
그러나 반절연성 기판으로 GaAs를 사용할 경우 기판과 에피택시층사이에 격자정합을 이루지 않고 성장시 여러 문제점을 야기한다.
특히 결정결함 없이 성장할 수 있는 임계두께가 작아 이차원전자개스가 주행하는 채널층의 두께에 제약이 따르며, 계면에서는 급준성이 나빠 이차원 전자개스의 주행시 계면 산란 또는 불순물 산란을 많이 받아 여러 전기적 특성의 저하를 가져온다.
따라서, 미극특허 제5285087호에 반절연성 기판으로서 InP을 사용하고 상기 제1화합물반도체로 InGaAs를, 상기 제2화합물반도체로 InAlAs를 사용하는 HEMT가 개시되어 있다.
상기 HEMT는 InP기판과 격자정합을 이루면서 에피택시 성장을 하기위해 In0.53Ga0.47As, In0.52Al0.48As로 화합물들의 성분비가 고정되게 된다.
이러한 In0.53Ga0.47As, In0.52Al0.48As 이종접합 HEMT는 GaAs/AlGaAs이종접합구조에 비하여 InAlAs와 InGaAs의 큰 전도대 차이(ΔEc=0.5eV)에 기인하여 이차원 전자개스농도(4×1012㎝-2)와 InAlAs의 도핑농도(InAlAs의 경우 1×10 19㎝-3이상, AlGaAs의 경우 2×1018㎝-3)가 높고, 피크속도가 높으며, 전자이동도가 높고, AlGaAs에 비하여 트랩핑(reapping)과 DX관련된 문제가 적으며, 전기적 특성이 우수하다.
상기 InGaAs/InAlAs HEMT는 AlGaAs/GaAs HEMT에 비하여 이차원전자 개스농도, 전자이동도가 높은 등의 상기 기술한 여러이유로 소자 특성을 향상시킬 수 있다.
이러한 소자구조에 InGaAs채널층을 격자비정합으로 성장하여 스트레인층으로 만들면, 넓은 에너지 갭을 갖는 제2화합물반도체 사이에 존재하는 좁은 에너지갭의 제1화합물반도체의 양자우물깊이를 깊게 하여 이차원 전자개스의 구속을 더욱 향상시키는 것이다.
그리고, 채널층의 InAs몰분을 증가시키면 전자이동도등의 향상을 더욱 기할 수 있다.
53% In조성의 채널층을 사용할 경우보다 60% In조성의 채널층을 사용하면 약 20%의 전자이동도 향상 효과를 기할 수 있어 채널층을 스트레인층으로 만들어 소자 제작이 이용되고 있다.
그러나, 상술한 종래의 HEMT는 In의 조성비가 커질수록 격자부정합에 의해 충분한 두께로 형성할 수 없게되어 전자이동도가 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 이차원 전자개스가 불순물 산란을 받지 않고 주행하는 채널층을 격자정합 프리채널, 경사조성을 갖는 층, 격자비정합층으로 조합 구성하여 이차원 전자개스의 구속을 최대화하여 전자이동도를 향상시킬 수 있는 고전자이동도 트랜지스터를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 격자비정합 고전자이동도 트랜지스터는, (100)방향을 갖는 반절연 InP기판(1)으로부터의 적층순서에 따라 InAlAs화합물 반도체로 구성된 완충층(2), InGaAs화합물 반도체로 구성된 채널층(3), 도우프되지 않은 InAlAs화합물반도체로 구성된 격리층(4), n형 실리콘 델타도우프된 층(5)과 도우프되지 않은 InAlAs화합물반도체로 구성된 제2의 격리층(6), n형 도우프된 InGaAs화합물반도체로 구성된 뚜껑층(7)으로 구성되어 있고 각 에피택셜층의 조성은 도우프되지 않은 53% In조성의 InGaAs격자정합 예비채널층과 60% In조성에서 70% In조성의 경사조성을 가지는 도우프되지 않는 격자비정합 스트레인층으로 구성되어 있는 채널층을 제외하고 InAlAs화합물반도체층은 52%의 In, 48%의 Al으로 구성되어 있는 Ⅲ족 원소와 As의 V족 원소가 각각 1:1의 조성비를 이루어야하고, InGaAs화합물반도체층은 53%의 In, 47%의 Ga으로 구성되어 있는 Ⅲ족 원소와 As의 V족 원소가 각각 1:1의 조성비를 이룬다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 본 발명에 따른 HEMT의 단면도이다.
상기 HEMT는 (100)방향을 갖는 반절연 InP기판(1)으로부터의 적층순서에 따라 InAlAs화합물 반도체로 구성된 완충층(2), InGaAs화합물 반도체로 구성된 채널층(3), 도우프되지 않는 InAlAs화합물 반도체로 구성된 격리층(4)과 n형 실리콘 델타도우프된 층(5), 도우프되지 않은 InAlAs화합물반도체로 구성된 제2의 격리층(6), n형 도우프된 InGaAs화합물반도체로 구성된 뚜껑층(7)으로 구성되어 있고 각 에피택셜층의 조성은 스테레인 채널층을 제외하고 InAlAs화합물반도체층은 52%의 In, 48%의 Al으로 구성되어 있는 Ⅲ족 원소와 As의 V족 원소가 각각 1:1의 조성비를 이루어야 하고, InGaAs화합물 반도체층은 53%의 In, 47%의 Ga으로 구성되어 있는 Ⅲ족 원소와 As의 V족 원소가 각각 1:1의 조성비를 이루어야 함을 특징으로 한다.
상기 제1화합물반도체로 구성되어 있는 본 발명의 채널층(3)은 300Å두께의 도우프되지 않은 53% In 조성의 InGaAs격자정합 예비채널층(3a)과 250Å두께의 60% In 조성에서 70% In 조성의 경사조성을 가지는 도우프되지 않은 격자비정합 스트레인층(3b)으로 구성되어 있다.
이러한 조성을 갖는 채널층의 경우 제2도에서 보듯이 채널층(13)의 양자우물이 단순히 70%의 격자비정합 채널층만을 사용할 경우 보다 더욱 급경사를 이루며 형성되기 때문에 이차원전자개스의 구속을 최대화하여 우수한 전기적특성을 갖는 소자제작에 필수조건인 이차원전자개스농도를 최대한 높일 수 있을 뿐더러 전자이동도를 향상시킬 수 있다.
일반적인 스트레인 채널층을 갖는 고전자이동도 트랜지스터의 에피택셜 구조의 단점인 고품위 에피택셜층 성장의 한계인 임계두께를 향상시키기 위해 본 발명에서는 상기 제1화합물반도체인 InAlAs에 격자정합을 이루며 성장 가능한 53% In조성의 예비채널 300Å 성장시켜 스트레인층 성장시 야기될 수 있는 결정결합의 발생, 특히 계면에서의 결함발생을 억제하였다.
제3도는 에피택셜 구조성장후 전자이동측정을 위해 홀측정을 한 결과로 53% In조성을 갖는 격자정합 InGaAs채널층의 구조보다 상온에서 전자이동도가 약 30% 향상되었으며, 60% In조성을 갖는 단일 스트레인 채널층보다도 약 20%의 상온 전자이동도 향상효과를 얻을 수 있었다.
또한 본 발명의 에피택셜구조의 경우 격자정합 채널층을 갖는 경우나 단일 스트레인 층을 갖는 경우와 마찬가지로 상온에서 약 2.5×1012㎝-2의 높은 이차원전자개스농도를 유지하고 있어 저잡음 소자로서의 제작이 가능함을 알 수 있다.
이상에서와 같은 에피택셜층 구조 및 조성의 본 발명은 다음과 같은 제조방법으로 제조된다.
실험에 사용된 분자선 에피택셜 성장(MBE)장비는 시료를 장진하는 장입실과 열처리하는 처리실, 그리고 성장하는 성장실로 이루어져 있으며 배경 진공도를 3×10-11torr이하로 유지할 수 있다.
InP기판을 장입실에 장입한 후 기계적 펌프를 이용하여 100mmHg까지 진공을 만들고 흡착펌프를 사용하여 10-3torr의 진공을 만들었다.
장입실의 배경 압력은 터보펌프를 사용하여 1×10-7torr를 유지하도록 하였다.
시편이송대를 이용하여 250℃로 유지된 처리실에 옮겨 수증기의 증발을 위하여 약 20여분간 유지한 후 성장실에 장입하였다.
InP 기판의 산화막 제거온도인 450℃ 부근에서 약 20여분간 유지하였다.
As분위기하에서 기판온도를 올리면서 반사고에너지 전자회절 형상을 관찰해 보면 As안정화된 기판 표면이 520℃ 부근에서 In안정화 기판 표면으로 변하는 것을 관찰할 수 있으며 이때를 성장시점으로 잡았다.
성장 조건중 3족원소와 5족 원소의 분자선속비는 성장실 압력을 1.5×10-7torr으로 유지할 정도인 약 10의 값을 유지하여 As원자에 기인한 결정결함의 생성을 방지하였다.
성장도중에는 반사고에너지 전자회절 형상을 계속 관찰하여 성장중 에피택셜층의 품위를 조사하였으며, 웨이퍼의 측면방향으로서 조성변화를 감소시키이 위해, 즉, 에피택셜층의 조성 및 결정성의 균일성을 증가시키기 위해 기판회전기를 이용하여 일정한 속도로 회전시켰다.
기판온도는 광온도게 측정온도로 약540℃, 성장속도는 약 1㎛/hr, InP기판과 격자정합을 이루기위한 분자선속비는 FIn/(FIn+FGn)=0.822, FIn(FIn+FAl)=0.671이었다.
스트레인 채널층의 조성은 FIn(FIn+FGn)와 In조성과의 상관관계 그래프로 구하였다.
제3도에서 보듯이 격자정합 채널층을 사용할 경우 상온에서 2.5×1012㎝-2의 전자개스농도에 9250㎝2/Vsec의 전자이동도를 나타내고 있으며, 300Å 두께의 53% In조성의 격자정합 예비채널층과 60% In조성의 단일 스트레인층을 사용할 경우 상온에서 2.5×1012㎝-2의 전자개스 농도에 9800㎝2/Vsec의 전자이동도를 나타내고 있다.
반면에 300Å두께의 53% In조성의 격자정합 예비채널층과 60% In조성에서 70%In조성으로 변하는 경사조성 스트레인층을 사용할 경우 상온에서 2.4×1012㎝-2의 전자개스농도에 11800㎝2/Vsec의 전자이동도를 나타내고 있어 높은 이차원전자개스 농도를 유지하면서 전자이동도가 향상되었음을 알 수 있다.
또한 77K측정 결과도 격자정합 채널층을 사용할 경우 상온에서 2.0×1012㎝-2의 전자개스농도에 40400㎝2/Vsec의 전자이동도를 나타내고 있으며, 300Å두께의 53% In조성의 격자정합 예비채널층과 60% In조성의 단일 스트레인층을 사용할 경우 상온에서 2.2×1012㎝-2의 전자개스농도에 43000㎝2/Vsec의 전자이동도를 나타내고 있다.
반면에 300Å두께의 53% In조성의 격자정합 예비채널층과 60% In조성에서 70% In조성으로 변하는 경사조성 스트레인층을 사용할 경우 상온에서 2.3×1012㎝-2의 전자개스농도에 50900㎝2/Vsec의 전자이동도를 나타내고 있어 높은 이차원전자개스 농도를 유지하면서 전자이동도가 향상되었음을 알 수 있다.
따라서 본, 발명은 채널층의 두께를 감소시키지 않으면서 In의 조성비를 증가시킬 수 있으므로 전자이동도를 향상시킬 수 있는 잇점이 있다.
Claims (1)
- (100)방향을 갖는 반절연 InP기판(1)으로부터의 적층순서에 따라 InAlAs화합물 반도체로 구성된 완충층(2), InGaAs화합물 반도체로 구성된 채널층(3), 도우프되지 않은 InAlAs화합물반도체로 구성된 격리층(4), n형 실리콘 델타도우프된 층(5)과 도우프되지 않은 InAlAs화합물반도체로 구성된 제2의 격리층(6), n형 도우프된 InGaAs화합물반도체로 구성된 뚜껑층(7)으로 구성되어 있고 각 에피택셜층의 조성은 도우프되지 않은 53% In조성의 InGaAs격자정합예비채널층과 60% In조성에서 70% In조성의 경사조성을 가지는 도우프되지 않은 격자비정합 스트레인층으로 구성되어 있는 채널층을 제외하고 InAlAs화합물반도체층은 52%의 In, 48%의 Al으로 구성되어 있는 Ⅲ족 원소와 As의 V족 원소가 각각 1:1의 조성비를 이루어야하고, InGaAs화합물반도체층은 53%의 In, 47%의 Ga으로 구성되어 있는 Ⅲ족 원소와 As의 V족 원소가 각각 1:1의 조성비를 이루는 격자비정합 고전자이동도 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047071A KR0170189B1 (ko) | 1995-12-06 | 1995-12-06 | 격자비정합 고전자 이동도 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047071A KR0170189B1 (ko) | 1995-12-06 | 1995-12-06 | 격자비정합 고전자 이동도 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054368A KR970054368A (ko) | 1997-07-31 |
| KR0170189B1 true KR0170189B1 (ko) | 1999-02-01 |
Family
ID=19438050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047071A KR0170189B1 (ko) | 1995-12-06 | 1995-12-06 | 격자비정합 고전자 이동도 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170189B1 (ko) |
-
1995
- 1995-12-06 KR KR1019950047071A patent/KR0170189B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054368A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0747965B1 (en) | Low-noise and power AlGaPSb/GaInAs HEMTs and pseudomorphic HEMTs on GaAs substrate | |
| US6534801B2 (en) | GaN-based high electron mobility transistor | |
| US5721161A (en) | Method of making high-speed, low-noise millimeterwave HEMT and pseudormorphic HEMT | |
| US20070252223A1 (en) | Insulated gate devices and method of making same | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US4902643A (en) | Method of selective epitaxial growth for compound semiconductors | |
| US5024967A (en) | Doping procedures for semiconductor devices | |
| JPS6086872A (ja) | 半導体装置 | |
| US6429103B1 (en) | MOCVD-grown emode HIGFET buffer | |
| EP0535310B1 (en) | Field-effect transistor | |
| KR0170189B1 (ko) | 격자비정합 고전자 이동도 트랜지스터 | |
| JP2571583B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体電界効果トランジスタ | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| Shivam et al. | High-Performance Analysis of Recessed Gate AlN/β-Ga 2 O 3 HEMT | |
| JPH0793428B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| EP0863539B1 (en) | Insulator-compound semiconductor interface-structure and methods of fabrication | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| KR19990029499A (ko) | 반도체장치의 제조방법 | |
| KR100320448B1 (ko) | 고이동도트랜지스터및제조방법 | |
| JP3246067B2 (ja) | 電界効果型トランジスタ用ウエハ及びトランジスタ | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JP2800457B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070919 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |