JPH05335346A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05335346A JPH05335346A JP14134992A JP14134992A JPH05335346A JP H05335346 A JPH05335346 A JP H05335346A JP 14134992 A JP14134992 A JP 14134992A JP 14134992 A JP14134992 A JP 14134992A JP H05335346 A JPH05335346 A JP H05335346A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- insulating film
- semiconductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】界面準位の発生が少なく、かつ特性劣化の少な
い半導体装置を提供すること。 【構成】半導体層１０上に、フッ化鉛を含む絶縁膜１１
又はフッ素化合物からなり、かつその誘電率が該半導体
層の誘電率以上である絶縁膜１１を有する半導体装置。
絶縁膜の結晶構造や格子定数が半導体層のそれに類似し
ている方が好ましい。
い半導体装置を提供すること。 【構成】半導体層１０上に、フッ化鉛を含む絶縁膜１１
又はフッ素化合物からなり、かつその誘電率が該半導体
層の誘電率以上である絶縁膜１１を有する半導体装置。
絶縁膜の結晶構造や格子定数が半導体層のそれに類似し
ている方が好ましい。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に特性劣化のない高速作動の半導体装
置及びその製造方法に関する。
造方法に係り、特に特性劣化のない高速作動の半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】半導体素子や集積回路ではしばしば絶縁
膜／半導体構造が用いらている。例えばショットキ接合
ゲート型電界効果トランジスタ（ＭＥＳＦＥＴ；Metal
−Semiconductor Field Effect Transistor）やヘテロ
構造絶縁ゲート型電界効果トンジスタ（ＨＩＧＦＥＴ；
Heterostructre Insulated Gate Field Effect Transis
tor）或いはバイポーラトランジスタ等の半導体電子素
子及び集積回路、更に半導体レーザ等の光素子の表面保
護膜として絶縁膜が用いられている。またいわゆるＭＩ
Ｓ型電界効果トランジスタ（ＭＩＳＦＥＴ；Metal−Ins
ulator−Semiconductor Field Effect Transistor）で
はゲート金属／絶縁膜／半導体構造において絶縁膜／半
導体界面に誘起される２次元電子ガスが導電層として利
用される。
膜／半導体構造が用いらている。例えばショットキ接合
ゲート型電界効果トランジスタ（ＭＥＳＦＥＴ；Metal
−Semiconductor Field Effect Transistor）やヘテロ
構造絶縁ゲート型電界効果トンジスタ（ＨＩＧＦＥＴ；
Heterostructre Insulated Gate Field Effect Transis
tor）或いはバイポーラトランジスタ等の半導体電子素
子及び集積回路、更に半導体レーザ等の光素子の表面保
護膜として絶縁膜が用いられている。またいわゆるＭＩ
Ｓ型電界効果トランジスタ（ＭＩＳＦＥＴ；Metal−Ins
ulator−Semiconductor Field Effect Transistor）で
はゲート金属／絶縁膜／半導体構造において絶縁膜／半
導体界面に誘起される２次元電子ガスが導電層として利
用される。
【０００３】砒化ガリウム（ＧａＡｓ）に代表されるい
わゆるIII−Ｖ族化合物半導体の場合、酸化シリコン
（ＳｉＯ2）の他にも窒化アルミニウム（ＡｌＮ）や、
窒化シリコン（ＳｉＮ）等を絶縁膜に用いた場合が検討
されている（エクステンディドアブストラクツ オブ
ザ ナインティーンス カンファレンス オン ソリッ
ド ステート デバイシズ アンド マテリアルズ，
トーキョー １９８７、第１３５〜１３８頁（Extended
Abstracts of the 19th Conference on SolidState De
vices and Materials，Tokyo，1987，pp．135〜138）及
びプロシーディングス オブ ザ セヴンティーンス
インターナショナル シンポジウムオン ガリウムアル
セナイド アンド リレイティド コンパウンヅ， ジ
ャージー １９９０、第２９９〜３０４頁（Proceeding
s of the 17th InternatinalSymposium on GaAs and re
lated Compounds，Jersey，1990，pp．299〜304））。
わゆるIII−Ｖ族化合物半導体の場合、酸化シリコン
（ＳｉＯ2）の他にも窒化アルミニウム（ＡｌＮ）や、
窒化シリコン（ＳｉＮ）等を絶縁膜に用いた場合が検討
されている（エクステンディドアブストラクツ オブ
ザ ナインティーンス カンファレンス オン ソリッ
ド ステート デバイシズ アンド マテリアルズ，
トーキョー １９８７、第１３５〜１３８頁（Extended
Abstracts of the 19th Conference on SolidState De
vices and Materials，Tokyo，1987，pp．135〜138）及
びプロシーディングス オブ ザ セヴンティーンス
インターナショナル シンポジウムオン ガリウムアル
セナイド アンド リレイティド コンパウンヅ， ジ
ャージー １９９０、第２９９〜３０４頁（Proceeding
s of the 17th InternatinalSymposium on GaAs and re
lated Compounds，Jersey，1990，pp．299〜304））。
【０００４】
【発明が解決しようとする課題】半導体上に形成される
絶縁膜は通常非晶質若しくは多結晶体であることが多
い。このため絶縁膜／半導体界面で結晶性に乱れが生
じ、界面準位が発生し易い。この界面準位は絶縁膜／半
導体構造を有する素子や集積回路の特性劣化の原因とな
る。例えばＭＩＳＦＥＴでは、この界面準位でいわゆる
フェルミレベルのピンニングが起こり、ゲートの電界が
半導体層に伝わり難くなる。その為界面に発生させる電
子や正孔の制御が困難になる外、高周波特性の劣化が引
き起こされる。また絶縁膜を表面保護膜として用いた場
合にはこの界面準位を介して半導体中の電子と正孔の再
結合が起こる為様々な問題が生じていた。
絶縁膜は通常非晶質若しくは多結晶体であることが多
い。このため絶縁膜／半導体界面で結晶性に乱れが生
じ、界面準位が発生し易い。この界面準位は絶縁膜／半
導体構造を有する素子や集積回路の特性劣化の原因とな
る。例えばＭＩＳＦＥＴでは、この界面準位でいわゆる
フェルミレベルのピンニングが起こり、ゲートの電界が
半導体層に伝わり難くなる。その為界面に発生させる電
子や正孔の制御が困難になる外、高周波特性の劣化が引
き起こされる。また絶縁膜を表面保護膜として用いた場
合にはこの界面準位を介して半導体中の電子と正孔の再
結合が起こる為様々な問題が生じていた。
【０００５】また絶縁膜中にも微小な結晶化や結晶粒界
に起因して欠陥が導入され易く、絶縁膜中をリーク電流
が流れ易くなる。このためＭＩＳＦＥＴでは少数キャリ
アがゲート電極から充分にはアイソレートできず、電極
に掃き出される為に絶縁膜／半導体界面近傍に反転層が
形成され難くなるという問題があった。
に起因して欠陥が導入され易く、絶縁膜中をリーク電流
が流れ易くなる。このためＭＩＳＦＥＴでは少数キャリ
アがゲート電極から充分にはアイソレートできず、電極
に掃き出される為に絶縁膜／半導体界面近傍に反転層が
形成され難くなるという問題があった。
【０００６】またＭＩＳＦＥＴの絶縁膜として、ＭＥＳ
ＦＥＴ等で保護膜としてよく用いられる酸化シリコン
（ＳｉＯ2）等を用いた場合、その誘電率はＡｌＧａＡ
ｓに比べ１／４程度と小さい為に、例えばゲート金属／
ＡｌＧａＡｓ／ＧａＡｓ構造のＨＩＧＦＥＴに比べてゲ
ート電圧が等しい場合には導電層の厚さは約４倍厚くな
り電界効果トランジスタの動作特性を表わす相互コンダ
クタンスの値を充分に大きくすることが困難であると云
う問題もあった。
ＦＥＴ等で保護膜としてよく用いられる酸化シリコン
（ＳｉＯ2）等を用いた場合、その誘電率はＡｌＧａＡ
ｓに比べ１／４程度と小さい為に、例えばゲート金属／
ＡｌＧａＡｓ／ＧａＡｓ構造のＨＩＧＦＥＴに比べてゲ
ート電圧が等しい場合には導電層の厚さは約４倍厚くな
り電界効果トランジスタの動作特性を表わす相互コンダ
クタンスの値を充分に大きくすることが困難であると云
う問題もあった。
【０００７】本発明の第１の目的は、界面準位の発生が
少なく、かつ特性劣化の少ない半導体装置を提供するこ
とにある。本発明の第２の目的は、界面準位の発生が少
なく、かつ特性劣化の少ない半導体装置の製造方法を提
供することにある。
少なく、かつ特性劣化の少ない半導体装置を提供するこ
とにある。本発明の第２の目的は、界面準位の発生が少
なく、かつ特性劣化の少ない半導体装置の製造方法を提
供することにある。
【０００８】
【課題を解決するための手段】上記第１の目的は、
（１）半導体層と該半導体層上に設けられた絶縁膜とを
有する半導体装置において、上記絶縁膜はフッ化鉛を含
むことを特徴とする半導体装置、（２）上記１記載の半
導体装置において、上記絶縁膜は、フッ化鉛と鉛以外の
金属元素のフッ化物との混晶からなり、混晶中の鉛と鉛
以外の金属元素の原子比は、鉛が０．３以上であること
を特徴とする半導体装置、（３）半導体層と該半導体層
上に設けられた絶縁膜とを有する半導体装置において、
上記絶縁膜はフッ素化合物からなり、かつその誘電率が
該半導体層の誘電率以上であることを特徴とする半導体
装置、（４）上記１から３のいずれか一に記載の半導体
装置において、上記絶縁膜の比誘電率は１３以上である
ことを特徴とする半導体装置、（５）上記１から４のい
ずれか一に記載の半導体装置において、上記絶縁膜の結
晶構造は蛍石構造であり、上記半導体層の結晶構造はダ
イアモンド構造又は閃亜鉛鉱型構造であることを特徴と
する半導体装置、（６）上記１から５のいずれか一に記
載の半導体装置において、上記絶縁膜はエピタキシャル
成長層であることを特徴とする半導体装置、（７）上記
１から６のいずれか一に記載の半導体装置において、上
記半導体層は単結晶であることを特徴とする半導体装
置、（８）上記１から７のいずれか一に記載の半導体装
置において、上記半導体層は化合物半導体層であること
を特徴とする半導体装置、（９）上記８記載の半導体装
置において、上記化合物半導体層は、化合物半導体基板
上に設けられ、該化合物半導体基板は、リン化インジウ
ム又はヒ化ガリウムからなることを特徴とする半導体装
置、（１０）上記１から９のいずれか一に記載の半導体
装置において、上記半導体層の少なくとも上記絶縁膜と
対向する面には、硫黄、セレン及びテルルからなる群か
ら選ばれた少なくとも一種の元素を含む表面変性層が設
けられたことを特徴とする半導体装置、（１１）基板、
該基板上に設けられた半導体層、該半導体層上に設けら
れた絶縁膜及び該半導体層の導電性を制御するために該
絶縁膜上に設けられたゲート電極を有する半導体装置に
おいて、上記絶縁膜はフッ化鉛を含むことを特徴とする
半導体装置、（１２）基板、該基板上に設けられたコレ
クタ層、該コレクタ層上に設けられたベース層、該ベー
ス層上に設けられた所望のパターンのエミッタ層及び該
ベース層上と該エミッタ層側壁の間に設けられた絶縁膜
を有する半導体装置において、上記コレクタ層、ベース
層及びエミッタ層は同じ構造の半導体層からなり、上記
絶縁膜はフッ化鉛を含むことを特徴とする半導体装置、
（１３）上記１１又は１２記載の半導体装置において、
上記絶縁膜は、フッ化鉛と鉛以外の金属元素のフッ化物
との混晶からなり、混晶中の鉛と鉛以外の金属元素の原
子比は、鉛が０．３以上であることを特徴とする半導体
装置、（１４）基板、該基板上に設けられた半導体層、
該半導体層上に設けられた絶縁膜及び該半導体層の導電
性を制御するために該絶縁膜上に設けられたゲート電極
を有する半導体装置において、上記絶縁膜はフッ素化合
物からなり、かつその誘電率が該半導体層の誘電率以上
であることを特徴とする半導体装置、（１５）基板、該
基板上に設けられたコレクタ層、該コレクタ層上に設け
られたベース層、該ベース層上に設けられた所望のパタ
ーンのエミッタ層及び該ベース層上と該エミッタ層側壁
の間に設けられた絶縁膜を有する半導体装置において、
上記絶縁膜はフッ素化合物からなり、かつその誘電率が
上記コレクタ層、ベース層及びエミッタ層を構成する半
導体層の誘電率以上であることを特徴とする半導体装
置、（１６）上記１１から１５のいずれか一に記載の半
導体装置において、上記絶縁膜の比誘電率は１３以上で
あることを特徴とする半導体装置、（１７）上記１１か
ら１６のいずれか一に記載の半導体装置において、上記
絶縁膜の結晶構造は蛍石構造であり、上記半導体層の結
晶構造はダイアモンド構造又は閃亜鉛鉱型構造であるこ
とを特徴とする半導体装置、（１８）上記１１から１７
のいずれか一に記載の半導体装置において、上記絶縁膜
はエピタキシャル成長層であることを特徴とする半導体
装置、（１９）上記１１から１８のいずれか一に記載の
半導体装置において、上記半導体層は単結晶であること
を特徴とする半導体装置によって達成される。
（１）半導体層と該半導体層上に設けられた絶縁膜とを
有する半導体装置において、上記絶縁膜はフッ化鉛を含
むことを特徴とする半導体装置、（２）上記１記載の半
導体装置において、上記絶縁膜は、フッ化鉛と鉛以外の
金属元素のフッ化物との混晶からなり、混晶中の鉛と鉛
以外の金属元素の原子比は、鉛が０．３以上であること
を特徴とする半導体装置、（３）半導体層と該半導体層
上に設けられた絶縁膜とを有する半導体装置において、
上記絶縁膜はフッ素化合物からなり、かつその誘電率が
該半導体層の誘電率以上であることを特徴とする半導体
装置、（４）上記１から３のいずれか一に記載の半導体
装置において、上記絶縁膜の比誘電率は１３以上である
ことを特徴とする半導体装置、（５）上記１から４のい
ずれか一に記載の半導体装置において、上記絶縁膜の結
晶構造は蛍石構造であり、上記半導体層の結晶構造はダ
イアモンド構造又は閃亜鉛鉱型構造であることを特徴と
する半導体装置、（６）上記１から５のいずれか一に記
載の半導体装置において、上記絶縁膜はエピタキシャル
成長層であることを特徴とする半導体装置、（７）上記
１から６のいずれか一に記載の半導体装置において、上
記半導体層は単結晶であることを特徴とする半導体装
置、（８）上記１から７のいずれか一に記載の半導体装
置において、上記半導体層は化合物半導体層であること
を特徴とする半導体装置、（９）上記８記載の半導体装
置において、上記化合物半導体層は、化合物半導体基板
上に設けられ、該化合物半導体基板は、リン化インジウ
ム又はヒ化ガリウムからなることを特徴とする半導体装
置、（１０）上記１から９のいずれか一に記載の半導体
装置において、上記半導体層の少なくとも上記絶縁膜と
対向する面には、硫黄、セレン及びテルルからなる群か
ら選ばれた少なくとも一種の元素を含む表面変性層が設
けられたことを特徴とする半導体装置、（１１）基板、
該基板上に設けられた半導体層、該半導体層上に設けら
れた絶縁膜及び該半導体層の導電性を制御するために該
絶縁膜上に設けられたゲート電極を有する半導体装置に
おいて、上記絶縁膜はフッ化鉛を含むことを特徴とする
半導体装置、（１２）基板、該基板上に設けられたコレ
クタ層、該コレクタ層上に設けられたベース層、該ベー
ス層上に設けられた所望のパターンのエミッタ層及び該
ベース層上と該エミッタ層側壁の間に設けられた絶縁膜
を有する半導体装置において、上記コレクタ層、ベース
層及びエミッタ層は同じ構造の半導体層からなり、上記
絶縁膜はフッ化鉛を含むことを特徴とする半導体装置、
（１３）上記１１又は１２記載の半導体装置において、
上記絶縁膜は、フッ化鉛と鉛以外の金属元素のフッ化物
との混晶からなり、混晶中の鉛と鉛以外の金属元素の原
子比は、鉛が０．３以上であることを特徴とする半導体
装置、（１４）基板、該基板上に設けられた半導体層、
該半導体層上に設けられた絶縁膜及び該半導体層の導電
性を制御するために該絶縁膜上に設けられたゲート電極
を有する半導体装置において、上記絶縁膜はフッ素化合
物からなり、かつその誘電率が該半導体層の誘電率以上
であることを特徴とする半導体装置、（１５）基板、該
基板上に設けられたコレクタ層、該コレクタ層上に設け
られたベース層、該ベース層上に設けられた所望のパタ
ーンのエミッタ層及び該ベース層上と該エミッタ層側壁
の間に設けられた絶縁膜を有する半導体装置において、
上記絶縁膜はフッ素化合物からなり、かつその誘電率が
上記コレクタ層、ベース層及びエミッタ層を構成する半
導体層の誘電率以上であることを特徴とする半導体装
置、（１６）上記１１から１５のいずれか一に記載の半
導体装置において、上記絶縁膜の比誘電率は１３以上で
あることを特徴とする半導体装置、（１７）上記１１か
ら１６のいずれか一に記載の半導体装置において、上記
絶縁膜の結晶構造は蛍石構造であり、上記半導体層の結
晶構造はダイアモンド構造又は閃亜鉛鉱型構造であるこ
とを特徴とする半導体装置、（１８）上記１１から１７
のいずれか一に記載の半導体装置において、上記絶縁膜
はエピタキシャル成長層であることを特徴とする半導体
装置、（１９）上記１１から１８のいずれか一に記載の
半導体装置において、上記半導体層は単結晶であること
を特徴とする半導体装置によって達成される。
【０００９】上記第２の目的は、（２０）半導体層上
に、フッ化鉛を含む絶縁膜を分子線を用いてエピタキシ
ャル成長させる工程を少なくとも有することを特徴とす
る半導体装置の製造方法、（２１）上記２０記載の半導
体装置の製造方法において、上記絶縁膜は、フッ化鉛と
鉛以外の金属元素のフッ化物との混晶からなり、混晶中
の鉛と鉛以外の金属元素の原子比は、鉛が０．３以上で
あることを特徴とする半導体装置の製造方法、（２２）
半導体層上に、フッ素化合物からなり、かつ誘電率が該
半導体層の誘電率以上である絶縁膜を分子線を用いてエ
ピタキシャル成長させる工程を少なくとも有することを
特徴とする半導体装置の製造方法、（２３）上記２０か
ら２２のいずれか一に記載の半導体装置の製造方法にお
いて、上記半導体層を表面安定化処理し、その表面に、
硫黄、セレン及びテルルからなる群から選ばれた少なく
とも一種の元素を含む表面変性層を形成する工程を上記
エピタキシャル成長させる工程の前に行うことを特徴と
する半導体装置の製造方法、（２４）化合物半導体基板
上に、化合物半導体層を形成する工程及び形成された化
合物半導体層上に、フッ化鉛を含む絶縁膜を分子線を用
いてエピタキシャル成長させる工程を少なくとも有する
ことを特徴とする半導体装置の製造方法、（２５）上記
２４記載の半導体装置の製造方法において、上記絶縁膜
は、フッ化鉛と鉛以外の金属元素のフッ化物との混晶か
らなり、混晶中の鉛と鉛以外の金属元素の原子比は、鉛
が０．３以上であることを特徴とする半導体装置の製造
方法、（２６）化合物半導体基板上に、化合物半導体層
を形成する工程及び形成された化合物半導体層上に、フ
ッ素化合物からなり、かつ誘電率が該半導体層の誘電率
以上である絶縁膜を分子線を用いてエピタキシャル成長
させる工程を少なくとも有することを特徴とする半導体
装置の製造方法、（２７）上記２４から２６のいずれか
一に記載の半導体装置の製造方法において、上記化合物
半導体基板は、リン化インジウム又はヒ化ガリウムであ
ることを特徴とする半導体装置の製造方法、（２８）上
記２４から２７のいずれか一に記載の半導体装置の製造
方法において、上記半導体層を表面安定化処理し、その
表面に、硫黄、セレン及びテルルからなる群から選ばれ
た少なくとも一種の元素を含む表面変性層を形成する工
程を、上記化合物半導体層を形成する工程の後、かつ上
記エピタキシャル成長させる工程の前に行うことを特徴
とする半導体装置の製造方法、（２９）上記２０から２
８のいずれか一に記載の半導体装置の製造方法におい
て、上記絶縁膜の比誘電率は１３以上であることを特徴
とする半導体装置の製造方法、（３０）上記２０から２
９のいずれか一に記載の半導体装置の製造方法におい
て、上記絶縁膜の結晶構造は蛍石構造であり、上記半導
体層の結晶構造はダイアモンド構造又は閃亜鉛鉱型構造
であることを特徴とする半導体装置の製造方法、（３
１）上記２０から３０のいずれか一に記載の半導体装置
の製造方法において、上記半導体層は単結晶であること
を特徴とする半導体装置の製造方法によって達成され
る。
に、フッ化鉛を含む絶縁膜を分子線を用いてエピタキシ
ャル成長させる工程を少なくとも有することを特徴とす
る半導体装置の製造方法、（２１）上記２０記載の半導
体装置の製造方法において、上記絶縁膜は、フッ化鉛と
鉛以外の金属元素のフッ化物との混晶からなり、混晶中
の鉛と鉛以外の金属元素の原子比は、鉛が０．３以上で
あることを特徴とする半導体装置の製造方法、（２２）
半導体層上に、フッ素化合物からなり、かつ誘電率が該
半導体層の誘電率以上である絶縁膜を分子線を用いてエ
ピタキシャル成長させる工程を少なくとも有することを
特徴とする半導体装置の製造方法、（２３）上記２０か
ら２２のいずれか一に記載の半導体装置の製造方法にお
いて、上記半導体層を表面安定化処理し、その表面に、
硫黄、セレン及びテルルからなる群から選ばれた少なく
とも一種の元素を含む表面変性層を形成する工程を上記
エピタキシャル成長させる工程の前に行うことを特徴と
する半導体装置の製造方法、（２４）化合物半導体基板
上に、化合物半導体層を形成する工程及び形成された化
合物半導体層上に、フッ化鉛を含む絶縁膜を分子線を用
いてエピタキシャル成長させる工程を少なくとも有する
ことを特徴とする半導体装置の製造方法、（２５）上記
２４記載の半導体装置の製造方法において、上記絶縁膜
は、フッ化鉛と鉛以外の金属元素のフッ化物との混晶か
らなり、混晶中の鉛と鉛以外の金属元素の原子比は、鉛
が０．３以上であることを特徴とする半導体装置の製造
方法、（２６）化合物半導体基板上に、化合物半導体層
を形成する工程及び形成された化合物半導体層上に、フ
ッ素化合物からなり、かつ誘電率が該半導体層の誘電率
以上である絶縁膜を分子線を用いてエピタキシャル成長
させる工程を少なくとも有することを特徴とする半導体
装置の製造方法、（２７）上記２４から２６のいずれか
一に記載の半導体装置の製造方法において、上記化合物
半導体基板は、リン化インジウム又はヒ化ガリウムであ
ることを特徴とする半導体装置の製造方法、（２８）上
記２４から２７のいずれか一に記載の半導体装置の製造
方法において、上記半導体層を表面安定化処理し、その
表面に、硫黄、セレン及びテルルからなる群から選ばれ
た少なくとも一種の元素を含む表面変性層を形成する工
程を、上記化合物半導体層を形成する工程の後、かつ上
記エピタキシャル成長させる工程の前に行うことを特徴
とする半導体装置の製造方法、（２９）上記２０から２
８のいずれか一に記載の半導体装置の製造方法におい
て、上記絶縁膜の比誘電率は１３以上であることを特徴
とする半導体装置の製造方法、（３０）上記２０から２
９のいずれか一に記載の半導体装置の製造方法におい
て、上記絶縁膜の結晶構造は蛍石構造であり、上記半導
体層の結晶構造はダイアモンド構造又は閃亜鉛鉱型構造
であることを特徴とする半導体装置の製造方法、（３
１）上記２０から３０のいずれか一に記載の半導体装置
の製造方法において、上記半導体層は単結晶であること
を特徴とする半導体装置の製造方法によって達成され
る。
【００１０】上記本発明の半導体装置の主要部の構造を
図１に示す。半導体層１０の上に絶縁膜１１が形成され
ている。絶縁膜１１は、フッ素化合物からなり、かつそ
の誘電率が半導体層１０の誘電率以上のものであるか又
はフッ化鉛を含むものである。半導体層１０と絶縁膜１
１の間には他の層が置かれていてもよい。また、半導体
層１０は、半導体基板上に設けられた層であっても、半
導体基板そのものであってもよい。
図１に示す。半導体層１０の上に絶縁膜１１が形成され
ている。絶縁膜１１は、フッ素化合物からなり、かつそ
の誘電率が半導体層１０の誘電率以上のものであるか又
はフッ化鉛を含むものである。半導体層１０と絶縁膜１
１の間には他の層が置かれていてもよい。また、半導体
層１０は、半導体基板上に設けられた層であっても、半
導体基板そのものであってもよい。
【００１１】上記２３項、２８項に記載の表面安定化処
理の方法は、種々の方法が用いられる。半導体層を（Ｎ
Ｈ3）2Ｓの溶液と接触させる方法、半導体層を２００℃
〜３００℃に加熱し、Ｓｅ、Ｔｅ等の分子線を照射する
方法、半導体層を２００℃〜３００℃に加熱し、Ｈ2Ｓ
等と反応させる方法等が用いられる。
理の方法は、種々の方法が用いられる。半導体層を（Ｎ
Ｈ3）2Ｓの溶液と接触させる方法、半導体層を２００℃
〜３００℃に加熱し、Ｓｅ、Ｔｅ等の分子線を照射する
方法、半導体層を２００℃〜３００℃に加熱し、Ｈ2Ｓ
等と反応させる方法等が用いられる。
【００１２】
【作用】絶縁膜にフッ化鉛を用いることにより半導体表
面に生じるダングリングボンド（未結合手）がフッ素原
子により終端され、界面準位の発生を抑制することが出
来る。また蛍石構造は、図２に示す様に立方稠密充填配
列の陽イオン２０（例えば鉛イオン）と全ての四面体点
を占める陰イオン２１（例えばフッ素イオン）とからな
っており、四面体点の半分だけが占められている閃亜鉛
鉱型構造とは非常に類似した関係にある。従って絶縁膜
が蛍石構造を有していたり或いはその格子定数が下地の
半導体層の格子定数と能く一致していると、絶縁膜／半
導体界面での結晶性の乱れが小さくなるので半導体層の
上に絶縁膜をエピタキシャルに形成することが容易にな
る。そこで絶縁膜の結晶構造が蛍石構造である場合、或
いは絶縁膜の格子定数が半導体層に一致する場合には半
導体層の上に単結晶の絶縁膜を形成することが容易にな
る。これにより絶縁膜中の欠陥を低減することができ、
絶縁膜中を流れるリーク電流を小さくすることができ
る。特にフッ化鉛をＩｎＰ基板上、或いはＩｎＰ基板に
格子整合した半導体上にエピタキシャルに成長させた場
合、半導体とフッ化鉛との格子不整合が小さく（約１
％）、単結晶のフッ化鉛からなる絶縁膜を形成すること
が容易となる。また、フッ化鉛からなる絶縁膜を形成す
る手段として分子線エピタキシ（Molecular Beam Epita
xy）法を用いれば絶縁膜をエピタキシャルに成長するこ
とが容易にできる。
面に生じるダングリングボンド（未結合手）がフッ素原
子により終端され、界面準位の発生を抑制することが出
来る。また蛍石構造は、図２に示す様に立方稠密充填配
列の陽イオン２０（例えば鉛イオン）と全ての四面体点
を占める陰イオン２１（例えばフッ素イオン）とからな
っており、四面体点の半分だけが占められている閃亜鉛
鉱型構造とは非常に類似した関係にある。従って絶縁膜
が蛍石構造を有していたり或いはその格子定数が下地の
半導体層の格子定数と能く一致していると、絶縁膜／半
導体界面での結晶性の乱れが小さくなるので半導体層の
上に絶縁膜をエピタキシャルに形成することが容易にな
る。そこで絶縁膜の結晶構造が蛍石構造である場合、或
いは絶縁膜の格子定数が半導体層に一致する場合には半
導体層の上に単結晶の絶縁膜を形成することが容易にな
る。これにより絶縁膜中の欠陥を低減することができ、
絶縁膜中を流れるリーク電流を小さくすることができ
る。特にフッ化鉛をＩｎＰ基板上、或いはＩｎＰ基板に
格子整合した半導体上にエピタキシャルに成長させた場
合、半導体とフッ化鉛との格子不整合が小さく（約１
％）、単結晶のフッ化鉛からなる絶縁膜を形成すること
が容易となる。また、フッ化鉛からなる絶縁膜を形成す
る手段として分子線エピタキシ（Molecular Beam Epita
xy）法を用いれば絶縁膜をエピタキシャルに成長するこ
とが容易にできる。
【００１３】さらにフッ化鉛の比誘電率は２６．３であ
り、従来の半導体装置に用いられている酸化シリコンや
窒化シリコン等に比べ約４倍から８倍程度大きく、また
ＨＩＧＦＥＴにおいてゲート絶縁膜として用いられるＡ
ｌＧａＡｓ等と比べても２倍程度大きい。この為同じゲ
ート電圧下であってもフッ化鉛をゲート絶縁膜に用いる
ことにより導電層の厚さを１／２倍から１／８倍程度に
することができる。相互コンダクタンスの値は導電層の
厚さに反比例するのでこの場合、相互コンダクタンスの
値を従来の素子に比べ約２倍から８倍に大きくすること
が可能となる。またフッ化鉛にフッ化カルシウム、フッ
化ストロンチウム等を加えて半導体と格子整合した混晶
の場合、絶縁膜の誘電率は小さくなるが、その値がＡｌ
ＧａＡｓ等の半導体の誘電率以上であればＨＩＧＦＥＴ
以上の相互コンダクタンスを有するＭＩＳＦＥＴを実現
することができる。その上、フッ化鉛やフッ化鉛にフッ
化カルシウム或はフッ化ストロンチウム等を加えた混晶
の禁制帯幅はＡｌＧａＡｓの禁制帯幅よりも２倍以上広
い。この為ＭＩＳＦＥＴではＨＩＧＦＥＴに比べて数倍
高いゲート電圧を印加することができドレイン電圧の飽
和値も高くすることができるので相互コンダクタンスの
大きな領域で動作することができる。この様な事情はｎ
型ＡｌＧａＡｓ層等をゲート電極と導電層との間に電荷
生成層として設けたいわゆるＨＥＭＴ（High Electoron
Mobility Transistor）に於いても同様である。
り、従来の半導体装置に用いられている酸化シリコンや
窒化シリコン等に比べ約４倍から８倍程度大きく、また
ＨＩＧＦＥＴにおいてゲート絶縁膜として用いられるＡ
ｌＧａＡｓ等と比べても２倍程度大きい。この為同じゲ
ート電圧下であってもフッ化鉛をゲート絶縁膜に用いる
ことにより導電層の厚さを１／２倍から１／８倍程度に
することができる。相互コンダクタンスの値は導電層の
厚さに反比例するのでこの場合、相互コンダクタンスの
値を従来の素子に比べ約２倍から８倍に大きくすること
が可能となる。またフッ化鉛にフッ化カルシウム、フッ
化ストロンチウム等を加えて半導体と格子整合した混晶
の場合、絶縁膜の誘電率は小さくなるが、その値がＡｌ
ＧａＡｓ等の半導体の誘電率以上であればＨＩＧＦＥＴ
以上の相互コンダクタンスを有するＭＩＳＦＥＴを実現
することができる。その上、フッ化鉛やフッ化鉛にフッ
化カルシウム或はフッ化ストロンチウム等を加えた混晶
の禁制帯幅はＡｌＧａＡｓの禁制帯幅よりも２倍以上広
い。この為ＭＩＳＦＥＴではＨＩＧＦＥＴに比べて数倍
高いゲート電圧を印加することができドレイン電圧の飽
和値も高くすることができるので相互コンダクタンスの
大きな領域で動作することができる。この様な事情はｎ
型ＡｌＧａＡｓ層等をゲート電極と導電層との間に電荷
生成層として設けたいわゆるＨＥＭＴ（High Electoron
Mobility Transistor）に於いても同様である。
【００１４】
【実施例】以下、本発明の実施例について述べる。 実施例１ 本発明の第一の実施例としてＭＩＳＦＥＴを作製した例
を図３を用いて説明する。まず分子線エピタキシー法に
よりアンドープＩｎxＧａ1-xＡｓ層３１を半絶縁性Ｉｎ
Ｐ基板３０上に成長した後、引き続き真空中においてフ
ッ化鉛を加熱して得られる分子線を照射してＰｂＦ2か
ら成る絶縁膜３２を形成する（図３（ａ））。この絶縁
膜３２は螢石構造の単結晶である。アンドープＩｎＧａ
Ａｓ層３１のＩｎの混晶比（ｘ）は、ＩｎＰ基板３０と
格子整合する様にｘ＝０．５３とし、絶縁膜３２の膜厚
は５０ｎｍとした。
を図３を用いて説明する。まず分子線エピタキシー法に
よりアンドープＩｎxＧａ1-xＡｓ層３１を半絶縁性Ｉｎ
Ｐ基板３０上に成長した後、引き続き真空中においてフ
ッ化鉛を加熱して得られる分子線を照射してＰｂＦ2か
ら成る絶縁膜３２を形成する（図３（ａ））。この絶縁
膜３２は螢石構造の単結晶である。アンドープＩｎＧａ
Ａｓ層３１のＩｎの混晶比（ｘ）は、ＩｎＰ基板３０と
格子整合する様にｘ＝０．５３とし、絶縁膜３２の膜厚
は５０ｎｍとした。
【００１５】次いで絶縁膜３２上に金属からなるゲート
電極３３を形成し、ゲート電極３３をマスクにして余分
な絶縁膜３２をドライエッチンで除去する（図３
（ｂ））。ゲート長は１μｍとした。次いでアンドープ
ＩｎＧａＡｓ層３１の表面の酸化物や汚染を水素ラジカ
ルビーム等で除去した後、ゲート電極３３を挟んで高濃
度ｎ型ＩｎxＧａ1-xＡｓ層３４を形成する（図３
（ｃ））。最後に高濃度ｎ型ＩｎＧａＡｓ層３４の上に
オーミック電極３５を形成し、ＭＩＳＦＥＴが完成した
（図３（ｄ））。
電極３３を形成し、ゲート電極３３をマスクにして余分
な絶縁膜３２をドライエッチンで除去する（図３
（ｂ））。ゲート長は１μｍとした。次いでアンドープ
ＩｎＧａＡｓ層３１の表面の酸化物や汚染を水素ラジカ
ルビーム等で除去した後、ゲート電極３３を挟んで高濃
度ｎ型ＩｎxＧａ1-xＡｓ層３４を形成する（図３
（ｃ））。最後に高濃度ｎ型ＩｎＧａＡｓ層３４の上に
オーミック電極３５を形成し、ＭＩＳＦＥＴが完成した
（図３（ｄ））。
【００１６】本実施例では絶縁膜／半導体界面のバンド
ギャップ中央での界面準位密度は、１０11／ｃｍ2／ｅ
Ｖ程度と小さい。この為フェルミレベルの界面準位での
ピンニングにより半導体にゲートのバイアスが伝わりに
くくなる問題や、界面準位による容量の増大や高周波特
性の劣化が殆どない高速の素子が得られた。本素子で用
いた絶縁膜の比誘電率は約２６．３であり、この為本素
子の伝達コンダクタンスを約７２０ｍＳ／ｍｍと大幅に
向上することができた。
ギャップ中央での界面準位密度は、１０11／ｃｍ2／ｅ
Ｖ程度と小さい。この為フェルミレベルの界面準位での
ピンニングにより半導体にゲートのバイアスが伝わりに
くくなる問題や、界面準位による容量の増大や高周波特
性の劣化が殆どない高速の素子が得られた。本素子で用
いた絶縁膜の比誘電率は約２６．３であり、この為本素
子の伝達コンダクタンスを約７２０ｍＳ／ｍｍと大幅に
向上することができた。
【００１７】本実施例ではアンドープＩｎＧａＡｓ層３
１上に直接絶縁膜３２を形成しているが、セレン分子線
を照射してアンドープＩｎＧａＡｓ層３１の表面にセレ
ン化物からなる変性層を形成した後、絶縁膜３２を形成
しても良い。また、セレン分子線の変わりにテルル分子
線を照射して同様にテルル化物からなる変性層を形成し
手もよい。さらにまた、絶縁膜３２をＰｂＦ2とＳｒ
Ｆ2、ＣａＦ2、ＭｇＦ2等との混晶にして下地の半導体
と格子整合させても良い。混晶とするときＰｂとＳｒ、
Ｃａ、Ｍｇとの原子比は、Ｐｂが０．３以上であること
が好ましい。この場合、半導体／絶縁膜界面での界面準
位の発生を更に能く抑制することが可能となり更に高性
能の素子が得られる。
１上に直接絶縁膜３２を形成しているが、セレン分子線
を照射してアンドープＩｎＧａＡｓ層３１の表面にセレ
ン化物からなる変性層を形成した後、絶縁膜３２を形成
しても良い。また、セレン分子線の変わりにテルル分子
線を照射して同様にテルル化物からなる変性層を形成し
手もよい。さらにまた、絶縁膜３２をＰｂＦ2とＳｒ
Ｆ2、ＣａＦ2、ＭｇＦ2等との混晶にして下地の半導体
と格子整合させても良い。混晶とするときＰｂとＳｒ、
Ｃａ、Ｍｇとの原子比は、Ｐｂが０．３以上であること
が好ましい。この場合、半導体／絶縁膜界面での界面準
位の発生を更に能く抑制することが可能となり更に高性
能の素子が得られる。
【００１８】以上、化合物半導体として結晶構造が閃亜
鉛鉱型構造のＩｎＧａＡｓを用いた場合について説明し
たが、同様の結晶構造のＩｎＰ、ＩｎＧａＡｓＰ、Ｇａ
Ａｓ又はダイアモンド構造のＳｉ、ＳｉＧｅ等の半導体
を用いた場合も同様の結果が得られた。
鉛鉱型構造のＩｎＧａＡｓを用いた場合について説明し
たが、同様の結晶構造のＩｎＰ、ＩｎＧａＡｓＰ、Ｇａ
Ａｓ又はダイアモンド構造のＳｉ、ＳｉＧｅ等の半導体
を用いた場合も同様の結果が得られた。
【００１９】実施例２ 次に本発明の第二の実施例である電界効果型トランジス
タについて図４〜図７を用いて説明する。分子線エピタ
キシー法により半絶縁性ＧａＡｓ基板４０上にアンドー
プＧａＡｓ層４１、Ｓｉを１×１０18／ｃｍ3を含むｎ
型ＧａＡｓ層４２、アンドープＡｌxＧａ1-xＡｓ層４３
を順次成長した後、引き続き真空中においてフッ化鉛及
びフッ化カルシウムを加熱して得られる分子線を用いて
フッ化鉛及びフッ化カルシウムの混晶（ＰｂyＣａ1-yＦ
2）からなる絶縁膜４４を形成する（図４）。絶縁膜４
４の混晶比（ｙ）は絶縁膜４４がアンドープＡｌxＧａ
1-xＡｓ層４３と格子整合するようにｙ＝０．４０とし
た。また、ｎ型ＧａＡｓ層４２の厚さは１０ｎｍ、アン
ドープＡｌxＧａ1-xＡｓ層４３のｘの値は０．２、その
厚さは２０ｎｍ、絶縁膜４４の厚さは３０ｎｍとした。
タについて図４〜図７を用いて説明する。分子線エピタ
キシー法により半絶縁性ＧａＡｓ基板４０上にアンドー
プＧａＡｓ層４１、Ｓｉを１×１０18／ｃｍ3を含むｎ
型ＧａＡｓ層４２、アンドープＡｌxＧａ1-xＡｓ層４３
を順次成長した後、引き続き真空中においてフッ化鉛及
びフッ化カルシウムを加熱して得られる分子線を用いて
フッ化鉛及びフッ化カルシウムの混晶（ＰｂyＣａ1-yＦ
2）からなる絶縁膜４４を形成する（図４）。絶縁膜４
４の混晶比（ｙ）は絶縁膜４４がアンドープＡｌxＧａ
1-xＡｓ層４３と格子整合するようにｙ＝０．４０とし
た。また、ｎ型ＧａＡｓ層４２の厚さは１０ｎｍ、アン
ドープＡｌxＧａ1-xＡｓ層４３のｘの値は０．２、その
厚さは２０ｎｍ、絶縁膜４４の厚さは３０ｎｍとした。
【００２０】次いで絶縁膜４４上にゲート電極３３を形
成し、ゲート電極３３をマスクにして余分な絶縁膜４４
及びアンドープＡｌxＧａ1-xＡｓ層４３を除去する（図
５）。ゲート長は１μｍとした。次いでｎ型ＧａＡｓ層
４２の表面の酸化物や汚染を水素ラジカルビーム等で除
去した後、ゲート電極３３を挟んで高濃度ｎ型ＧａＡｓ
層４５を形成する（図６）。最後に高濃度ｎ型ＧａＡｓ
層４５上にオーミック電極３５を形成し、ＭＩＳＦＥＴ
が完成した（図７）。
成し、ゲート電極３３をマスクにして余分な絶縁膜４４
及びアンドープＡｌxＧａ1-xＡｓ層４３を除去する（図
５）。ゲート長は１μｍとした。次いでｎ型ＧａＡｓ層
４２の表面の酸化物や汚染を水素ラジカルビーム等で除
去した後、ゲート電極３３を挟んで高濃度ｎ型ＧａＡｓ
層４５を形成する（図６）。最後に高濃度ｎ型ＧａＡｓ
層４５上にオーミック電極３５を形成し、ＭＩＳＦＥＴ
が完成した（図７）。
【００２１】本実施例のトランジスタは前述の第一の実
施例と同様にＭＩＳ型構造を有するが導電層としてｎ型
ＧａＡｓ層４２を用いており、また導電層と絶縁膜との
間にアンドープＡｌxＧａ1-xＡｓ層４３が挿入されてい
る。さらに絶縁膜を半導体に格子整合させる為にフッ化
鉛とフッ化カルシウムとの混晶にして絶縁膜の格子定数
を半導体に一致させている点が第一の実施例と異なる。
ゲート電極３３にバイアスを印加するとｎ型ＧａＡｓ層
４２中の導電キャリアの数が変わり、トランジスタ動作
が得られる。従来のＭＩＳ型素子では絶縁膜／半導体界
面に発生するトラップ準位によりフェルミレベルがピン
ニングされるのでゲートバイアスを変化させてもｎ型Ｇ
ａＡｓ層４２中の空乏層の幅が変化しにくくなる問題が
あるが、本実施例では絶縁膜が半導体と格子の整合性を
保ちながらエピタキシャルに形成されているので界面準
位の発生が抑制され、界面準位によるフェルミレベルの
ピンニングの問題が回避できる。
施例と同様にＭＩＳ型構造を有するが導電層としてｎ型
ＧａＡｓ層４２を用いており、また導電層と絶縁膜との
間にアンドープＡｌxＧａ1-xＡｓ層４３が挿入されてい
る。さらに絶縁膜を半導体に格子整合させる為にフッ化
鉛とフッ化カルシウムとの混晶にして絶縁膜の格子定数
を半導体に一致させている点が第一の実施例と異なる。
ゲート電極３３にバイアスを印加するとｎ型ＧａＡｓ層
４２中の導電キャリアの数が変わり、トランジスタ動作
が得られる。従来のＭＩＳ型素子では絶縁膜／半導体界
面に発生するトラップ準位によりフェルミレベルがピン
ニングされるのでゲートバイアスを変化させてもｎ型Ｇ
ａＡｓ層４２中の空乏層の幅が変化しにくくなる問題が
あるが、本実施例では絶縁膜が半導体と格子の整合性を
保ちながらエピタキシャルに形成されているので界面準
位の発生が抑制され、界面準位によるフェルミレベルの
ピンニングの問題が回避できる。
【００２２】本実施例では電界効果トランジスタでは導
電層と絶縁膜とがアンドープＡｌＧａＡｓ層で分離され
ているので前記第一の実施例のトランジスタに比べ導電
層を流れる電子が絶縁膜４４中の欠陥の影響を受けにく
い特徴がある。本実施例では絶縁膜の比誘電率は約１
４．５になり、ｎ型ＧａＡｓ層４２の厚さを１０ｎｍ、
アンドープＡｌxＧａ1-xＡｓ層４３の厚さを２０ｎｍ、
絶縁膜４４の厚さを３０ｎｍとした場合の伝達コンダク
タンスを約２８０ｍＳ／ｍｍに向上することができた。
電層と絶縁膜とがアンドープＡｌＧａＡｓ層で分離され
ているので前記第一の実施例のトランジスタに比べ導電
層を流れる電子が絶縁膜４４中の欠陥の影響を受けにく
い特徴がある。本実施例では絶縁膜の比誘電率は約１
４．５になり、ｎ型ＧａＡｓ層４２の厚さを１０ｎｍ、
アンドープＡｌxＧａ1-xＡｓ層４３の厚さを２０ｎｍ、
絶縁膜４４の厚さを３０ｎｍとした場合の伝達コンダク
タンスを約２８０ｍＳ／ｍｍに向上することができた。
【００２３】本実施例においてｎ型ＧａＡｓ層４２を省
いても良い。この場合アンドープＡｌxＧａ1-xＡｓ層４
３をｎ型ＡｌＧａＡｓ層に置き換えても良く、或いはア
ンドープＡｌxＧａ1-xＡｓ層４３の上にｎ型ＡｌＧａＡ
ｓ層を積層しても良い。何れの場合もアンドープＧａＡ
ｓ層４１とｎ型ＡｌＧａＡｓ層、或いはアンドープＧａ
Ａｓ層４１とアンドープＡｌxＧａ1-xＡｓ層４３との界
面に誘起される２次元電子ガスが導電層として働く。こ
れらの場合も導電層と絶縁膜とが分離されているので導
電層を流れる電子が絶縁膜中の欠陥の影響を受けにくい
こと、さらに絶縁膜がゲート電極の下にある為ゲート電
極に流れ込むリーク電流が小さく大きな動作マージンが
得られることは同様である。また絶縁膜の形成の前に半
導体層の表面にセレン化物からなる変性層を形成すると
さらに効果的であることも同様である。以上、ＡｌＧａ
Ａｓ／ＧａＡｓヘテロ構造の場合について示したが、Ｉ
ｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、
Ｓｉ、ＳｉＧｅ等の他の半導体を用いた場合も同様の結
果が得られた。
いても良い。この場合アンドープＡｌxＧａ1-xＡｓ層４
３をｎ型ＡｌＧａＡｓ層に置き換えても良く、或いはア
ンドープＡｌxＧａ1-xＡｓ層４３の上にｎ型ＡｌＧａＡ
ｓ層を積層しても良い。何れの場合もアンドープＧａＡ
ｓ層４１とｎ型ＡｌＧａＡｓ層、或いはアンドープＧａ
Ａｓ層４１とアンドープＡｌxＧａ1-xＡｓ層４３との界
面に誘起される２次元電子ガスが導電層として働く。こ
れらの場合も導電層と絶縁膜とが分離されているので導
電層を流れる電子が絶縁膜中の欠陥の影響を受けにくい
こと、さらに絶縁膜がゲート電極の下にある為ゲート電
極に流れ込むリーク電流が小さく大きな動作マージンが
得られることは同様である。また絶縁膜の形成の前に半
導体層の表面にセレン化物からなる変性層を形成すると
さらに効果的であることも同様である。以上、ＡｌＧａ
Ａｓ／ＧａＡｓヘテロ構造の場合について示したが、Ｉ
ｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、
Ｓｉ、ＳｉＧｅ等の他の半導体を用いた場合も同様の結
果が得られた。
【００２４】実施例３ 次に本発明を化合物半導体ヘテロ構造バイポーラトラン
ジスタ（Heterostructure Bipolar Transistor，ＨＢ
Ｔ）の表面保護膜に応用した実施例について図８〜図１
１を用いて説明する。図８〜図１１は本発明のＡｌＧａ
Ａｓ／ＧａＡｓＨＢＴの製造工程を示す断面図である。
初めに図８に示した様に半絶縁性ＧａＡｓ基板４０上に
高濃度ｎ型ＧａＡｓ層５０、ｎ型ＧａＡｓ層５１、ｐ型
ＧａＡｓ層５２、ｎ型ＡｌＧａＡｓ層５３、高濃度ｎ型
ＧａＡｓ層５４を順次エピタキシャルに成長した後、エ
ミッタ電極５５を形成する。
ジスタ（Heterostructure Bipolar Transistor，ＨＢ
Ｔ）の表面保護膜に応用した実施例について図８〜図１
１を用いて説明する。図８〜図１１は本発明のＡｌＧａ
Ａｓ／ＧａＡｓＨＢＴの製造工程を示す断面図である。
初めに図８に示した様に半絶縁性ＧａＡｓ基板４０上に
高濃度ｎ型ＧａＡｓ層５０、ｎ型ＧａＡｓ層５１、ｐ型
ＧａＡｓ層５２、ｎ型ＡｌＧａＡｓ層５３、高濃度ｎ型
ＧａＡｓ層５４を順次エピタキシャルに成長した後、エ
ミッタ電極５５を形成する。
【００２５】次いで図９に示した様にエミッタ電極５５
をマスクにして高濃度ｎ型ＧａＡｓ層５４及びｎ型Ａｌ
ＧａＡｓ層５３の不要な部分を除去し、次いで露出した
表面を真空中において加熱して浄化した後、セレン分子
線を照射してセレン化物からなる変性層５６を形成す
る。変性層は、セレン化水素等のセレン化物ガスを用い
て形成してもよい。引き続いて図１０に示した様に真空
中でフッ化鉛からなる分子線を照射してＰｂＦ2からな
る側壁５７をエミッタ電極５５の側部に形成した後、側
壁５７を挟んでベース電極５８を形成する。最後にコレ
クタ電極領域の側壁５７、変性層５６、ｐ型ＧａＡｓ層
５２及びｎ型ＧａＡｓ層５１を除去してコレクタ電極５
９を形成し、ＨＢＴが完成した。
をマスクにして高濃度ｎ型ＧａＡｓ層５４及びｎ型Ａｌ
ＧａＡｓ層５３の不要な部分を除去し、次いで露出した
表面を真空中において加熱して浄化した後、セレン分子
線を照射してセレン化物からなる変性層５６を形成す
る。変性層は、セレン化水素等のセレン化物ガスを用い
て形成してもよい。引き続いて図１０に示した様に真空
中でフッ化鉛からなる分子線を照射してＰｂＦ2からな
る側壁５７をエミッタ電極５５の側部に形成した後、側
壁５７を挟んでベース電極５８を形成する。最後にコレ
クタ電極領域の側壁５７、変性層５６、ｐ型ＧａＡｓ層
５２及びｎ型ＧａＡｓ層５１を除去してコレクタ電極５
９を形成し、ＨＢＴが完成した。
【００２６】本実施例では側壁５７が本発明の構造の絶
縁膜に相当し、かつ下地の半導体表面にセレン化物から
なる変性層５６が形成されて半導体表面が安定化されて
いる為に側壁５７と下地の半導体との界面での界面準位
の発生がより効果的に抑えられている。この為ｎ型Ａｌ
ＧａＡｓ層５３からｐ型ＧａＡｓ層５２に注入された電
子は界面準位を介して再結合して消失することなくコレ
クタ層であるｎ型ＧａＡｓ層５１に拡散することがで
き、トランジスタのゲインのロスを低減することができ
る。本トランジスタでは、従来のＳｉＯ2からなる側壁
を用いた変性層のない素子に比べゲインを５倍以上向上
させることができた。また、側壁としてＰｂＦ2とＣａ
Ｆ2或いはＭｇＦ2等からなる下地半導体と格子整合する
混晶を用いてもゲインの向上に同様に効果的であること
は云う迄もない。以上、ＡｌＧａＡｓ／ＧａＡｓヘテロ
構造を有するＨＢＴについて説明したが、ＩｎＧａＡ
ｓ、ＩｎＰ、ＩｎＧａＡｓＰ、Ｓｉ、ＳｉＧｅ等の他の
半導体を用いた場合も同様の結果が得られた。
縁膜に相当し、かつ下地の半導体表面にセレン化物から
なる変性層５６が形成されて半導体表面が安定化されて
いる為に側壁５７と下地の半導体との界面での界面準位
の発生がより効果的に抑えられている。この為ｎ型Ａｌ
ＧａＡｓ層５３からｐ型ＧａＡｓ層５２に注入された電
子は界面準位を介して再結合して消失することなくコレ
クタ層であるｎ型ＧａＡｓ層５１に拡散することがで
き、トランジスタのゲインのロスを低減することができ
る。本トランジスタでは、従来のＳｉＯ2からなる側壁
を用いた変性層のない素子に比べゲインを５倍以上向上
させることができた。また、側壁としてＰｂＦ2とＣａ
Ｆ2或いはＭｇＦ2等からなる下地半導体と格子整合する
混晶を用いてもゲインの向上に同様に効果的であること
は云う迄もない。以上、ＡｌＧａＡｓ／ＧａＡｓヘテロ
構造を有するＨＢＴについて説明したが、ＩｎＧａＡ
ｓ、ＩｎＰ、ＩｎＧａＡｓＰ、Ｓｉ、ＳｉＧｅ等の他の
半導体を用いた場合も同様の結果が得られた。
【００２７】以上、本発明の実施例として３例を説明し
たが、この他の様々な半導体電子、光素子において絶縁
膜／半導体界面の界面準位の減少が望まれる個所におい
て本発明を適用すれば同様の効果が得られる。例えばＭ
ＥＳＦＥＴのソース、ゲート電極間並びにドレイン、ゲ
ート電極間の表面保護膜に適用すれば、保護膜／半導体
界面での界面準位の発生が能く低減することができるの
で界面でのフェルミレベルのピンニングを阻止すること
ができ、キャリアの空乏化に伴う表面層の高抵抗化を抑
えることができる。
たが、この他の様々な半導体電子、光素子において絶縁
膜／半導体界面の界面準位の減少が望まれる個所におい
て本発明を適用すれば同様の効果が得られる。例えばＭ
ＥＳＦＥＴのソース、ゲート電極間並びにドレイン、ゲ
ート電極間の表面保護膜に適用すれば、保護膜／半導体
界面での界面準位の発生が能く低減することができるの
で界面でのフェルミレベルのピンニングを阻止すること
ができ、キャリアの空乏化に伴う表面層の高抵抗化を抑
えることができる。
【００２８】
【発明の効果】本発明によれば、界面準位の少ない良好
な絶縁膜／半導体界面構造が得られ、この構造を電子素
子、光素子等を有する半導体装置に用いれば界面準位に
よる特性劣化の少ない良好な半導体装置が得られる。絶
縁膜の比誘電率が非常に大きいことを利用して、例えば
本発明をＭＩＳ型構造を有する電界効果トランジスタに
適用すれば、界面準位による特性劣化の少ない高速で動
作マージンの大きな素子が得られる。本発明を化合物半
導体ヘテロ接合バイポーラトランジスタに用いれば、ト
ランジスタの増幅率の低下を阻止することができる。
な絶縁膜／半導体界面構造が得られ、この構造を電子素
子、光素子等を有する半導体装置に用いれば界面準位に
よる特性劣化の少ない良好な半導体装置が得られる。絶
縁膜の比誘電率が非常に大きいことを利用して、例えば
本発明をＭＩＳ型構造を有する電界効果トランジスタに
適用すれば、界面準位による特性劣化の少ない高速で動
作マージンの大きな素子が得られる。本発明を化合物半
導体ヘテロ接合バイポーラトランジスタに用いれば、ト
ランジスタの増幅率の低下を阻止することができる。
【図１】本発明による絶縁膜／半導体構造を説明する模
式図である。
式図である。
【図２】蛍石構造の結晶構造を示す図である。
【図３】本発明の第一の実施例であるＭＩＳ型電界効果
トランジスタの製造工程を示す断面図である。
トランジスタの製造工程を示す断面図である。
【図４】本発明の第二の実施例であるＭＩＳ型電界効果
トランジスタの製造工程を示す断面図である。
トランジスタの製造工程を示す断面図である。
【図５】本発明の第二の実施例であるＭＩＳ型電界効果
トランジスタの製造工程を示す断面図である。
トランジスタの製造工程を示す断面図である。
【図６】本発明の第二の実施例であるＭＩＳ型電界効果
トランジスタの製造工程を示す断面図である。
トランジスタの製造工程を示す断面図である。
【図７】本発明の第二の実施例であるＭＩＳ型電界効果
トランジスタの製造工程を示す断面図である。
トランジスタの製造工程を示す断面図である。
【図８】本発明の第三の実施例である化合物半導体ヘテ
ロ構造バイポーラトランジスタの製造工程を示す断面図
である。
ロ構造バイポーラトランジスタの製造工程を示す断面図
である。
【図９】本発明の第三の実施例である化合物半導体ヘテ
ロ構造バイポーラトランジスタの製造工程を示す断面図
である。
ロ構造バイポーラトランジスタの製造工程を示す断面図
である。
【図１０】本発明の第三の実施例である化合物半導体ヘ
テロ構造バイポーラトランジスタの製造工程を示す断面
図である。
テロ構造バイポーラトランジスタの製造工程を示す断面
図である。
【図１１】本発明の第三の実施例である化合物半導体ヘ
テロ構造バイポーラトランジスタの製造工程を示す断面
図である。
テロ構造バイポーラトランジスタの製造工程を示す断面
図である。
１０ 半導体層 １１、３２、４４ 絶縁膜 ２０ 陽イオン ２１ 陰イオン ３０ 半絶縁性ＩｎＰ基板 ３１ アンドープＩｎＧａＡｓ層 ３３ ゲート電極 ３４ 高濃度ｎ型ＩｎＧａＡｓ層 ３５ オーミック電極 ４０ 半絶縁性ＧａＡｓ基板 ４１ アンドープＧａＡｓ層 ４２、５１ ｎ型ＧａＡｓ層 ４３ アンドープＡｌxＧａ1-xＡｓ層 ４５、５０、５４ 高濃度ｎ型ＧａＡｓ層 ５２ ｐ型ＧａＡｓ層 ５３ ｎ型ＡｌＧａＡｓ層 ５５ エミッタ電極 ５６ 変性層 ５７ 側壁 ５８ ベース電極 ５９ コレクタ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 29/784 7377−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｂ
Claims (31)
- 【請求項１】半導体層と該半導体層上に設けられた絶縁
膜とを有する半導体装置において、上記絶縁膜はフッ化
鉛を含むことを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、上記
絶縁膜は、フッ化鉛と鉛以外の金属元素のフッ化物との
混晶からなり、混晶中の鉛と鉛以外の金属元素の原子比
は、鉛が０．３以上であることを特徴とする半導体装
置。 - 【請求項３】半導体層と該半導体層上に設けられた絶縁
膜とを有する半導体装置において、上記絶縁膜はフッ素
化合物からなり、かつその誘電率が該半導体層の誘電率
以上であることを特徴とする半導体装置。 - 【請求項４】請求項１から３のいずれか一に記載の半導
体装置において、上記絶縁膜の比誘電率は１３以上であ
ることを特徴とする半導体装置。 - 【請求項５】請求項１から４のいずれか一に記載の半導
体装置において、上記絶縁膜の結晶構造は蛍石構造であ
り、上記半導体層の結晶構造はダイアモンド構造又は閃
亜鉛鉱型構造であることを特徴とする半導体装置。 - 【請求項６】請求項１から５のいずれか一に記載の半導
体装置において、上記絶縁膜はエピタキシャル成長層で
あることを特徴とする半導体装置。 - 【請求項７】請求項１から６のいずれか一に記載の半導
体装置において、上記半導体層は単結晶であることを特
徴とする半導体装置。 - 【請求項８】請求項１から７のいずれか一に記載の半導
体装置において、上記半導体層は化合物半導体層である
ことを特徴とする半導体装置。 - 【請求項９】請求項８記載の半導体装置において、上記
化合物半導体層は、化合物半導体基板上に設けられ、該
化合物半導体基板は、リン化インジウム又はヒ化ガリウ
ムからなることを特徴とする半導体装置。 - 【請求項１０】請求項１から９のいずれか一に記載の半
導体装置において、上記半導体層の少なくとも上記絶縁
膜と対向する面には、硫黄、セレン及びテルルからなる
群から選ばれた少なくとも一種の元素を含む表面変性層
が設けられたことを特徴とする半導体装置。 - 【請求項１１】基板、該基板上に設けられた半導体層、
該半導体層上に設けられた絶縁膜及び該半導体層の導電
性を制御するために該絶縁膜上に設けられたゲート電極
を有する半導体装置において、上記絶縁膜はフッ化鉛を
含むことを特徴とする半導体装置。 - 【請求項１２】基板、該基板上に設けられたコレクタ
層、該コレクタ層上に設けられたベース層、該ベース層
上に設けられた所望のパターンのエミッタ層及び該ベー
ス層上と該エミッタ層側壁の間に設けられた絶縁膜を有
する半導体装置において、上記コレクタ層、ベース層及
びエミッタ層は同じ構造の半導体層からなり、上記絶縁
膜はフッ化鉛を含むことを特徴とする半導体装置。 - 【請求項１３】請求項１１又は１２記載の半導体装置に
おいて、上記絶縁膜は、フッ化鉛と鉛以外の金属元素の
フッ化物との混晶からなり、混晶中の鉛と鉛以外の金属
元素の原子比は、鉛が０．３以上であることを特徴とす
る半導体装置。 - 【請求項１４】基板、該基板上に設けられた半導体層、
該半導体層上に設けられた絶縁膜及び該半導体層の導電
性を制御するために該絶縁膜上に設けられたゲート電極
を有する半導体装置において、上記絶縁膜はフッ素化合
物からなり、かつその誘電率が該半導体層の誘電率以上
であることを特徴とする半導体装置。 - 【請求項１５】基板、該基板上に設けられたコレクタ
層、該コレクタ層上に設けられたベース層、該ベース層
上に設けられた所望のパターンのエミッタ層及び該ベー
ス層上と該エミッタ層側壁の間に設けられた絶縁膜を有
する半導体装置において、上記絶縁膜はフッ素化合物か
らなり、かつその誘電率が上記コレクタ層、ベース層及
びエミッタ層を構成する半導体層の誘電率以上であるこ
とを特徴とする半導体装置。 - 【請求項１６】請求項１１から１５のいずれか一に記載
の半導体装置において、上記絶縁膜の比誘電率は１３以
上であることを特徴とする半導体装置。 - 【請求項１７】請求項１１から１６のいずれか一に記載
の半導体装置において、上記絶縁膜の結晶構造は蛍石構
造であり、上記半導体層の結晶構造はダイアモンド構造
又は閃亜鉛鉱型構造であることを特徴とする半導体装
置。 - 【請求項１８】請求項１１から１７のいずれか一に記載
の半導体装置において、上記絶縁膜はエピタキシャル成
長層であることを特徴とする半導体装置。 - 【請求項１９】請求項１１から１８のいずれか一に記載
の半導体装置において、上記半導体層は単結晶であるこ
とを特徴とする半導体装置。 - 【請求項２０】半導体層上に、フッ化鉛を含む絶縁膜を
分子線を用いてエピタキシャル成長させる工程を少なく
とも有することを特徴とする半導体装置の製造方法。 - 【請求項２１】請求項２０記載の半導体装置の製造方法
において、上記絶縁膜は、フッ化鉛と鉛以外の金属元素
のフッ化物との混晶からなり、混晶中の鉛と鉛以外の金
属元素の原子比は、鉛が０．３以上であることを特徴と
する半導体装置の製造方法。 - 【請求項２２】半導体層上に、フッ素化合物からなり、
かつ誘電率が該半導体層の誘電率以上である絶縁膜を分
子線を用いてエピタキシャル成長させる工程を少なくと
も有することを特徴とする半導体装置の製造方法。 - 【請求項２３】請求項２０から２２のいずれか一に記載
の半導体装置の製造方法において、上記半導体層を表面
安定化処理し、その表面に、硫黄、セレン及びテルルか
らなる群から選ばれた少なくとも一種の元素を含む表面
変性層を形成する工程を上記エピタキシャル成長させる
工程の前に行うことを特徴とする半導体装置の製造方
法。 - 【請求項２４】化合物半導体基板上に、化合物半導体層
を形成する工程及び形成された化合物半導体層上に、フ
ッ化鉛を含む絶縁膜を分子線を用いてエピタキシャル成
長させる工程を少なくとも有することを特徴とする半導
体装置の製造方法。 - 【請求項２５】請求項２４記載の半導体装置の製造方法
において、上記絶縁膜は、フッ化鉛と鉛以外の金属元素
のフッ化物との混晶からなり、混晶中の鉛と鉛以外の金
属元素の原子比は、鉛が０．３以上であることを特徴と
する半導体装置の製造方法。 - 【請求項２６】化合物半導体基板上に、化合物半導体層
を形成する工程及び形成された化合物半導体層上に、フ
ッ素化合物からなり、かつ誘電率が該半導体層の誘電率
以上である絶縁膜を分子線を用いてエピタキシャル成長
させる工程を少なくとも有することを特徴とする半導体
装置の製造方法。 - 【請求項２７】請求項２４から２６のいずれか一に記載
の半導体装置の製造方法において、上記化合物半導体基
板は、リン化インジウム又はヒ化ガリウムであることを
特徴とする半導体装置の製造方法。 - 【請求項２８】請求項２４から２７のいずれか一に記載
の半導体装置の製造方法において、上記半導体層を表面
安定化処理し、その表面に、硫黄、セレン及びテルルか
らなる群から選ばれた少なくとも一種の元素を含む表面
変性層を形成する工程を、上記化合物半導体層を形成す
る工程の後、かつ上記エピタキシャル成長させる工程の
前に行うことを特徴とする半導体装置の製造方法。 - 【請求項２９】請求項２０から２８のいずれか一に記載
の半導体装置の製造方法において、上記絶縁膜の比誘電
率は１３以上であることを特徴とする半導体装置の製造
方法。 - 【請求項３０】請求項２０から２９のいずれか一に記載
の半導体装置の製造方法において、上記絶縁膜の結晶構
造は蛍石構造であり、上記半導体層の結晶構造はダイア
モンド構造又は閃亜鉛鉱型構造であることを特徴とする
半導体装置の製造方法。 - 【請求項３１】請求項２０から３０のいずれか一に記載
の半導体装置の製造方法において、上記半導体層は単結
晶であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14134992A JPH05335346A (ja) | 1992-06-02 | 1992-06-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14134992A JPH05335346A (ja) | 1992-06-02 | 1992-06-02 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335346A true JPH05335346A (ja) | 1993-12-17 |
Family
ID=15289906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14134992A Pending JPH05335346A (ja) | 1992-06-02 | 1992-06-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335346A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078135A (ja) * | 2001-09-05 | 2003-03-14 | Nikko Materials Co Ltd | 半導体装置用ゲート絶縁膜及び同絶縁膜の製造方法 |
| JP2006156816A (ja) * | 2004-11-30 | 2006-06-15 | Sharp Corp | 半導体装置 |
| JP2010093247A (ja) * | 2008-09-16 | 2010-04-22 | Imec | 非シリコンチャネルｍｏｓデバイス中のフェルミレベルピンニングの低減方法 |
| JP2012119636A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2012124438A (ja) * | 2010-12-10 | 2012-06-28 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2013065613A (ja) * | 2011-09-15 | 2013-04-11 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
-
1992
- 1992-06-02 JP JP14134992A patent/JPH05335346A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078135A (ja) * | 2001-09-05 | 2003-03-14 | Nikko Materials Co Ltd | 半導体装置用ゲート絶縁膜及び同絶縁膜の製造方法 |
| JP2006156816A (ja) * | 2004-11-30 | 2006-06-15 | Sharp Corp | 半導体装置 |
| JP2010093247A (ja) * | 2008-09-16 | 2010-04-22 | Imec | 非シリコンチャネルｍｏｓデバイス中のフェルミレベルピンニングの低減方法 |
| JP2012119636A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2012124438A (ja) * | 2010-12-10 | 2012-06-28 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2013065613A (ja) * | 2011-09-15 | 2013-04-11 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
| US9165851B2 (en) | 2011-09-15 | 2015-10-20 | Fujitsu Limited | Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001230407A (ja) | 半導体装置 | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07335867A (ja) | 電界効果トランジスタ | |
| US7187045B2 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
| JP3449116B2 (ja) | 半導体装置 | |
| US5350709A (en) | Method of doping a group III-V compound semiconductor | |
| US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
| JPH0766366A (ja) | 半導体積層構造体およびそれを用いた半導体装置 | |
| US6355951B1 (en) | Field effect semiconductor device | |
| JP3458349B2 (ja) | 半導体装置 | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3156620B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JPH0344919A (ja) | 半導体デバイスの製造方法 | |
| JPH05259077A (ja) | 半導体装置及びその製造方法 | |
| JP2000174261A (ja) | 化合物半導体装置 | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2000196067A (ja) | 窒化物系ｉｉｉ―ｖ族化合物半導体装置 | |
| JP2004507081A (ja) | 集積トランジスタ素子 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPH06267992A (ja) | 半導体装置およびその製造方法 | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JP2773782B2 (ja) | 化合物半導体ヘテロ接合構造 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP2504782B2 (ja) | 電界効果トランジスタの製造方法 |