JP2012119636A - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012119636A
JP2012119636A JP2010270795A JP2010270795A JP2012119636A JP 2012119636 A JP2012119636 A JP 2012119636A JP 2010270795 A JP2010270795 A JP 2010270795A JP 2010270795 A JP2010270795 A JP 2010270795A JP 2012119636 A JP2012119636 A JP 2012119636A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
layer
semiconductor device
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010270795A
Other languages
English (en)
Other versions
JP5786323B2 (ja
Inventor
Shiro Ozaki
史朗 尾崎
Tetsukazu Nakamura
哲一 中村
Toshihiro Tagi
俊裕 多木
Masahito Kanemura
雅仁 金村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010270795A priority Critical patent/JP5786323B2/ja
Priority to US13/280,677 priority patent/US20120139630A1/en
Priority to TW100139118A priority patent/TWI496283B/zh
Priority to CN201110342603.6A priority patent/CN102487079B/zh
Publication of JP2012119636A publication Critical patent/JP2012119636A/ja
Priority to US14/642,691 priority patent/US20150194514A1/en
Application granted granted Critical
Publication of JP5786323B2 publication Critical patent/JP5786323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】化合物半導体層の表面におけるダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】電極溝２Ｃの内壁面を含む化合物半導体層２の表面は、電極溝２Ｃを形成する際のドライエッチングによるエッチング残渣物１２ａ及び変質物１２ｂが除去されて、化合物半導体がフッ素（Ｆ）で終端されており、この電極溝２Ｃをゲート絶縁膜６を介してゲートメタルで埋め込み、或いは電極溝２Ｃを直接的にゲートメタルで埋め込んで、ゲート電極７が形成される。
【選択図】図３

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
特開２００９−７６８４５号公報
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、化合物半導体層の表面に変質が生じた状態でゲート電極を形成すると、閾値電圧の大きな変動が発生する。化合物半導体層の表面に変質が生じる一例として、例えば以下のようにゲート電極の電極溝を形成する場合が考えられる。
窒化物半導体デバイスの電源用途への応用のためには、低損失・高耐圧のみならず、ゲート電圧のオフ時に電流が流れない、いわゆるノーマリ・オフ型のデバイスの開発が重要である。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その大きな特徴であるピエゾ効果により、電子走行層には２ＤＥＧとして多数の電子が存在する。この効果は、大電流動作の実現においては大きな役割を担っている。しかしながらその反面、単純なデバイス構造を採用した場合には、ゲート電圧オフ時にもゲート直下の電子走行層に多数の電子が存在するため、ノーマリ・オン型のデバイスとなってしまう。そこで、閾値を高くするため、ゲート部分の電子供給層（又は電子供給層及び電子走行層）をエッチングで掘り込んで電極溝を形成し、電子走行層内の電子を減少させる、いわゆるゲートリセス構造が検討されている。
電極溝を形成した化合物半導体層の表面には、エッチングに用いたレジストに起因する炭素系の残渣に加え、エッチングガスに起因したフッ素・塩素等のハロゲン元素、酸化物が含まれる変質層が生成される。この変質層は窒素欠損した状態であることが新たに判明した。化合物半導体層の表面に生成された変質層は、その窒素欠損箇所が電子のトラップとして作用する。そのため、変質層の存在は、デバイスの閾値を大きく変動させる主原因の一つとなるという深刻な問題がある。
本発明は、上記の課題に鑑みてなされたものであり、化合物半導体層の表面におけるダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層の上方に形成されたゲート電極とを含み、前記化合物半導体層は、その表面の化合物半導体がフッ素で終端されている。
化合物半導体装置の製造方法の一態様は、化合物半導体層の表面をフッ素処理し、前記表面をフッ素で終端する工程と、前記化合物半導体層の上方にゲート電極を形成する工程とを含む。
上記の各態様によれば、化合物半導体層の表面におけるダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高い化合物半導体装置が実現する。
第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態について、その効果を確認するための実験結果を示す特性図である。 第１の実施形態で好適に用いられる装置構成によるシステムを示す模式図である。 第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 第３の実施形態による電源装置の概略構成を示す結線図である。 第４の実施形態による高周波増幅器の概略構成を示す結線図である。
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
（第１の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。図示の便宜上、図２（ａ）〜図３（ａ）では、ゲート電極の近傍のみを拡大して示す。
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体層２を形成する。化合物半導体層２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮ、ｉ（インテンショナリ・アンドープ）−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＡｌＧａＮ，及びｎ−ＧａＮを順次堆積し、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを積層形成する。ＡｌＮ、ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
ここで、バッファ層２ａは膜厚０．１μｍ程度、電子走行層２ｂは膜厚３μｍ程度、中間層２ｃは膜厚５ｎｍ程度、電子供給層２ｄは膜厚２０ｎｍ程度で例えばＡｌ比率０．２〜０．３程度、表面層２ｅは膜厚１０ｎｍ程度に形成する。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体層２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層２ｅ、電子供給層２ｄ、中間層２ｃ、及び電子走行層２ｂの表層部分に電極溝２Ａ，２Ｂを形成する。
化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層２ｅ、電子供給層２ｄ、中間層２ｃ、及び電子走行層２ｂの表層部分をドライエッチングして除去する。これにより、電極溝２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。
電極材料として例えばＴｉ／Ａｌを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２上に塗布し、電極溝２Ａ，２Ｂを開口するレジストマスクを形成する。このレジストマスクを用いて、Ｔｉ／Ａｌを堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子走行層２ｂとオーミックコンタクトさせる。以上により、電極溝２Ａ，２ＢをＴｉ／Ａｌの下部で埋め込むソース電極４及びドレイン電極５が形成される。
続いて、図２（ａ）に示すように、ゲート電極の電極溝を形成するためのレジストマスク１１を形成する。
詳細には、化合物半導体層２上にレジストを塗布する。レジストをリソグラフィーにより加工し、ゲート電極の形成予定位置に開口１１ａを形成する。以上により、開口１１ａからゲート電極の形成予定位置となるキャップ層２ｅの表面を露出するレジストマスク１１が形成される。
続いて、図２（ｂ）に示すように、ゲート電極の形成予定位置に電極溝２Ｃを形成する。
レジストマスク１１を用いて、キャップ層２ｅを貫通して電子供給層２ｄの一部を残すようにドライエッチングして除去する。ドライエッチングには、Ａｒ等の不活性ガスと、ＣＦ4，ＣＨＦ3，Ｃ4Ｆ6，ＣＦ3Ｉ，ＳＦ6等のフッ素系ガス又はＣｌ2等の塩素系ガスとをエッチングガスとして用いる。このとき、電子供給層２ｄの残存部分の厚みは、０ｎｍ〜２０ｎｍ程度、例えば１ｎｍ程度とする。これにより、電極溝２Ｃが形成される。
レジストマスク１１は、灰化処理等により除去する。
ここで、図２（ｃ）に示すように、上記のドライエッチングにより形成された電極溝２Ｃの内壁面（底面及び側面）には、エッチング残渣物１２ａが付着すると共に、キャップ層２ｅのＧａＮ、電子供給層２ｄのＡｌＧａＮの変質物１２ｂが生成している。
本実施形態では、図２（ｄ）に示すように、エッチング残渣物１２ａ及び変質物１２ｂを薬液処理で除去する。
詳細には、エッチング残渣物１２ａは例えば硫酸過水を用いて、変質物１２ｂはフッ酸（ＨＦ）を用いてそれぞれ順次に薬液処理して除去する。フッ酸としては、例えばフッ酸濃度を０．０１％〜５０％程度に希釈したものを用いる。この薬液処理により、化合物半導体層２の電極溝２Ｃの内壁面は清浄化される。
続いて、図３（ａ）に示すように、化合物半導体層２の表面にフッ素終端処理を施す。
詳細には、例えば、所定のプラズマ処理装置によりＣＦ4又はＳＦ6等のフッ素系ガスを用いて、電極溝２Ｃの内壁面を含む化合物半導体層２の表面をプラズマ処理する。処理条件としては、フッ素系ガスである例えばＣＦ4を用い、その流量を２００ｓｃｃｍ、圧力を１０Ｐａ、ＲＦ投入電力を６０Ｗとして、例えば１分間のプラズマ処理を行う。
本実施形態において、硫酸過水の薬液処理のみを行った場合には、電極溝２Ｃの内壁面はエッチング残渣物１２ａのみ除去された状態となる。この場合、変質物１２ｂが電極溝２Ｃの内壁面に残存する。変質物１２ｂは、詳細には、化合物半導体（例えばＧａＮ）と化合物半導体の酸化物（例えばＧａＯx）との混合物層と、フッ素（Ｆ）とエッチングガス種（例えばＣｌ）及びレジストの炭素（Ｃ）との反応物層とが積層された状態に生成される。ここで、混合物層下の電極溝２Ｃの内壁面を含む化合物半導体層２の表面には、ダングリングボンドが存在する。
本実施形態では、エッチング残渣物１２ａの除去に続いて変質物１２ｂを薬液処理で除去する。この状態では、上記の混合物層及び反応物層が除去され、ダングリングボンドの存する化合物半導体層２の表面が露出した状態となる。続いて、この状態で上記のフッ素終端処理を行う。これにより、化合物半導体層２の表面は、化合物半導体のダングリングボンドが直接的にフッ素（Ｆ）で終端され、Ｆ終端面２Ｄが形成される。
ここで、図２（ｄ）の薬液処理の後に図３（ａ）のフッ素プラズマ処理を行う代わりに、図２（ｄ）の薬液処理におけるフッ酸の処理で図３（ａ）のフッ素終端処理を同時に行うようにしても良い。
この場合、図２（ｄ）の薬液処理において、フッ酸の処理を高フッ酸濃度、例えば５０％程度のフッ酸を用いて行う。これにより、変質物１２ｂが除去されると共に、電極溝２Ｃの内壁面を含む化合物半導体層２の表面のダングリングボンドがフッ素（Ｆ）で終端され、上記と同様にＦ終端面２Ｄが形成される。この手法によれば、変質物１２ｂの除去と同一工程でフッ素終端処理を行うことができ、工程削減にも寄与する。
上記のフッ素終端処理（プラズマ処理又は高フッ酸濃度のフッ酸を用いた薬液処理等）の後、化合物半導体層２の表面を水又は水蒸気で洗浄する。これにより、化合物半導体層２の表面で余分に結合或いは付着したフッ素（Ｆ）が除去され、所期のＦ終端面２Ｄが得られる。
続いて、図３（ｂ）に示すように、ゲート絶縁膜６を形成する。
詳細には、Ｆ終端面２Ｄとされた電極溝２Ｃの内壁面を覆うように、化合物半導体層２上に絶縁材料として例えばＡｌ2Ｏ3を堆積し、ゲート絶縁膜６を形成する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚５ｎｍ〜１００ｎｍ程度、ここでは４０ｎｍ程度に堆積する。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばＣＶＤ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物、シリコン（Ｓｉ）の酸化物、窒化物又は酸窒化物、ハフニウム（Ｈｆ）の酸化物、窒化物又は酸窒化物等、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
続いて、図３（ｃ）に示すように、ゲート電極７を形成する。
詳細には、先ず、下層レジスト（例えば、商品名PMGI:米国マイクロケム社製）及び上層レジスト（例えば、商品名PFI32-A8:住友化学社製）をそれぞれ例えばスピンコート法によりゲート絶縁膜６上に塗布形成する。紫外線露光により例えば０．８μｍ径程度の開口を上層レジストに形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。次に、上層レジスト及び下層レジストをマスクとして、開口内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。その後、加温した有機溶剤を用いてリフトオフを行って、下層レジスト及び上層レジストと、上層レジスト上のゲートメタルとを除去する。以上により、電極溝２Ｃ内をゲート絶縁膜６を介してゲートメタルの一部で埋め込むゲート電極７が形成される。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの効果を比較例との比較に基づいて確認する実験を行った。
実験結果を以下に示す。以下の表１に示すように、本実施形態については、フッ素終端処理をプラズマ処理で行う場合で、その前のフッ酸処理のフッ酸濃度を５％、１０％とした例を、「実施例１，２」とした。また、変質物１２ｂの除去及びフッ素終端処理を高フッ酸濃度のフッ酸処理で行う場合について、フッ酸濃度を５０％とした例を、「実施例３」とした。比較例としては、本実施形態のフッ酸処理及びフッ素終端処理を行わないで（化合物半導体層２の表面にダングリングボンドが存するままで）形成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴを用い、「従来技術」とした。
Figure 2012119636
実験１では、化合物半導体層２の表面における窒素欠損の度合いについて、Ｘ線光電子分光（X-ray Photoelectron Spectroscopy：ＸＰＳ）を用いて調べた。実験２では、化合物半導体層２の表面における全原子数に対する酸素原子の割合について、ＸＰＳを用いて調べた。この酸素原子は、上述した変質物１２ｂの混合物層中に存する酸素である。実験３では、閾値の変動量について調べた。実験１の結果を図４（ａ）に、実験２の結果を図４（ｂ）に、実験３の結果を図４（ｃ）にそれぞれ示す。
実験１の結果について説明する。図４（ａ）に示すように、「従来技術」では窒素原子数／金属（ここではＧａ）原子数の値が小さい、即ち窒素欠損の度合いが大きいのに対して、「実施例１」では窒素原子数／金属原子数の値が０．８５程度と大きく、窒素欠損の度合いが小さい。窒素欠損の度合いは、「実施例１，２，３」の順に小さくなることが判る。特に実施例３では、窒素欠損が殆ど存在しない状態まで向上していることが確認できる。
実験２の結果について説明する。図４（ｂ）に示すように、「従来技術」では酸素原子の割合が大きいのに対して、「実施例１」では６％以下程度であり、「実施例１，２，３」の順に酸素原子の割合が小さくなることが判る。特に実施例３では、酸素原子が殆ど存在しない状態まで向上していることが確認できる。
実験１，２の結果を踏まえ、実験３の結果について説明する。図４（ｃ）に示すように、「従来技術」では、１．６Ｖ程度の閾値電圧の大きな変動が見られる。これに対して、「実施例１」では、「従来技術」の半値程度まで閾値電圧の変動量が減少しており、「実施例１，２，３」の順に変動量が小さくなることが判る。特に実施例３では、閾値電圧が殆ど変動しない状態まで向上していることが確認できる。
実験１の結果から、本実施形態において、化合物半導体層２の表面における窒素原子数／金属原子数の値を０．８５以上１以下とすれば良い。この値が０．８５よりも小さいと、閾値電圧の変動量が無視できない程度に大きくなる。一方、この値は１であればＧａとＮとの結合が完全であって理想的状態となる。以上より、窒素原子数／金属原子数の値を０．８５以上１以下とすることにより、閾値電圧の変動が十分に低減されることが確認された。
実験２の結果から、本実施形態において、合物半導体層２の表面における酸素原子の割合を２％以上６％以下とすれば良い。この割合が６％よりも大きいと、閾値電圧の変動量が無視できない程度に大きくなると考えられる。
ところで、実験２の実施例１〜３では、フッ素終端処理をした後にＳｉＣ基板が大気暴露されている。その結果、化合物半導体層２の表面が若干酸化されているものと考えられる。この大気暴露に起因する酸化により、酸素原子の割合は２％程度増加するものと考えられる。従って、実験２の結果では、酸素原子の割合は２％程度多く検出されている。この事実を勘案すると、本実施形態において、化合物半導体層２の表面における酸素原子の割合について、その下限値を理想的状態である（２％−２％＝）０％に規定することができる。以上より、上記の酸素原子の割合を０％以上６％以下とすることにより、閾値電圧の変動が十分に低減されることが判る。
なお、上述した変質物１２ｂの反応物層中に存する炭素（Ｃ）の割合（化合物半導体層２の表面におけるＣの割合）について、実験３と同等の結果を得るには、化合物半導体層２の表面におけるＣの割合をＦの割合よりも小さくする。例えば、Ｃの割合を４％程度以下とすれば良い。これにより、閾値電圧の変動が十分に低減される。
本実施形態では、例えば薬液処理、フッ素終端処理（上記のプラズマ処理又は薬液処理を兼ねる高濃度フッ酸の薬液処理等）とその後の処理（ゲート絶縁膜の形成等）をin situで行うようにしても良い。
一例を図５に示す。図５の装置構成によるシステムでは、第１の環境１３と、第２の環境１４とが設けられている。第１の環境１３は、薬液処理及びフッ素終端処理であるプラズマ処理（或いはフッ素終端処理を兼ねる薬液処理）を行う、外気から遮断された装置構成である。第２の環境１４は、ゲート絶縁膜の形成を行うＡＬＤ装置を備え、外気から遮断された装置構成である。このシステムでは、第１の環境１３と第２の環境１４とが、連結部１５により外気から遮断された状態で接続されている。このように、in situに保たれた装置構成のシステムを用いて、薬液処理及びフッ素終端処理とゲート絶縁膜の形成とを行うことにより、大気暴露による酸化が防止され、化合物半導体層の表面における酸素原子の割合を理想的状態である０％に近づけることができる。これにより、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける閾値電圧の変動を更に低減することができる。
以上説明したように、本実施形態によれば、化合物半導体層２の表面のダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第２の実施形態）
本実施形態では、化合物半導体装置としてショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図６は、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図３（ａ）の諸工程を実行し、化合物半導体層２の表面にフッ素終端処理を施す。
続いて、図６に示すように、ゲート電極７を形成する。
詳細には、先ず、下層レジスト（例えば、商品名PMGI:米国マイクロケム社製）及び上層レジスト（例えば、商品名PFI32-A8:住友化学社製）をそれぞれ例えばスピンコート法により化合物半導体層２上に塗布形成する。紫外線露光により例えば０．８μｍ径程度の開口を上層レジストに形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。次に、上層レジスト及び下層レジストをマスクとして、開口内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。その後、加温した有機溶剤を用いてリフトオフを行って、下層レジスト及び上層レジストと、上層レジスト上のゲートメタルとを除去する。以上により、電極溝２Ｃ内をゲートメタルの一部で埋め込むゲート電極７が形成される。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、化合物半導体層２の表面のダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第３の実施形態）
本実施形態では、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図７は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、化合物半導体層２の表面のダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第４の実施形態）
本実施形態では、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図８は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図８では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
本実施形態では、化合物半導体層２の表面のダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体層の表面のダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ+−ＧａＮで形成される。
本例によれば、化合物半導体層の表面のダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
（付記１）化合物半導体層と、
前記化合物半導体層の上方に形成されたゲート電極と
を含み、
前記化合物半導体層は、その表面の化合物半導体がフッ素で終端されていることを特徴とする化合物半導体装置。
（付記２）前記化合物半導体層の前記表面における窒素原子数と金属原子数との比が、０．８４以上１以下であることを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記化合物半導体層の前記表面における全原子数に対する酸素原子数の占める割合が０％以上６％以下であることを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記ゲート電極は、前記化合物半導体層に形成された溝内に一部が埋め込まれて形成されることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記５）前記ゲート電極は、前記化合物半導体層上でゲート絶縁膜を介して形成されており、
前記ゲート絶縁膜は、シリコン、アルミニウム、及びハフニウムから選ばれた少なくとも１種の酸化物、窒化物、又は酸窒化物を含むことを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）化合物半導体層の表面をフッ素処理し、前記表面をフッ素で終端する工程と、
前記化合物半導体層の上方にゲート電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
（付記７）前記化合物半導体層の前記表面に溝を形成する工程と、
前記溝の形成後に、前記溝内を薬液でウェットエッチングする工程と
を更に含み、
前記ウェットエッチングの後に、前記フッ素処理を行うことを特徴とする付記６に記載の化合物半導体装置の製造方法。
（付記８）前記化合物半導体層の前記表面に溝を形成する工程を更に含み、
前記溝の形成後に、前記溝内を高濃度のフッ酸でウェットエッチングし、前記溝内を洗浄すると共に前記フッ素処理を行うことを特徴とする付記６に記載の化合物半導体装置の製造方法。
（付記９）前記フッ素処理の後に、前記化合物半導体層の前記表面を水又は水蒸気で洗浄することを特徴とする付記６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１０）前記化合物半導体層の前記表面における窒素原子数と金属原子数との比が、０．８４以上１以下であることを特徴とする付記６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１１）前記化合物半導体層の前記表面における全原子数に対する酸素原子数の占める割合が０％以上６％以下であることを特徴とする付記６〜１０のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１２）前記ゲート電極を、前記化合物半導体層上でゲート絶縁膜を介して形成し、
前記ゲート絶縁膜は、シリコン、アルミニウム、及びハフニウムから選ばれた少なくとも１種の酸化物、窒化物、又は酸窒化物を含むことを特徴とする付記６〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の上方に形成されたゲート電極と
を含み、
前記化合物半導体層は、その表面の化合物半導体がフッ素で終端されていることを特徴とする電源回路。
（付記１４）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の上方に形成されたゲート電極と
を含み、
前記化合物半導体層は、その表面の化合物半導体がフッ素で終端されていることを特徴とする高周波増幅器。
１ ＳｉＣ基板
２ 化合物半導体層
２ａ バッファ層
２ｂ 電子走行層
２ｃ 中間層
２ｄ 電子供給層
２ｅ キャップ層
３ 素子分離構造
２Ａ，２Ｂ，２Ｃ 電極溝
２Ｄ Ｆ終端面
４ ソース電極
５ ドレイン電極
６ ゲート絶縁膜
７ ゲート電極
１１ レジストマスク
１１ａ 開口
１２ａ エッチング残渣物
１２ｂ 変質物
１３ 第１の環境
１４ 第２の環境
１５ 連結部
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (10)

  1. 化合物半導体層と、
    前記化合物半導体層の上方に形成されたゲート電極と
    を含み、
    前記化合物半導体層は、その表面の化合物半導体がフッ素で終端されていることを特徴とする化合物半導体装置。
  2. 前記化合物半導体層の前記表面における窒素原子数と金属原子数との比が、０．８４以上１以下であることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記化合物半導体層の前記表面における全原子数に対する酸素原子数の占める割合が０％以上６％以下であることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記ゲート電極は、前記化合物半導体層に形成された溝内に一部が埋め込まれて形成されることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  5. 化合物半導体層の表面をフッ素処理し、前記表面をフッ素で終端する工程と、
    前記化合物半導体層の上方にゲート電極を形成する工程と
    を含むことを特徴とする化合物半導体装置の製造方法。
  6. 前記化合物半導体層の前記表面に溝を形成する工程と、
    前記溝の形成後に、前記溝内を薬液でウェットエッチングする工程と
    を更に含み、
    前記ウェットエッチングの後に、前記フッ素処理を行うことを特徴とする請求項５に記載の化合物半導体装置の製造方法。
  7. 前記化合物半導体層の前記表面に溝を形成する工程を更に含み、
    前記溝の形成後に、前記溝内を高濃度のフッ酸でウェットエッチングし、前記溝内を洗浄すると共に前記フッ素処理を行うことを特徴とする請求項５に記載の化合物半導体装置の製造方法。
  8. 前記フッ素処理の後に、前記化合物半導体層の前記表面を水又は水蒸気で洗浄することを特徴とする請求項５〜７のいずれか１項に記載の化合物半導体装置の製造方法。
  9. 前記化合物半導体層の前記表面における窒素原子数と金属原子数との比が、０．８４以上１以下であることを特徴とする請求項５〜８のいずれか１項に記載の化合物半導体装置の製造方法。
  10. 前記化合物半導体層の前記表面における全原子数に対する酸素原子数の占める割合が０％以上６％以下であることを特徴とする請求項５〜９のいずれか１項に記載の化合物半導体装置の製造方法。
JP2010270795A 2010-12-03 2010-12-03 化合物半導体装置の製造方法 Active JP5786323B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010270795A JP5786323B2 (ja) 2010-12-03 2010-12-03 化合物半導体装置の製造方法
US13/280,677 US20120139630A1 (en) 2010-12-03 2011-10-25 Compound semiconductor device and method of manufacturing the same
TW100139118A TWI496283B (zh) 2010-12-03 2011-10-27 化合物半導體裝置及其製造方法
CN201110342603.6A CN102487079B (zh) 2010-12-03 2011-10-28 化合物半导体器件及其制造方法
US14/642,691 US20150194514A1 (en) 2010-12-03 2015-03-09 Compound semiconductor device having a gate electrode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010270795A JP5786323B2 (ja) 2010-12-03 2010-12-03 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012119636A true JP2012119636A (ja) 2012-06-21
JP5786323B2 JP5786323B2 (ja) 2015-09-30

Family

ID=46152550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010270795A Active JP5786323B2 (ja) 2010-12-03 2010-12-03 化合物半導体装置の製造方法

Country Status (4)

Country Link
US (2) US20120139630A1 (ja)
JP (1) JP5786323B2 (ja)
CN (1) CN102487079B (ja)
TW (1) TWI496283B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143330A (ja) * 2013-01-25 2014-08-07 Asahi Kasei E-Materials Corp 半導体発光素子用基材の製造方法、半導体発光素子の製造方法、及び、ＧａＮ系半導体発光素子
JP2015228458A (ja) * 2014-06-02 2015-12-17 富士通株式会社 化合物半導体装置及びその製造方法
JP2017028312A (ja) * 2016-10-07 2017-02-02 三菱電機株式会社 トランジスタの製造方法、増幅器の製造方法
JP2018032798A (ja) * 2016-08-25 2018-03-01 豊田合成株式会社 発光素子およびその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728922B2 (ja) * 2010-12-10 2015-06-03 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2013008422A1 (ja) * 2011-07-12 2013-01-17 パナソニック株式会社 窒化物半導体装置およびその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
JP6087552B2 (ja) * 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6291997B2 (ja) * 2013-06-13 2018-03-14 富士通株式会社 半導体装置の製造方法
WO2015006189A2 (en) * 2013-07-07 2015-01-15 Seidel Thomas E Method and structure for improved nanoimprint lithography mask
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
KR101536174B1 (ko) * 2014-02-11 2015-07-14 연세대학교 산학협력단 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
JP6565223B2 (ja) * 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6519920B2 (ja) * 2015-05-20 2019-05-29 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法、及び半導体装置の製造方法
CN105448976A (zh) * 2015-12-25 2016-03-30 深圳市华讯方舟微电子科技有限公司 一种增强型AlGaN/GaN高电子迁移率晶体管及其制造方法
CN106887454B (zh) * 2017-03-14 2019-10-11 西安电子科技大学 GaN基鳍栅增强型器件及其制作方法
US11133190B2 (en) * 2017-05-05 2021-09-28 Lawrence Livermore National Security, Llc Metal-based passivation-assisted plasma etching of III-v semiconductors
TWI791888B (zh) * 2018-09-11 2023-02-11 美商美國亞德諾半導體公司 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213825A (ja) * 1990-12-11 1992-08-04 Sumitomo Electric Ind Ltd 化合物半導体装置の製造方法
JPH0536622A (ja) * 1991-07-29 1993-02-12 Nikko Kyodo Co Ltd 半導体装置の製造方法
JPH05335346A (ja) * 1992-06-02 1993-12-17 Hitachi Ltd 半導体装置及びその製造方法
JP2001077127A (ja) * 1999-09-06 2001-03-23 Fujitsu Quantum Devices Ltd 化合物半導体装置及びその製造方法
JP2006351955A (ja) * 2005-06-17 2006-12-28 Sumitomo Electric Ind Ltd 窒化ガリウム系トランジスタを作製する方法、窒化ガリウム系半導体領域を加工する方法、およびレジストを除去する方法
JP2008004680A (ja) * 2006-06-21 2008-01-10 Nissan Motor Co Ltd 半導体装置及び半導体装置の製造方法
JP2009010211A (ja) * 2007-06-28 2009-01-15 Sharp Corp ヘテロ接合電界効果トランジスタの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200715570A (en) * 2005-09-07 2007-04-16 Cree Inc Robust transistors with fluorine treatment
US8114717B2 (en) * 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
TWI514715B (zh) * 2006-09-13 2015-12-21 Cree Inc 用於提供電力至負載之電源供應器及電路
US8476125B2 (en) * 2006-12-15 2013-07-02 University Of South Carolina Fabrication technique for high frequency, high power group III nitride electronic devices
JP2008300779A (ja) * 2007-06-04 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
CN100557815C (zh) * 2008-03-24 2009-11-04 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN101572251B (zh) * 2008-04-30 2011-08-24 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
DE102008030864B4 (de) * 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213825A (ja) * 1990-12-11 1992-08-04 Sumitomo Electric Ind Ltd 化合物半導体装置の製造方法
JPH0536622A (ja) * 1991-07-29 1993-02-12 Nikko Kyodo Co Ltd 半導体装置の製造方法
JPH05335346A (ja) * 1992-06-02 1993-12-17 Hitachi Ltd 半導体装置及びその製造方法
JP2001077127A (ja) * 1999-09-06 2001-03-23 Fujitsu Quantum Devices Ltd 化合物半導体装置及びその製造方法
JP2006351955A (ja) * 2005-06-17 2006-12-28 Sumitomo Electric Ind Ltd 窒化ガリウム系トランジスタを作製する方法、窒化ガリウム系半導体領域を加工する方法、およびレジストを除去する方法
JP2008004680A (ja) * 2006-06-21 2008-01-10 Nissan Motor Co Ltd 半導体装置及び半導体装置の製造方法
JP2009010211A (ja) * 2007-06-28 2009-01-15 Sharp Corp ヘテロ接合電界効果トランジスタの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143330A (ja) * 2013-01-25 2014-08-07 Asahi Kasei E-Materials Corp 半導体発光素子用基材の製造方法、半導体発光素子の製造方法、及び、ＧａＮ系半導体発光素子
JP2015228458A (ja) * 2014-06-02 2015-12-17 富士通株式会社 化合物半導体装置及びその製造方法
JP2018032798A (ja) * 2016-08-25 2018-03-01 豊田合成株式会社 発光素子およびその製造方法
JP2017028312A (ja) * 2016-10-07 2017-02-02 三菱電機株式会社 トランジスタの製造方法、増幅器の製造方法

Also Published As

Publication number Publication date
CN102487079B (zh) 2014-10-29
CN102487079A (zh) 2012-06-06
TWI496283B (zh) 2015-08-11
US20120139630A1 (en) 2012-06-07
JP5786323B2 (ja) 2015-09-30
TW201230330A (en) 2012-07-16
US20150194514A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
JP5786323B2 (ja) 化合物半導体装置の製造方法
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
TWI496284B (zh) 化合物半導體裝置及其製造方法
KR101357358B1 (ko) 반도체 장치 및 그 제조 방법, 전원 장치, 고주파 증폭기
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP5998446B2 (ja) 化合物半導体装置及びその製造方法
US8722476B2 (en) Compound semiconductor device and manufacture process thereof
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
TWI512974B (zh) 化合物半導體裝置及其製造方法
JP2012178467A (ja) 化合物半導体装置及びその製造方法
JP5942371B2 (ja) 化合物半導体装置及びその製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP7025622B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法
JP6245311B2 (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150603

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

R150 Certificate of patent or registration of utility model

Ref document number: 5786323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150