CN106887454B - GaN基鳍栅增强型器件及其制作方法 - Google Patents

GaN基鳍栅增强型器件及其制作方法 Download PDF

Info

Publication number
CN106887454B
CN106887454B CN201710149248.8A CN201710149248A CN106887454B CN 106887454 B CN106887454 B CN 106887454B CN 201710149248 A CN201710149248 A CN 201710149248A CN 106887454 B CN106887454 B CN 106887454B
Authority
CN
China
Prior art keywords
potential barrier
electrode
layer
sin
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710149248.8A
Other languages
English (en)
Other versions
CN106887454A (zh
Inventor
李培咸
翟少鹏
霍荡荡
张濛
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Electronic Science and Technology
Original Assignee
Xian University of Electronic Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Electronic Science and Technology filed Critical Xian University of Electronic Science and Technology
Priority to CN201710149248.8A priority Critical patent/CN106887454B/zh
Publication of CN106887454A publication Critical patent/CN106887454A/zh
Application granted granted Critical
Publication of CN106887454B publication Critical patent/CN106887454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN基鳍栅增强型器件及其制作方法,主要解决现有同类器件阈值电压正漂小的问题。其制作过程为:1.在已有外延基片的GaN缓冲层上制作源、漏电极;2.刻蚀有源区形成电隔离;3.在源、漏极之间的有源区刻蚀一条条的纳米线沟道;4.在AlGaN势垒层上生长SiN钝化层,并光刻和刻蚀栅区域,形成凹槽;5.通过ICP工艺,用氧离子氧化凹槽区的AlGaN势垒层,并制作栅电极;6.在凹槽栅电极和栅极区域外生长SiN保护层,并在其上光刻和刻蚀金属互联开孔区;7.在互联开孔和未开孔的保护层上制作金属互联层,完成器件制作。本发明增大了器件的阈值电压,提高了增强型效果,可用于增强/耗尽型数字集成电路。

Description

GaN基鳍栅增强型器件及其制作方法
技术领域
本发明属于半导体器件技术领域,具体地说是一种增强型氮化镓基器件,可用于GaN基数字集成电路。
背景技术
在二十世纪末,随着日本Akassaki提出采用AlN成核层来改善GaN材料质量为转折,极大的推动了GaN材料的研究,三族氮化物半导体材料及其器件得到快速发展,相对于第一代Si、Ge半导体和第二代GaAs和InP半导体器件,其带宽、频率、效率、耐击穿电压等不断刷新着半导体器件的记录。目前,GaN半导体的应用已经十分广泛,覆盖半导体行业的各个领域。
与硅和砷化镓等一、二代半导体材料相比,GaN基半导体禁带宽度宽。常温下,GaN材料的禁带宽度为3.45eV,远远高于宽度为1.12eV的Si和宽度为1.42eV的GaAs。由于热生泄漏电流和击穿电压与半导体禁带宽度相关,并且其击穿电压比Si和GaAs高5-6倍,所以GaN基器件可以在高温恶劣环境下工作,适合于制作耐高压微波大功率器件。
GaN与AlGaN可以形成异质结,在异质结处形成量子阱,量子阱中的电子成为沿异质结可以自由运动而垂直于界面的运动受到限制的二维电子气。由于二维电子气波函数和施主杂质波函数空间上的分离,减小了电离杂质散射,所以二维电子气的迁移率很高。并且GaN材料的相对介电常数(8.9)比Si(11.4)和GaAs(13.1)的相对介电常数小,在相同的工作电压下,其结电容较小,再加上异质结中高的电子浓度,以及高的电子迁移率,其非常适合于高频器件的应用。但也正是由于高的二维电子气浓度,传统的GaN基HEMT器件很难实现增强型。所以,如果能制作出GaN基增强型器件,就可在高速、高频和低功耗模数混合集成电路方面发挥具大的优势。
1987年,荷兰科学家Bart J.Van Wees首先报道了利用GaAs/AlGaAs高电子迁移率晶体管,在分裂独立的金属栅下形成准一维电子气器件。1993年,K.Eberl和P.Grambow等人在带有光刻图案的AlGaAs缓冲层上,利用分子数外延二次生长技术制备了纳米量子线结构。2009年,Tom Zimmermann和Yu Cao等通过制造80纳米的近一维电子沟道,实现阈值电压为+0.3V,最大输出电流密度为500mA/mm的增强型器件。2012年,Shenghou Liu和KevinJ.Chen等,通过制造64nm的近一维电子气沟道,实现阈值电压为+0.6V的增强型器件。
上述这些器件的不足是:增强型的效果并不显著。
发明内容
本发明的目的在于针对上述现有技术的不足,提供一种GaN基鳍栅增强型器件及其制作方法,以增大器件的阈值电压,提高GaN基器件的增强效果。
实现本发明目的的技术方案如下:
1.一种GaN基鳍栅增强型器件,自下而上包括衬底、AlN成核层、GaN缓冲层和AlGaN势垒层,AlGaN势垒层的两端设有源电极和漏电极,源电极和漏电极上设有金属互联层,AlGaN势垒层和GaN缓冲层上均设有多条纳米线沟道,沟道之间通过隔离区隔开,其特征在于AlGaN势垒层上设有垂直于纳米线沟道的凹槽栅电极,凹槽栅电极以外的区域为钝化层,该SiN钝化层与凹槽栅电极之上设有SiN保护层。
作为优选,所述凹槽栅电极采用T型结构,该T型结构的横条栅位于SiN保护层的下部,竖条栅位于SiN钝化层和AlGaN势垒层的上部之中;该凹槽栅电极包裹在GaN缓冲层和AlGaN势垒层所形成的异质结界面的每条纳米线沟道外部。
2.一种制作GaN基鳍栅增强型器件的方法,包括如下步骤:
1)获取含有衬底、AlN成核层、GaN缓冲层和AlGaN势垒层的外延基片,并在该基片的GaN缓冲层上制作源电极和漏电极;
2)在AlGaN势垒层上光刻出器件之间有源区的电隔离区域,并利用感应耦合等离子体刻蚀ICP工艺或离子注入工艺制作器件的电隔离区域;
3)在AlGaN势垒层表面,用电子束光刻机光刻源极与漏极之间的有源区,形成由条状隔离区图形和条状纳米线沟道图形按周期性排列的图案;
4)利用感应耦合等离子刻蚀ICP工艺,把隔离区条状图形中的二维电子气沟道刻断,形成一条条周期排列的纳米线沟道;
5)在源极、漏极和有源区的AlGaN势垒层上,利用等离子增强化学气相沉积PECVD工艺生长SiN钝化层;
6)在SiN钝化层上光刻将要制作槽栅的区域,并采用ICP工艺,使用CF4气体对该区域内的SiN钝化层进行刻蚀;
7)在刻蚀掉SiN钝化层的区域,采用ICP工艺,使用Cl2气将AlGaN势垒层刻蚀5nm-15nm,形成凹槽;
8)采用ICP工艺,使用氧等离子体对AlGaN势垒层进行氧化,其工艺条件为:
反应气体为O2,O2流量:5sccm-25sccm,反应腔室压力为5mTorr-10mTorr,上电极和下电极的射频功率分别为300W和0W;
9)在凹槽上利用电子束蒸发工艺制作栅电极;
10)在栅电极和栅电极区域以外的SiN钝化层上,利用PECVD工艺生长SiN保护层;
11)在SiN保护层上光刻金属互联开孔区,并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层和SiN钝化层;
12)在金属互联开孔区和未开孔区上光刻金属互联区域,并利用电子束蒸发工艺制作互联金属,引出源电极和漏电极,完成器件制作。
本发明由于用氧离子氧化凹槽下的AlGaN势垒层,并在凹槽中淀积垂直于纳米线沟道的栅金属,可以有效实现器件的阈值电压正漂,提高器件的增强型效果。
附图说明
图1是本发明器件的垂直分层结构图;
图2是图1中AlGaN势垒层与GaN缓冲层上的纳米线沟道周期分布图;
图3是图1中单根纳米线沟道栅下的截面图;
图4是制作本发明器件的工艺流程图。
具体实施方式
参照图1和图2,本发明的GaN基鳍栅增强型器件,自下而上分别为厚度为400μm~500μm的衬底1、厚度为180nmAlN的成核层2、厚度为1.3μm~2μm的GaN缓冲层3、厚度为22nm~27nm的AlGaN势垒层4、厚度为60nm的SiN钝化层5和厚度为200nm的SiN保护层6,其中GaN缓冲层3上设有源电极9和漏电极10,源电极9和漏电极10的长度均为0.5μm,源电极9与漏电极10的间距为2μm,AlGaN势垒层4的铝组分为22%~30%。
GaN缓冲层3和AlGaN势垒层4上设有多条纳米线沟道13,如图2所示,纳米线沟道13呈周期性排列,每条纳米线沟道13的宽度为50nm-120nm,长度为2μm,沟道隔离区14的宽度为100nm,AlGaN势垒层4上设有垂直于纳米线沟道13的凹槽栅电极11,凹槽栅电极11的栅长为0.25μm,源电极9与凹槽栅电极11之间的距离为0.5μm,漏电极10与凹槽栅电极11之间的距离为1.25μm。
参照图3,所述凹槽栅电极11的顶栅和两个侧栅包裹在GaN缓冲层3和AlGaN势垒层4异质结界面的外部,纳米线沟道13的垂直深度为100nm。
参照图4,本发明制作GaN基鳍栅增强型器件的工艺流程,按照不同的有源区电隔离工艺、不同的纳米线沟道宽度和深度、不同氧等离子体氧化工艺,给出如下三种实施例:
本发明是在现有的外延基片上制作GaN基鳍栅增强型器件,现有外延基片有不同的衬底,其上包括AlN成核层、GaN缓冲层和AlGaN势垒层。
实施例一,在SiC衬底的外延基片上制作GaN基鳍栅增强型器件。
步骤1,在SiC衬底外延基片的GaN缓冲层上制作源电极和漏电极。
1a)在AlGaN势垒层上光刻源电极区域和漏电极区域:
首先,将SiC衬底外延基片放在200℃的热板上烘烤5min;
然后,在AlGaN势垒层上进行剥离胶的涂胶和甩胶,其甩胶厚度为0.35μm,并将样品放在200℃的热板上烘烤5min;
接着,在剥离胶上进行光刻胶的涂胶和甩胶,其甩胶厚度为0.77μm,并将样品放在90℃的热板上烘烤1min;
之后,将完成涂胶和甩胶的样品放入光刻机中,通过欧姆层版图对源电极区域和漏电极区域内的光刻胶进行曝光;
最后,将完成曝光的样品放入显影液中移除源电极区域和漏电极区域内的光刻胶和剥离胶,并对其进行超纯水冲洗和氮气吹干;
1b)在源电极区域和漏电极区域内的AlGaN势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发源电极和漏电极:
首先,将有源电极和漏电极光刻图形的样品放入等离子去胶机中进行底膜处理,其处理的时间为5min;
然后,将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在源电极10区域和漏电极区域内的AlGaN势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属,该欧姆金属是自下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构;
接着,对完成欧姆金属蒸发的样品进行剥离,以移除源电极区域和漏电极区域外的欧姆金属、光刻胶和剥离胶;
最后,用超纯水冲洗样品并用氮气吹干;
1c)欧姆金属退火处理:将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理,以使源电极和漏电极区域内AlGaN势垒层的欧姆金属下沉至GaN缓冲层,从而形成欧姆金属与异质结沟道之间的欧姆接触,其退火的工艺条件为:退火气氛为N2,退火温度为830℃,退火时间为30s。
步骤2,在AlGaN势垒层上光刻有源区的电隔离区域,利用ICP工艺制作器件有源区的电隔离。
2a)在AlGaN势垒层上光刻电隔离区域:
首先,将样品放在200℃的热板上烘烤5min;
然后,进行光刻胶的涂胶和甩胶,其甩胶转速为3500转/min,并将样品放在90℃的热板上烘烤1min;
接着,将样品放入光刻机中,通过台面隔离版图对电隔离区域内的光刻胶进行曝光;
最后,将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干;
2b)在AlGaN势垒层上刻蚀电隔离区域:
首先,利用ICP工艺依次刻蚀电隔离区域的AlGaN势垒层和GaN外延层,以实现有源区的台面隔离,其总的刻蚀深度为100nm;
然后,将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗,以移除电隔离区域外的光刻胶;
最后,用超纯水冲洗样品并用氮气吹干。
步骤3,利用ICP把源电极、漏电极之间的有源区刻蚀成周期排列且互相之间二维电子气互不导通的纳米线沟道。
3a)在AlGaN势垒层上光刻纳米线沟道之间的隔离区:
首先,将样品放在200℃的热板上烘烤5min,再进行光刻胶的涂胶和甩胶,其甩胶厚度为2μm,并将样品放在90℃的热板上烘烤1min,
接着,将样品放入电子束光刻机中对,通过FinFET版图对纳米线沟道之间电隔离区的光刻胶进行曝光;
最后,将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干;
3b)利用ICP刻蚀纳米线沟道之间的电隔离区域的AlGaN势垒层和GaN缓冲层,以实现纳米沟道之间的电隔离,其刻蚀深度为60nm,刻蚀宽度为50nm;然后将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗,以移除电隔离区域外的光刻胶;最后用超纯水冲洗样品并用氮气吹干。
步骤4,在源电极、漏电极和纳米线沟道的AlGaN势垒层上,利用PECVD工艺生长SiN钝化层。
4a)对完成有源区电隔离的样品进行表面清洗:
首先,将样品放入丙酮溶液中超声清洗3min,其超声强度为3.0;
然后,将样品放入温度为60℃的剥离液中水浴加热5min;
接着,将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min,其超声强度为3.0;
最后,用超纯水冲洗样品并用氮气吹干;
4b)在源电极、漏电极和纳米线沟道的AlGaN势垒层上,利用PECVD工艺生长厚度为60nm的SiN钝化层,其生长的工艺条件为:采用NH3和SiH4作为反应气体,衬底温度为250℃,反应腔室压力为600mTorr,RF功率为22W。
步骤5,在SiN钝化层上光刻凹槽区域,并利用ICP工艺对该光刻区域内的SiN钝化层和部分AlGaN势垒层进行刻蚀。
5a)在SiN钝化层上光刻凹槽区域:
首先,将样品放在200℃的热板上烘烤5min;
然后,进行光刻胶的涂胶和甩胶,其甩胶转速为3500转/min,并将样品放在90℃的热板上烘烤1min;
接着,将样品放入光刻机中,通过凹槽版图对凹槽区域的光刻胶进行曝光;
最后,将完成曝光后的样品放入显影液中以移除凹槽区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干;
5b)利用ICP刻蚀工艺移除凹槽区域内的SiN钝化层,其刻蚀的条件为:反应气体为CF4和O2,反应腔室压力为10mTorr,上电极和下电极的射频功率分别为100W和10W,刻蚀的深度为60nm至AlGaN势垒层。
5c)利用ICP刻蚀工艺移除凹槽区域内的一部分AlGaN势垒层,刻蚀掉AlGaN势垒层5nm,其刻蚀的条件为:反应气体为Cl2,反应腔室压力为5mTorr,上电极和下电极的射频功率分别为100W和10W。
通过此步骤形成T形凹槽栅的竖条。
步骤6,通过ICP工艺,采用氧离子对凹槽下的AlGaN势垒层进行氧化,其腔室压强为5mTorr,氧气流量为5sccm,上电极和下电极功率分别为300W和0W。
步骤7,在SiN钝化层上光刻凹槽栅的横条区域,并利用电子束蒸发工艺制作凹槽栅电极。
7a)在SiN钝化层上光刻凹槽栅的横条区域:
首先,将刻蚀完的样品放在200℃的热板上烘烤5min;
然后,在SiN钝化层上进行剥离胶的涂胶和甩胶,其甩胶厚度为0.35μm,并将样品放在200℃的热板上烘烤5min;
接着,在剥离胶上进行光刻胶的涂胶和甩胶,其甩胶厚度为0.77μm,并将样品放在90℃的热板上烘烤1min;
之后,将完成涂胶和甩胶的样品放入光刻机中,通过栅版图对凹槽栅的横条区域的光刻胶进行曝光;
最后,将完成曝光的样品放入显影液中移除凹槽栅的横条区域内的光刻胶和剥离胶,并对其进行超纯水冲洗和氮气吹干;
7b)在凹槽栅的横条区域内和凹槽栅的横条区域外的光刻胶上蒸发栅电极:
首先,将样品放入等离子去胶机中进行底膜处理,其处理的时间为5min;
然后,将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后,在凹槽栅的横条区域内和凹槽栅的横条区域外的光刻胶上蒸发栅金属,该栅金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构;
接着,对完成凹槽栅金属蒸发的样品进行剥离,以移除凹槽栅的横条区域外的栅金属、光刻胶和剥离胶;
最后,用超纯水冲洗样品并用氮气吹干。
通过将上述第5步形成的竖条区域与上述第7步形成的横条区域相结合形成了T型栅。
步骤8,在凹槽栅电极上和凹槽栅电极区域以外的SiN钝化层上,利用PECVD工艺生长SiN保护层。
8a)对完成凹槽栅电极制作的样品进行表面清洗:
首先,将样品放入丙酮溶液中超声清洗3min,其超声强度为3.0;
然后,将样品放入温度为60℃的剥离液中水浴加热5min;
接着,将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min,其超声强度为3.0;
最后,用超纯水冲洗样品并用氮气吹干;
8b)在凹槽栅电极上和凹槽栅电极区域以外的SiN钝化层上,利用PECVD工艺生长厚度为200nm的SiN保护层,其生长的工艺条件为:采用NH3和SiH4作为反应气体,衬底温度为250℃,反应腔室压力为600mTorr,射频功率为22W。
步骤9,在SiN保护层上光刻金属互联层开孔区,并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层、SiN钝化层。
9a)在SiN保护层上光刻金属互联层开孔区:
首先,将样品放在200℃的热板上烘烤5min;
然后,进行光刻胶的涂胶和甩胶,其甩胶转速为3500转/min,并将样品放在90℃的热板上烘烤1min;
接着,将样品放入光刻机中,通过互联开孔版图对金属互联层开孔区域内的光刻胶进行曝光;
最后,将完成曝光后的样品放入显影液中以移除互联开孔区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干;
9b)利用ICP刻蚀工艺在反应气体为CF4和O2,反应腔室压力为10mTorr,上电极和下电极的射频功率分别为100W和10W的条件下,先移除互联开孔区域内的200nm厚的SiN保护层,再刻蚀掉60nm厚的SiN钝化层。
步骤10,在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域,并利用电子束蒸发工艺制作金属互联层,用于引出源电极和漏电极,完成器件制作。
10a)在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域:
首先,将完成金属互联层开孔刻蚀的样品放在200℃的热板上烘烤5min;
然后,在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上进行剥离胶的涂胶和甩胶,其甩胶厚度为0.35μm,并将样品放在200℃的热板上烘烤5min;
接着,在剥离胶上进行光刻胶的涂胶和甩胶,其甩胶厚度为0.77μm,并将样品放在90℃的热板上烘烤1min;
之后,将完成涂胶和甩胶的样品放入光刻机中对金属互连区域内的光刻胶进行曝光;
最后,将完成曝光的样品放入显影液中移除金属互联层区域内的光刻胶和剥离胶,并对其进行超纯水冲洗和氮气吹干;
10b)在金属互连区域内的电极和SiN保护层以及金属互连区域外的光刻胶上蒸发金属互连:
首先,将有金属互连光刻图形的样品放入等离子去胶机中进行底膜处理,其处理的时间为5min;
然后,将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在互连金属区域内的电极和SiN保护层以及金属互连区域外的光刻胶上蒸发互联金属,该互联金属是由下向上依次由Ti和Au两层金属组成的金属堆栈结构;
接着,对完成互联金属蒸发的样品进行剥离,以移除金属互联层区域外的互联金属、光刻胶和剥离胶;
最后,用超纯水冲洗样品并用氮气吹干。
实施例二,在蓝宝石衬底的外延基片上制作GaN基鳍栅增强型器件。
步骤一,在蓝宝石衬底外延基片的GaN缓冲层上制作源电极和漏电极。
本步骤的具体实现与实例一中的步骤1相同。
步骤二,在AlGaN势垒层上光刻有源区的电隔离区域,利用ICP工艺制作器件有源区的电隔离。
本步骤的具体实现与实例一中的步骤2相同。
步骤三,利用ICP干法刻蚀把源电极、漏电极之间的有源区刻蚀成周期排列且互相之间二维电子气互不导通的纳米线沟道。
3.1)在AlGaN势垒层上光刻纳米线沟道的隔离区:
本步骤的具体实现与实例一中的步骤3a)相同:
3.2)利用ICP刻蚀纳米线沟道之间的电隔离区域的AlGaN势垒层和GaN缓冲层,以实现纳米沟道之间的电隔离,其刻蚀深度为80nm,刻蚀宽度为80nm,然后将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗,以移除电隔离区域外的光刻胶,最后用超纯水冲洗样品并用氮气吹干。
步骤四,在源电极、漏电极和纳米线沟道的AlGaN势垒层上,利用PECVD工艺生长SiN钝化层。
本步骤的具体实现与实例一中的步骤4相同。
步骤五,在SiN钝化层上光刻凹槽区域,并利用ICP工艺对该光刻区域内的SiN钝化层和部分AlGaN势垒层进行刻蚀。
5.1)在SiN钝化层上光刻凹槽区域:
本步骤的具体实现与实例一中的步骤5a)相同;
5b)利用ICP刻蚀工艺移除凹槽区域内的SiN钝化层;
本步骤的具体实现与实例一中的步骤5b)相同;
5c)利用ICP刻蚀工艺移除凹槽区域内的一部分AlGaN势垒层,将AlGaN势垒层刻蚀掉10nm,其刻蚀的条件为:反应气体为Cl2,反应腔室压力为5mTorr,上电极和下电极的射频功率分别为100W和10W。
步骤六,通过ICP工艺,利用氧离子氧化凹槽区域的AlGaN势垒层,其腔室压强为:7mTorr,氧气流量为:12sccm,上电极和下电极功率分比为300W和0W。
步骤七,在SiN钝化层上光刻凹槽栅的横条区域,并利用电子束蒸发工艺制作凹槽栅电极。
本步骤的具体实现与实例一中的步骤7相同。
步骤八,在凹槽栅电极上和凹槽栅电极区域以外的SiN钝化层上,利用PECVD工艺生长SiN保护层。
本步骤的具体实现与实例一中的步骤8相同。
步骤九,在SiN保护层上光刻金属互联层开孔区,并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层、SiN钝化层。
本步骤的具体实现与实例一中的步骤9相同。
步骤十,在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域,并利用电子束蒸发工艺制作金属互联层,用于引出源电极和漏电极,完成器件制作。
本步骤的具体实现与实例一中的步骤10相同。
实施例三,在Si衬底的外延基片上制作GaN基鳍栅增强型器件。
步骤A,在Si衬底外延基片的GaN缓冲层上制作源电极和漏电极。
本步骤的具体实现与实例一中的步骤1相同;
步骤B,在AlGaN势垒层上光刻有源区的电隔离区域,利用ICP工艺制作器件有源区的电隔离。
本步骤的具体实现与实例一中的步骤2相同。
步骤C,利用ICP干法刻蚀把源电极、漏电极之间的有源区刻蚀成周期排列且互相之间二维电子气互不导通的纳米线沟道。
C1)在AlGaN势垒层上光刻纳米线沟道的隔离区:
本步骤的具体实现与实例一中的步骤3a)相同:
C2)利用ICP刻蚀纳米线沟道之间的电隔离区域的AlGaN势垒层和GaN缓冲层,以实现纳米沟道之间的电隔离,其刻蚀深度为100nm,刻蚀宽度为120nm,然后将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗,以移除电隔离区域外的光刻胶,最后用超纯水冲洗样品并用氮气吹干。
步骤D,在源电极、漏电极和纳米线沟道的AlGaN势垒层上,利用PECVD工艺生长SiN钝化层。
本步骤的具体实现与实例一中的步骤4相同。
步骤E,在SiN钝化层上光刻凹槽区域,并利用ICP工艺对该光刻区域内的SiN钝化层和部分AlGaN势垒层进行刻蚀。
E1)在SiN钝化层上光刻凹槽区域:
本步骤的具体实现与实例一中的步骤5a)相同;
E2)利用ICP刻蚀工艺移除凹槽区域内的SiN钝化层;
本步骤的具体实现与实例一中的步骤5b)相同;
E3)利用ICP刻蚀工艺移除凹槽区域内的一部分AlGaN势垒层,将AlGaN势垒层刻蚀掉15nm,其刻蚀的条件为:反应气体为Cl2,反应腔室压力为5mTorr,上电极和下电极的射频功率分别为100W和10W。
步骤F,通过ICP工艺,利用氧离子氧化凹槽区域的AlGaN势垒层,其腔室压强为:10mTorr,氧气流量为:25sccm,上电极和下电极功率分比为300W和0W。
步骤G,在SiN钝化层上光刻凹槽栅的横条区域,并利用电子束蒸发工艺制作凹槽栅电极。
本步骤的具体实现与实例一中的步骤7相同。
步骤H,在凹槽栅电极上和凹槽栅电极区域以外的SiN钝化层上,利用PECVD工艺生长SiN保护层。
本步骤的具体实现与实例一中的步骤8相同。
步骤I,在SiN保护层上光刻金属互联层开孔区,并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层、SiN钝化层。
本步骤的具体实现与实例一中的步骤9相同。
步骤J,在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域,并利用电子束蒸发工艺制作金属互联层,用于引出源电极和漏电极,完成器件制作。
本步骤的具体实现与实例一中的步骤10相同。
以上描述仅是本发明的三个具体实例,并不构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修正和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (3)

1.一种氧离子处理凹槽栅的GaN基鳍栅增强型器件的制备方法,包括如下步骤:
1)获取含有衬底、AlN成核层、GaN缓冲层和AlGaN势垒层的外延基片,并在该基片的GaN缓冲层上制作源电极和漏电极;
2)在AlGaN势垒层上光刻出器件之间有源区的电隔离区域,并利用感应耦合等离子体刻蚀ICP工艺或离子注入工艺制作器件的电隔离区域;
3)在AlGaN势垒层表面,用电子束光刻机光刻源极与漏极之间的有源区,形成由条状隔离区图形和条状纳米线沟道图形按周期性排列的图案;
4)利用感应耦合等离子刻蚀ICP工艺,把隔离区条状图形中的二维电子气沟道刻断,形成一条条周期排列的纳米线沟道;
5)在源极、漏极和有源区的AlGaN势垒层上,利用等离子增强化学气相沉积PECVD工艺生长SiN钝化层;
6)在SiN钝化层上光刻将要制作槽栅的区域,并采用ICP工艺,使用CF4气体对该区域内的SiN钝化层进行刻蚀;
7)在刻蚀掉SiN钝化层的区域,采用ICP工艺,使用Cl2气将AlGaN势垒层刻蚀5nm-15nm,形成凹槽;
8)采用ICP工艺,使用氧等离子体对AlGaN势垒层进行氧化,其工艺条件为:反应气体为O2,O2流量为5sccm-25sccm,反应腔室压力为5mTorr-10mTorr,上电极和下电极的射频功率分别为300W和0W;
9)在凹槽上利用电子束蒸发工艺制作栅电极;
10)在栅电极和栅电极区域以外的SiN钝化层上,利用PECVD工艺生长SiN保护层;
11)在SiN保护层上光刻金属互联开孔区,并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层和SiN钝化层;
12)在金属互联开孔区和未开孔区上光刻金属互联区域,并利用电子束蒸发工艺制作互联金属,引出源电极和漏电极,完成器件制作。
2.根据权利要求1所述的方法,其中步骤2)、4)和7)中利用感应耦合等离子体ICP刻蚀工艺刻蚀AlGaN势垒层和GaN缓冲层,其工艺条件如下:
反应气体为Cl2
Cl2流量:25sccm
反应腔室压力:5mTorr
上电极和下电极的射频功率分别为100W和10W。
3.根据权利要求1所述的方法,其中步骤6)和11)中利用感应耦合等离子体ICP刻蚀工艺刻蚀SiN钝化层和SiN保护层,其工艺条件如下:
反应气体为CF4和O2
CF4流量:25sccm
O2流量:5sccm
反应腔室压力为10mTorr
上电极和下电极的射频功率分别为100W和10W。
CN201710149248.8A 2017-03-14 2017-03-14 GaN基鳍栅增强型器件及其制作方法 Active CN106887454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710149248.8A CN106887454B (zh) 2017-03-14 2017-03-14 GaN基鳍栅增强型器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710149248.8A CN106887454B (zh) 2017-03-14 2017-03-14 GaN基鳍栅增强型器件及其制作方法

Publications (2)

Publication Number Publication Date
CN106887454A CN106887454A (zh) 2017-06-23
CN106887454B true CN106887454B (zh) 2019-10-11

Family

ID=59181530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710149248.8A Active CN106887454B (zh) 2017-03-14 2017-03-14 GaN基鳍栅增强型器件及其制作方法

Country Status (1)

Country Link
CN (1) CN106887454B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316806A (zh) * 2017-07-07 2017-11-03 西安电子科技大学 基于ICP‑F离子刻蚀注入一体化高频高阈值GaN基增强型器件的制备方法
CN107393959A (zh) * 2017-07-07 2017-11-24 西安电子科技大学 基于自对准栅的GaN超高频器件及制作方法
CN107302022A (zh) * 2017-07-07 2017-10-27 西安电子科技大学 低损伤表面处理高效率器件及其制作方法
CN107887383B (zh) * 2017-11-06 2021-06-29 中国科学院微电子研究所 GaN基单片功率逆变器及其制作方法
CN107958928A (zh) * 2017-11-20 2018-04-24 西安电子科技大学 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN108172511B (zh) * 2017-12-27 2020-11-24 成都海威华芯科技有限公司 一种具备空气沟结构的t型栅制作方法
CN114843187B (zh) * 2021-02-02 2024-05-17 北京大学 一种GaN基多纳米沟道高电子迁移率晶体管的制备方法
CN113594036A (zh) * 2021-07-30 2021-11-02 苏州英嘉通半导体有限公司 Ⅲ族氮化物增强型hemt器件及其制造方法
CN114446892B (zh) * 2022-01-06 2024-02-09 西安电子科技大学 一种N面GaN基CMOS器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104094408A (zh) * 2011-12-06 2014-10-08 Hrl实验室有限责任公司 高电流高电压GaN场效应晶体管及其制造方法
CN106229345A (zh) * 2016-09-08 2016-12-14 西安电子科技大学 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786323B2 (ja) * 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104094408A (zh) * 2011-12-06 2014-10-08 Hrl实验室有限责任公司 高电流高电压GaN场效应晶体管及其制造方法
CN106229345A (zh) * 2016-09-08 2016-12-14 西安电子科技大学 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Enhancement-Mode Operation of Nanochannel Array(NCA)AlGaN/GaN HEMTs";Shenghou Liu等;《IEEE ELECTRON DEVICE LETTERS》;20120331;第33卷(第3期);第354页-第356页 *

Also Published As

Publication number Publication date
CN106887454A (zh) 2017-06-23

Similar Documents

Publication Publication Date Title
CN106887454B (zh) GaN基鳍栅增强型器件及其制作方法
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN102810564B (zh) 一种射频器件及其制作方法
CN105914232B (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN105932041B (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN107240604A (zh) 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN110112215A (zh) 兼具栅极电介质和刻蚀阻挡层功能结构的常关型功率器件及其制备方法
CN109148368B (zh) AlGaN/GaN HEMT器件的外延层转移方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN105244377A (zh) 一种基于硅衬底的hemt器件及其制造方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN106057883A (zh) 一种高迁移率晶体管的制作方法
WO2021027242A1 (zh) 具有Г型栅的 GaN 基 MIS-HEMT 器件及制备方法
CN110164976A (zh) 应变型氧化镓mosfet器件结构及制备方法
CN109728087A (zh) 基于纳米球掩模的低欧姆接触GaN基高电子迁移率晶体管制备方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN114334649A (zh) 一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件阵列
CN211929496U (zh) 具有Г型栅的GaN基MIS-HEMT器件
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant